JPH098221A - Manufacture of semiconducting ceramic package - Google Patents

Manufacture of semiconducting ceramic package

Info

Publication number
JPH098221A
JPH098221A JP7172688A JP17268895A JPH098221A JP H098221 A JPH098221 A JP H098221A JP 7172688 A JP7172688 A JP 7172688A JP 17268895 A JP17268895 A JP 17268895A JP H098221 A JPH098221 A JP H098221A
Authority
JP
Japan
Prior art keywords
block
blocks
pattern
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172688A
Other languages
Japanese (ja)
Inventor
Nobuhiro Nishijima
信広 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP7172688A priority Critical patent/JPH098221A/en
Publication of JPH098221A publication Critical patent/JPH098221A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To provide a semiconducting ceramic package manufacturing method by which fine block patterns can be printed or formed on a substrate with high accuracy. CONSTITUTION: In a semiconducting ceramic package manufacturing method in which a plurality of semiconductor chip mounting blocks 2 is formed on a ceramic substrate 1 and block patterns 3 composed of conductor patterns are formed on the blocks 2 by post-metallization, recognition marks 5 are provided near each block 2 on the substrate 1. Then conductor paste for forming the patterns 3 is successively applied or printed to or on the blocks on the basis of the marks 5 and, after applying or printing the conductor paste, the patterns 3 on all blocks 2 are baked.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体セラミックパッ
ケージの製造方法に係り、より詳細には、セラミック基
板上に半導体チップを実装する複数個のブロックを有
し、該ブロックに導体パターンからなるブロックパター
ンを後付けメタライズして形成する半導体セラミックパ
ッケージの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor ceramic package, and more particularly to a block having a plurality of blocks for mounting semiconductor chips on a ceramic substrate, the block having a conductor pattern. The present invention relates to a method for manufacturing a semiconductor ceramic package in which a pattern is metallized afterwards.

【0002】[0002]

【従来の技術】半導体セラミックパッケージには、セラ
ミック基板上に、半導体チップを実装する複数個のブロ
ックを有するマルチチップモジュール(MCM)等のパ
ッケージがある。このようなパッケージは、垂直、水平
導体パターンを形成したセラミック生シートを積層、焼
成してセラミック基板を得た後、該セラミック基板の該
垂直導体の露出表面に複数個の半導体チップを実装する
ための複数個のブロックに、導体パターンからなるブロ
ックパターンをスクリーン印刷または塗布し、更にこれ
を焼成して作製している。すなわち、このようなパッケ
ージは、該各ブロックにブロックパターンを後付けメタ
ライズ手法によって作製している。
2. Description of the Related Art Semiconductor ceramic packages include packages such as a multi-chip module (MCM) having a plurality of blocks for mounting semiconductor chips on a ceramic substrate. In such a package, ceramic raw sheets having vertical and horizontal conductor patterns are stacked and fired to obtain a ceramic substrate, and then a plurality of semiconductor chips are mounted on the exposed surface of the vertical conductor of the ceramic substrate. A plurality of blocks are subjected to screen printing or coating with a block pattern made of a conductor pattern, and then baked to produce the block pattern. That is, in such a package, a block pattern is added to each block by a metallizing method.

【0003】ところで、このようなパッケージにおいて
は、機能、大きさ、形態の異なる各種の半導体チップを
最小限の面積内に収納・実装できることが要求される。
従って、パッケージ基体(セラミック基板)に形成され
る垂直導体、水平導体パターン、および該基板表面に形
成される配線パターン(ブロックパターン)に高密度化
が要求される。
By the way, in such a package, it is required that various semiconductor chips having different functions, sizes and forms can be accommodated and mounted within a minimum area.
Therefore, the vertical conductors, the horizontal conductor patterns formed on the package base (ceramic substrate), and the wiring patterns (block patterns) formed on the surface of the substrate are required to have a high density.

【0004】[0004]

【発明が解決しようとする課題】しかし、前述した方法
でマルチチップモジュール(MCM)等のパッケージを
製造した場合、次のような課題がある。 複数個のブロックを形成するセラミック基板自体
が、その作製時の焼成による基板収縮に起因し、基板の
寸法精度にバラツキを有するため、該ブロックにブロッ
クパターンを同時にスクリーン印刷等によって印刷、形
成すると、該ブロックパターンと垂直導体との間に位置
ずれが発生する。 例えば、図3に示すように、基板31上に4個のブ
ロック32を備えた半導体セラミックパッケージ32に
おいて、例えば、各ブロック32のエリアbが20mm
角、隣接ブロック32間のスペースcが10mmとする
と、この4個のブロック32について同時にブロックパ
ターンをスクリーン印刷すると、該パターンの最大エリ
アaは50mm角となるため、基板31に形成されてい
る垂直導体(導体の詰められたスルーホール)の孔径φ
の設計値が、0.1mmの場合、0.1/50=0.2
%という高い基板寸法精度が要求されることになる。な
お、通常のセラミック基板の寸法精度は、0.4%程度
である。 このため、前記ブロックにブロックパターンをスク
リーン印刷する際の印刷パターンの位置合わせ精度をよ
り正確に行う必要が生じ、基板作製の際に、より高い寸
法精度が必要となる。
However, when a package such as a multi-chip module (MCM) is manufactured by the above-mentioned method, there are the following problems. Ceramic substrate itself forming a plurality of blocks, due to the shrinkage of the substrate due to firing during its production, because there is a variation in the dimensional accuracy of the substrate, if the block pattern is simultaneously printed and formed by screen printing, A displacement occurs between the block pattern and the vertical conductor. For example, as shown in FIG. 3, in a semiconductor ceramic package 32 having four blocks 32 on a substrate 31, for example, the area b of each block 32 is 20 mm.
Assuming that the corners and the space c between the adjacent blocks 32 are 10 mm, when the block patterns are simultaneously screen-printed on the four blocks 32, the maximum area a of the patterns is 50 mm square. Hole diameter of conductor (through hole filled with conductor) φ
When the design value of is 0.1 mm, 0.1 / 50 = 0.2
%, A high dimensional accuracy of the substrate is required. The dimensional accuracy of a normal ceramic substrate is about 0.4%. For this reason, it is necessary to more accurately perform the alignment accuracy of the print pattern when screen-printing the block pattern on the block, and higher dimensional accuracy is required when manufacturing the substrate.

【0005】ところで、前記課題を解決するには、基板
自体の寸法精度を良好にすればよいが、該基板が大型化
するにつれて、焼成収縮の問題が大きくなるため、該基
板の寸法精度を向上させるには、限度がある。そこで、
本発明者はこのような観点に立脚し、前記セラミック基
板上に形成される複数個のブロックを、各ブロックに分
け、該ブロック毎に所定のブロックパターンを印刷、形
成した場合、該基板上に、微細なブロックパターンを高
精度で印刷、形成できることを究明した。
In order to solve the above-mentioned problems, the dimensional accuracy of the substrate itself should be improved. However, as the size of the substrate becomes larger, the problem of shrinkage due to firing increases, so that the dimensional accuracy of the substrate is improved. There is a limit to what you can do. Therefore,
Based on such a viewpoint, the present inventor divides a plurality of blocks formed on the ceramic substrate into each block, and prints and forms a predetermined block pattern for each block on the substrate. , It was clarified that a fine block pattern can be printed and formed with high accuracy.

【0006】本発明は、以上のような課題に対処して創
作したものであって、その目的とする処は、基板上に、
微細なブロックパターンを高精度で印刷、形成できる半
導体セラミックパッケージの製造方法を提供することに
ある。
The present invention has been made in response to the above problems, and the purpose of the invention is
It is an object of the present invention to provide a method for manufacturing a semiconductor ceramic package that can print and form a fine block pattern with high accuracy.

【0007】[0007]

【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明の請求項1の半導体セラ
ミックパッケージの製造方法は、セラミック基板上に半
導体チップを実装する複数個のブロックを有し、該ブロ
ックに導体パターンからなるブロックパターンを後付け
メタライズして形成する半導体セラミックパッケージの
製造方法において、該セラミック基板上には前記各ブロ
ックの近傍部位に、該各ブロックに対応する一対以上の
位置合わせ認識マークが設けてあり、該セラミック基板
上に、該各位置合わせ認識マークを基準にして、該各位
置合わせ認識マークに対応する前記各ブロック毎に、順
次、前記導体パターンからなるブロックパターンを形成
する導体ペーストを塗布または印刷し、前記複数個の全
てのブロックについて、該導体ペーストを塗布または印
刷した後、該ブロックパターンを焼成してなる構成とし
ている。
A method for manufacturing a semiconductor ceramic package according to claim 1 of the present invention as a means for solving the above problems comprises a plurality of blocks for mounting semiconductor chips on a ceramic substrate. In the method for manufacturing a semiconductor ceramic package having a block pattern made of a conductor pattern afterwards and metallized to the block, a pair of more than one pair corresponding to each block is provided on the ceramic substrate in the vicinity of each block. Alignment recognition marks are provided, and on the ceramic substrate, with reference to each of the alignment recognition marks, for each of the blocks corresponding to each of the alignment recognition marks, a block pattern consisting of the conductor pattern is sequentially formed. Apply or print the conductor paste to form all the blocks. Te, after coating or printing a conductor paste, has a configuration obtained by firing the block pattern.

【0008】また、請求項2の半導体セラミックパッケ
ージの製造方法は、前記請求項1の製造方法において、
前記位置合わせ認識マークを、該各ブロックの中心に対
して対称の位置に設けてなる構成としている。
According to a second aspect of the present invention, there is provided a method for producing a semiconductor ceramic package according to the first aspect, wherein
The alignment recognition mark is provided at a symmetrical position with respect to the center of each block.

【0009】[0009]

【作用】本発明の請求項1の半導体セラミックパッケー
ジの製造方法は、セラミック基板上に形成される複数個
のブロックに導体パターンからなるブロックパターンを
塗布、または印刷するに際し、該複数個のブロックを各
ブロック毎に分けて、該ブロック毎にブロックパターン
を塗布または印刷する。ところで、前記セラミック基板
における各ブロック単位での寸法精度は、セラミック基
板全体としての寸法精度に比べて絶対値としては小さく
なる。そのため、セラミック基板上のブロックに微細な
ブロックパターンを高精度で形成できることになる。
According to the method of manufacturing a semiconductor ceramic package of claim 1 of the present invention, a plurality of blocks formed on a ceramic substrate are coated with or printed with a block pattern made of a conductor pattern. Each block is divided and a block pattern is applied or printed for each block. By the way, the dimensional accuracy of each block in the ceramic substrate is smaller in absolute value than the dimensional accuracy of the entire ceramic substrate. Therefore, a fine block pattern can be formed with high accuracy on the block on the ceramic substrate.

【0010】また、該各ブロック毎にブロックパターン
を印刷または塗布するに際し、該各ブロックに対応して
設けられている位置合わせ認識マークを基準にして、そ
れぞれの位置合わせ認識マークに対応するブロック毎に
ブロックパターンを塗布または印刷しているので、該ブ
ロックパターンと基板との位置合わせを良好に行えるこ
とから、前記セラミック基板上のブロックにいっそう微
細なブロックパターンを高精度で形成できることにな
る。
Further, when printing or applying a block pattern for each block, each block corresponding to each alignment recognition mark is set with reference to the alignment recognition mark provided corresponding to each block. Since the block pattern is applied or printed on the substrate, the block pattern and the substrate can be aligned well, so that a finer block pattern can be formed on the block on the ceramic substrate with high accuracy.

【0011】請求項2の半導体セラミックパッケージの
製造方法は、前記位置合わせ認識マークが、該各ブロッ
クの中心に対して対称の位置に設けてなるので、該各ブ
ロックにおける形成しようとするブロックパターンと基
板との位置合わせを良好に行える。
In the method of manufacturing a semiconductor ceramic package according to a second aspect of the present invention, since the alignment recognition mark is provided at a position symmetrical with respect to the center of each block, it is possible to form the block pattern to be formed in each block. Good alignment with the substrate.

【0012】[0012]

【実施例】以下、図面を参照しながら、本発明を具体化
した実施例について説明する。ここに、図1は、本発明
の半導体セラミックパッケージの製造方法を説明するた
めのパッケージの平面図、図2はブロックパターンと垂
直導体との位置関係の説明図である。
Embodiments of the present invention will be described below with reference to the drawings. Here, FIG. 1 is a plan view of a package for explaining a method for manufacturing a semiconductor ceramic package of the present invention, and FIG. 2 is an explanatory view of a positional relationship between a block pattern and a vertical conductor.

【0013】本実施例の半導体セラミックパッケージの
製造方法は、マルチチップモジュール(MCM)の製造
方法であって、概略すると、複数個の半導体チップを実
装するためのブロックを複数個備えたセラミック基板を
製造した後、このブロックにブロックパターンを、各ブ
ロック毎にスクリーン印刷し、全てのブロックについて
ブロックパターンを後付けメタライズ印刷した後、この
ブロックパターンを焼成し、マルチチップモジュールの
パッケージを得る。
The method of manufacturing a semiconductor ceramic package of this embodiment is a method of manufacturing a multi-chip module (MCM). In brief, a ceramic substrate having a plurality of blocks for mounting a plurality of semiconductor chips is provided. After manufacturing, a block pattern is screen-printed on each block for each block, and after block-patterning is metallized by printing on all blocks, the block pattern is baked to obtain a package of a multi-chip module.

【0014】図1に示すように、セラミック基板1は、
基板表面に、半導体チップを実装するブロック2が4個
設けられていて、各ブロック2には、このブロック2に
印刷・形成する導体パターンからなるブロックパターン
3と電気的に接続される垂直導体4が形成されている。
このセラミック基板1は、通常、垂直導体を形成したセ
ラミック生シートを焼成して製造されている。なお、垂
直導体、内部水平導体を形成したセラミック生シートを
積層、焼成したものを用いることもある。
As shown in FIG. 1, the ceramic substrate 1 is
Four blocks 2 for mounting semiconductor chips are provided on the surface of the substrate, and each block 2 has a vertical conductor 4 electrically connected to a block pattern 3 formed of a conductor pattern printed / formed on the block 2. Are formed.
The ceramic substrate 1 is usually manufactured by firing a ceramic green sheet on which a vertical conductor is formed. A ceramic green sheet having vertical conductors and internal horizontal conductors laminated and fired may be used.

【0015】ここで、基板表面を形成する最上層に位置
するセラミック生シートには、ブロック2の近傍部位
に、各ブロック2に対応して、一対以上の位置合わせ用
マーク5が設けられている。そして、セラミック基板1
には、予め、位置合わせ用マーク5が設けられた構成と
なると共に、この位置合わせ用マーク5と、このマーク
5に対応するブロック2の垂直導体4とは、近接位置に
あるため、基板製造の際の焼成による収縮の影響が少な
い。
Here, the ceramic green sheet located on the uppermost layer forming the substrate surface is provided with a pair of alignment marks 5 corresponding to each block 2 in the vicinity of the block 2. . And the ceramic substrate 1
Has a structure in which an alignment mark 5 is provided in advance, and since the alignment mark 5 and the vertical conductor 4 of the block 2 corresponding to this mark 5 are in close proximity to each other, substrate manufacturing is performed. There is little influence of shrinkage due to firing at the time of.

【0016】ところで、本実施例においては、位置合わ
せ用マーク5は、各ブロック2の周縁部分の外側であっ
て、ブロック2の4辺の各中間部位に1個づつ、計4
個、設けられている。この位置合わせ用マーク5は、各
ブロック2における対面位置、対角線上等、対称位置に
2個設けた構成が好ましい。これによって、ブロックパ
ターン3を印刷する際の位置合わせを正確に行えること
になる。
By the way, in the present embodiment, the positioning marks 5 are provided outside the peripheral portion of each block 2 and one at each intermediate portion of the four sides of the block 2, for a total of 4 marks.
Are provided. It is preferable that two alignment marks 5 are provided at symmetrical positions such as a facing position and a diagonal line in each block 2. As a result, it is possible to accurately perform alignment when printing the block pattern 3.

【0017】そして、このセラミック基板1の各ブロッ
ク2に、前記位置合わせ用マーク5を基準にして、所定
のブロックパターン3をスクリーン印刷する。まず図1
(a)に示すように、4個のブロック2のうちの、一つ
のブロック2aについて、このブロック2aに対応し
て、ブロック2aの近傍位置に設けられている位置合わ
せ用マーク5aを基準にして、ブロックパターン3aを
形成する印刷パターンを用いて、この印刷パターンを形
成したスクリーンに形成されているマーク(図示せず)
と位置合わせし、スキージでもってブロックパターン3
aをスクリーン印刷する。次に、このブロック2aにブ
ロックパターン3aを印刷した後、ブロック2bについ
てブロックパターン3bを位置合わせ用マーク5bを基
準にして印刷し、順次、ブロック2cについてブロック
パターン3c、またブロック2dについてブロックパタ
ーン3dを印刷する。なお、各ブロックパターンのスク
リーン印刷の後には、それぞれ乾燥が必要である。
Then, a predetermined block pattern 3 is screen-printed on each block 2 of the ceramic substrate 1 with the alignment mark 5 as a reference. Figure 1
As shown in (a), with respect to one block 2a of the four blocks 2, corresponding to the block 2a, the alignment mark 5a provided in the vicinity of the block 2a is used as a reference. , A mark formed on the screen on which the print pattern is formed (not shown) using the print pattern forming the block pattern 3a
Align with and block pattern 3 with a squeegee
Screen print a. Next, after printing the block pattern 3a on this block 2a, the block pattern 3b is printed on the block 2b with reference to the alignment mark 5b, and the block pattern 3c is sequentially printed on the block 2c and the block pattern 3d is printed on the block 2d. To print. In addition, it is necessary to dry each of the block patterns after the screen printing.

【0018】このようにして、セラミック基板1上に形
成される複数個(本実施例では4個)のブロック2a,
2b,2c,2dの全てについて、順次、ブロックパタ
ーン3a,3b,3c,3dを印刷した後、これを焼成
して、後付けメタライズを終えることで、セラミック基
板1上に微細なブロックパターンを備えたセラミックパ
ッケージを製造できる。
In this way, a plurality of (in this embodiment, four) blocks 2a formed on the ceramic substrate 1,
After printing block patterns 3a, 3b, 3c and 3d on all of 2b, 2c and 2d in order, firing and baking and post-finishing metallization provided, fine block patterns were provided on the ceramic substrate 1. Ceramic packages can be manufactured.

【0019】本実施例の製造方法において、微細なブロ
ックパターンを形成できるのは、次の理由による。すな
わち、本実施例にあっては、前述した従来例の説明で用
いた図3において、各ブロック毎に位置合わせ用マーク
を基準として、ブロックパターンを印刷するため、各ブ
ロックパターンの最大エリアbは、従来例の場合と異な
り、20mm角となり、基板に形成されている垂直導体
(導体の詰められたスルーホール)の孔径φの設計値
が、0.1mmの場合、0.1/20=0.5%という
基板寸法精度で良くなることによる。そして、これによ
って、該垂直導体とブロックパターンとの位置ずれのお
それを解消し、セラミック基板上に、微細なブロックパ
ターンを高精度で印刷形成できる。
In the manufacturing method of this embodiment, a fine block pattern can be formed for the following reason. That is, in the present embodiment, in FIG. 3 used in the description of the conventional example described above, since the block pattern is printed with the alignment mark for each block as a reference, the maximum area b of each block pattern is Unlike the case of the conventional example, when the design value of the hole diameter φ of the vertical conductor (through hole filled with conductor) formed on the substrate is 20 mm square, the design value is 0.1 mm, 0.1 / 20 = 0. This is because the board dimensional accuracy of 0.5% improves. Then, this eliminates the possibility of misalignment between the vertical conductor and the block pattern, and a fine block pattern can be printed and formed on the ceramic substrate with high accuracy.

【0020】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因みに、前述した実施例にお
いては、ブロックパターンをスクリーン印刷する構成で
説明したが、塗布によって配した構成としてもよいこと
は当然である。ところで、前記半導体チップには、コン
デンサその他電子部品を含む。
The present invention is not limited to the above-described embodiments, but includes configurations that can be modified and implemented within the scope of the present invention. Incidentally, in the above-mentioned embodiment, the block pattern is screen-printed, but it goes without saying that the block pattern may be arranged by coating. By the way, the semiconductor chip includes capacitors and other electronic components.

【0021】[0021]

【発明の効果】以上の説明より明らかなように、本発明
の請求項1の半導体セラミックパッケージによれば、セ
ラミック基板上に形成される複数個のブロックにブロッ
クパターンを形成するに際し、該複数個のブロックを各
ブロック毎に分けて、前記セラミック基板における各ブ
ロック単位での寸法精度の範囲内で、該ブロック毎にブ
ロックパターンを塗布または印刷でき、また該各ブロッ
クに対応して設けられている位置合わせ認識マークを基
準にして、該位置合わせ認識マークに対応するブロック
毎にブロックパターンを塗布または印刷するので、該ブ
ロックパターンと基板との位置合わせを良好に行え、前
記セラミック基板上のブロックに微細なブロックパター
ンを高精度で形成できるという効果を有する。
As is apparent from the above description, according to the semiconductor ceramic package of claim 1 of the present invention, when a block pattern is formed in a plurality of blocks formed on a ceramic substrate, the plurality of blocks are formed. The blocks can be divided into blocks, and a block pattern can be applied or printed for each block within the range of dimensional accuracy in each block of the ceramic substrate, and the blocks are provided corresponding to the blocks. Since the block pattern is applied or printed for each block corresponding to the alignment recognition mark with reference to the alignment recognition mark, the block pattern can be favorably aligned with the substrate, and the block on the ceramic substrate It has an effect that a fine block pattern can be formed with high accuracy.

【0022】請求項2の半導体セラミックパッケージの
製造方法によれば、前記位置合わせ認識マークを、該各
ブロックの中心に対して対称の位置に設けているので、
該各ブロックにおける形成しようとするブロックパター
ンと基板との位置合わせを良好に行えるという効果を有
する。
According to the method of manufacturing a semiconductor ceramic package of claim 2, since the alignment recognition mark is provided at a position symmetrical with respect to the center of each block,
This has the effect of favorably aligning the block pattern to be formed in each block with the substrate.

【0023】従って、本発明によれば、微細なブロック
パターンを高精度で形成できる半導体セラミックパッケ
ージの製造方法を提供できる。
Therefore, according to the present invention, it is possible to provide a method of manufacturing a semiconductor ceramic package which can form a fine block pattern with high accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体セラミックパッケージの製造方
法を説明するためのパッケージの平面図である。
FIG. 1 is a plan view of a package for explaining a method for manufacturing a semiconductor ceramic package of the present invention.

【図2】ブロックパターンと垂直導体との位置関係の説
明図である。
FIG. 2 is an explanatory diagram of a positional relationship between a block pattern and a vertical conductor.

【図3】従来の半導体セラミックパッケージの製造方法
を説明するためのパッケージの平面図である。
FIG. 3 is a plan view of a package for explaining a conventional method for manufacturing a semiconductor ceramic package.

【符号の説明】[Explanation of symbols]

1・・・セラミック基板、2・・・ブロック、3・・・
ブロックパターン、4・・・垂直導体、5・・・位置合
わせ用マーク
1 ... Ceramic substrate, 2 ... Block, 3 ...
Block pattern, 4 ... Vertical conductor, 5 ... Positioning mark

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板上に半導体チップを実装
する複数個のブロックを有し、該ブロックに導体パター
ンからなるブロックパターンを後付けメタライズして形
成する半導体セラミックパッケージの製造方法におい
て、該セラミック基板上には前記各ブロックの近傍部位
に、該各ブロックに対応する一対以上の位置合わせ認識
マークが設けてあり、該セラミック基板上に、該各位置
合わせ認識マークを基準にして、該各位置合わせ認識マ
ークに対応する前記各ブロック毎に、順次、前記導体パ
ターンからなるブロックパターンを形成する導体ペース
トを塗布または印刷し、前記複数個の全てのブロックに
ついて、該導体ペーストを塗布または印刷した後、該ブ
ロックパターンを焼成してなることを特徴とする半導体
セラミックパッケージの製造方法。
1. A method of manufacturing a semiconductor ceramic package, comprising a plurality of blocks for mounting a semiconductor chip on a ceramic substrate, wherein a block pattern made of a conductor pattern is post-metallized on the blocks to form a semiconductor ceramic package. Is provided with a pair of alignment recognition marks corresponding to each block in the vicinity of each block, and each alignment recognition mark is provided on the ceramic substrate with reference to each alignment recognition mark. For each of the blocks corresponding to the marks, a conductor paste that forms a block pattern composed of the conductor pattern is sequentially applied or printed, and after applying or printing the conductor paste for all of the plurality of blocks, the A semiconductor ceramic package characterized by firing a block pattern Manufacturing method.
【請求項2】 前記位置合わせ認識マークを、該各ブロ
ックの中心に対して対称の位置に設けてなる請求項1に
記載の半導体セラミックパッケージの製造方法。
2. The method for manufacturing a semiconductor ceramic package according to claim 1, wherein the alignment recognition mark is provided at a position symmetrical with respect to the center of each block.
JP7172688A 1995-06-14 1995-06-14 Manufacture of semiconducting ceramic package Pending JPH098221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7172688A JPH098221A (en) 1995-06-14 1995-06-14 Manufacture of semiconducting ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7172688A JPH098221A (en) 1995-06-14 1995-06-14 Manufacture of semiconducting ceramic package

Publications (1)

Publication Number Publication Date
JPH098221A true JPH098221A (en) 1997-01-10

Family

ID=15946522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172688A Pending JPH098221A (en) 1995-06-14 1995-06-14 Manufacture of semiconducting ceramic package

Country Status (1)

Country Link
JP (1) JPH098221A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381918C (en) * 2003-09-30 2008-04-16 友达光电股份有限公司 Method for confirming sticking position of anisotropic conducting resin

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381918C (en) * 2003-09-30 2008-04-16 友达光电股份有限公司 Method for confirming sticking position of anisotropic conducting resin

Similar Documents

Publication Publication Date Title
US4710250A (en) Method for producing a package for a semiconductor device
JPH098221A (en) Manufacture of semiconducting ceramic package
JPH05218653A (en) Ceramic multilayer circuit board
JP2712295B2 (en) Hybrid integrated circuit
JP2833521B2 (en) Wiring board
KR100248196B1 (en) Manufacturing method of laminated ceramic part
JPH07106771A (en) Wiring structure of multilayered printed board
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JPH0563373A (en) Structure of power hybrid ic
JP2701607B2 (en) Manufacturing method of mounting board
KR100476027B1 (en) Method for manufacturing ceramic stacking device with built-in capacitor
JPH0427155Y2 (en)
JPH0685462A (en) Manufacture of ceramic multilayer board
JPH06283335A (en) Chip inductor and its manufacture
JP2882157B2 (en) Manufacturing method of ceramic multilayer electronic component
JP2005136266A (en) Ceramic multilayer wiring circuit board, method for manufacturing the same, and semiconductor device
JPS62149189A (en) Wet etching ceramic multilayer printed board
JPH0727989B2 (en) Method for manufacturing ceramic package type semiconductor device
KR100896599B1 (en) Ceramic multilayer board and method thereof
JPH10125820A (en) Ceramic circuit board and manufacture thereof
JPS6239558B2 (en)
JPS63102398A (en) Manufacture of ceramic circuit board
JPH04357898A (en) Ceramic substrate
JPH0537156A (en) Multilayer circuit board and manufacture of the same
JPH06177541A (en) Manufacture of inorganic multilayer board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090108

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10