JP2701607B2 - Manufacturing method of mounting board - Google Patents

Manufacturing method of mounting board

Info

Publication number
JP2701607B2
JP2701607B2 JP3206223A JP20622391A JP2701607B2 JP 2701607 B2 JP2701607 B2 JP 2701607B2 JP 3206223 A JP3206223 A JP 3206223A JP 20622391 A JP20622391 A JP 20622391A JP 2701607 B2 JP2701607 B2 JP 2701607B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
ceramic multilayer
mounting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3206223A
Other languages
Japanese (ja)
Other versions
JPH0529766A (en
Inventor
博幸 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3206223A priority Critical patent/JP2701607B2/en
Publication of JPH0529766A publication Critical patent/JPH0529766A/en
Application granted granted Critical
Publication of JP2701607B2 publication Critical patent/JP2701607B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、グリーンシートを積層
し、一括焼成によって形成されるセラミック多層配線基
板上にLSI等の複数の電子部品を搭載する搭載パター
ンを形成する実装基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting pattern for mounting a plurality of electronic components such as LSIs on a ceramic multilayer wiring board formed by laminating green sheets and firing together.
The present invention relates to a method for manufacturing a mounting board for forming a component.

【0002】[0002]

【従来の技術】グリーンシートを積層した後、一括焼成
により形成される積層型セラミック多層配線基板は、L
SI等の電子部品実装基板として利用されている。ま
た、搭載されるLSIは高密度化が進み、端子数の増
大,微細化が行われており、部品搭載パターンの形成に
薄膜技術を用いたものもある。
2. Description of the Related Art A laminated ceramic multi-layer wiring board formed by stacking green sheets and then firing them in a lump is L
It is used as a substrate for mounting electronic components such as SI. In addition, the density of the mounted LSI has been increased, the number of terminals has been increased, and the size of the LSI has been reduced, and some LSIs use a thin film technique for forming a component mounting pattern.

【0003】しかし、積層型のセラミック多層配線基板
は、基板焼成時の収縮に起因する寸法のバラツキが発生
する。このバラツキは、基板焼成雰囲気,グリーンシー
トをはじめとするセラミック多層配線基板の製造条件に
よって異なるが、通常、±0.5%程度は発生してしま
うものである(参考文献:セラミック多層配線基板大塚
寛治 内田老鶴圃)。
[0003] However, the laminated ceramic multi-layer wiring board has a variation in dimensions due to shrinkage during firing of the board. This variation varies depending on the substrate firing atmosphere and the manufacturing conditions of the ceramic multilayer wiring substrate such as the green sheet, but usually, about ± 0.5% occurs (Reference: Ceramic multilayer wiring substrate Otsuka). (Kanji Uchida Rokaku Farm).

【0004】そのため、セラミック多層配線基板上に薄
膜技術によって微細なパターン形成を行う場合には、こ
の寸法のバラツキを吸収するパターンが必要となる。こ
の吸収パターンは、スルーホール径が0.2mmでスル
ーホールが形成される領域が100mm□である基板に
おいては¢0.7mm以上(100×0.005+0.
2=0.7)の吸収パターンが必要となる。つまり、前
述した従来のセラミック多層配線基板上に電子部品搭載
パターンを形成しようとした場合、¢0.7mm以上の
吸収パターンを介在させなければならない。
[0004] Therefore, when a fine pattern is formed on a ceramic multilayer wiring board by a thin film technique, a pattern that absorbs this dimensional variation is required. This absorption pattern is ス ル ー 0.7 mm or more (100 × 0.005 + 0.05 mm) in a substrate having a through-hole diameter of 0.2 mm and a region where a through-hole is formed is 100 mm □.
2 = 0.7) is required. That is, when an electronic component mounting pattern is to be formed on the above-described conventional ceramic multilayer wiring board, an absorption pattern of ¢ 0.7 mm or more must be interposed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述し
た従来の実装基板は、セラミック多層配線基板上に薄膜
技術によって電子部品搭載パターンを形成する場合、セ
ラミック多層配線基板の寸法バラツキを吸収するパター
ンが必要となるため、その吸収パターンの寸法がネック
となってセラミック多層配線基板のスルーホールピッチ
および薄膜パターンピッチを微細化できないという問題
があった。
However, in the conventional mounting board described above, when an electronic component mounting pattern is formed on a ceramic multilayer wiring board by a thin film technique, a pattern that absorbs dimensional variations of the ceramic multilayer wiring board is required. Therefore, there is a problem in that the pitch of the through-holes and the pitch of the thin film patterns of the ceramic multilayer wiring board cannot be miniaturized due to the size of the absorption pattern as a bottleneck.

【0006】したがって本発明は、前述した従来の問題
に鑑みてなされたものであり、その目的は、セラミック
多層配線基板の収縮による寸法バラツキの吸収パッドを
小さくさせ、セラミック多層配線基板のスルーホールピ
ッチおよび薄膜パターンピッチの微細化を可能にした実
装基板の製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to reduce an absorption pad for dimensional variation due to shrinkage of a ceramic multilayer wiring board and to reduce a through-hole pitch of the ceramic multilayer wiring board. It is another object of the present invention to provide a method of manufacturing a mounting substrate which enables a fine pattern pitch of a thin film.

【0007】[0007]

【課題を解決するための手段】このような目的を達成す
るために本発明は、グリーンシートを積層し、一括焼成
によって形成されるセラミック多層配線基板上に複数の
電子部品を搭載する搭載パターンを形成する実装基板の
製造方法において、焼成後のセラミック多層配線基板の
スルーホールピッチを測定する第1の工程と、この第1
の工程でのスルーホールピッチの測定結果よりセラミッ
ク多層配線基板上に形成する搭載パターン位置を決定
し、この決定した位置に搭載パターンを形成する第2の
工程とを有している。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a method of mounting a plurality of electronic components on a ceramic multilayer wiring board formed by stacking green sheets and firing them all at once. In a method of manufacturing a mounting substrate for forming a mounting pattern to be formed ,
A first step of measuring a through-hole pitch,
From the measurement results of the through-hole pitch in the process
Determine the mounting pattern position to be formed on the multilayer wiring board
And, and have a second step of forming a mounting pattern on the determined position.

【0008】[0008]

【作用】この発明によれば、焼成後のセラミック多層配
線基板のスルーホールピッチが測定され、このスルーホ
ールピッチの測定結果よりセラミック多層配線基板上に
形成する搭載パターン位置が定められ、この定められた
位置に搭載パターンが形成される。
According to the present invention, a ceramic multilayer arrangement after firing is provided.
The pitch of the through-hole of the printed circuit board is measured and this through-hole
The pitch on the ceramic multilayer wiring board
The mounting pattern position to be formed is determined.
A mounting pattern is formed at the position.

【0009】[0009]

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は本発明に係わる実装基板の製造方法の
一実施例を説明するLSI実装基板の平面図であり、図
2は図1における電子部品搭載パターンの拡大平面図で
ある。また、図3は電子部品搭載パターン形成前のセラ
ミック多層配線基板11の平面図であり、図4はセラミ
ック多層配線基板11と電子部品搭載パターン2とLS
I9との接続状態を示す断面図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a plan view of an LSI mounting board for explaining one embodiment of a method of manufacturing a mounting board according to the present invention, and FIG. 2 is an enlarged plan view of an electronic component mounting pattern in FIG. FIG. 3 is a plan view of the ceramic multilayer wiring board 11 before the formation of the electronic component mounting pattern. FIG. 4 is a plan view of the ceramic multilayer wiring board 11, the electronic component mounting pattern 2, and LS.
It is sectional drawing which shows the connection state with I9.

【0010】まず、図3において、セラミック多層配線
基板11の表面には、搭載されるLSIに接続される複
数のスルーホール5によって構成されるスルーホールブ
ロック6がX方向に6列,Y方向に7行の合計42ブロ
ック形成されており、各スルーホールブロック6は、各
々が電子部品搭載パターンブロック7に対応するように
なっている。
First, in FIG. 3, on the surface of a ceramic multilayer wiring board 11, through-hole blocks 6 constituted by a plurality of through-holes 5 connected to an LSI to be mounted are arranged in six rows in the X direction and in the Y direction. A total of 42 blocks of 7 rows are formed, and each through-hole block 6 corresponds to the electronic component mounting pattern block 7.

【0011】また、図1において、電子部品搭載パター
ンブロック7は、X方向に6列,Y方向に7行の合計4
2個形成されており、各電子部品搭載パターン2は総て
共通となっている。そして各電子部品搭載パターンのピ
ッチP1 はセラミック多層配線基板11の焼成上がり時
におけるスルーホールブロックピッチP2 に合わせて電
子部品搭載パターン単位でステッパー方式の露光機によ
って形成されている。
In FIG. 1, the electronic component mounting pattern block 7 has six columns in the X direction and seven rows in the Y direction.
Two electronic component mounting patterns 2 are formed in common. The pitch P 1 of the electronic component mounting pattern is formed by exposure machine stepper method in the electronic component mounting pattern units in accordance with the through hole block pitch P 2 during the firing up of the ceramic multi-layer wiring substrate 11.

【0012】また、各電子部品搭載パターン2は、図2
に示すようにスルーホールパッド3とそれに接続された
LSIパッド4とから構成されている。そしてスルーホ
ールパッド3はセラミック多層配線基板11のスルーホ
ール5に接続され、そのピッチは0.3mmである。ま
た、LSIパッド4は搭載されるLSI9に接続され
る。したがってLSI9とセラミック多層配線基板11
のスルーホール5とは、図4に示すようにスルーホール
パッド3,LSIパッド4を介して接続されるようにな
っている。なお、スルーホールパッド3はセラミック多
層配線基板11の寸法バラツキを吸収するために0.2
7mm×0.30mmの大きさとなっている。
Each electronic component mounting pattern 2 is shown in FIG.
As shown in FIG. 1, the through hole pad 3 and the LSI pad 4 connected to the through hole pad 3 are provided. The through-hole pads 3 are connected to the through-holes 5 of the ceramic multilayer wiring board 11, and the pitch thereof is 0.3 mm. The LSI pad 4 is connected to an LSI 9 to be mounted. Therefore, the LSI 9 and the ceramic multilayer wiring board 11
The through holes 5 are connected through the through hole pads 3 and the LSI pads 4 as shown in FIG. The through-hole pad 3 has a thickness of 0.2 to absorb the dimensional variation of the ceramic multilayer wiring board 11.
It has a size of 7 mm × 0.30 mm.

【0013】次に以上説明した実装基板1を製造工程に
そって説明する。まず、図3に示すセラミック多層配線
基板11の各スルーホールブロック6のピッチP2 を測
定する。そして次に図2に示した電子部品搭載パターン
2をステッパー方式の露光機によってセラミック多層配
線基板11のスルーホールブロック6のピッチP2 に合
わせて42パターンを露光する。その後、通常の薄膜工
程によって電子部品搭載パターン2を形成することによ
ってLSI実装基板1を得ることができる。
Next, the mounting substrate 1 described above will be described along the manufacturing process. First, to measure the pitch P 2 of the respective through-hole block 6 of the ceramic multilayer wiring board 11 shown in FIG. Then, 42 patterns of the electronic component mounting pattern 2 shown in FIG. 2 are exposed by a stepper type exposure machine in accordance with the pitch P 2 of the through-hole blocks 6 of the ceramic multilayer wiring board 11. Thereafter, the LSI component mounting substrate 1 can be obtained by forming the electronic component mounting pattern 2 by a normal thin film process.

【0014】従来技術によれば、セラミック多層配線基
板11のスルーホール領域は、94.5mm□であるか
ら、収縮による寸法バラツキの吸収パターンは¢0.6
7mm(94.5×0.005+0.2=0.67)必
要であり、図1に示すような0.3mmピッチのスルー
ホールパッド3を持った電子部品搭載パターン2は形成
することができない。しかし、本実施例によれば、各搭
載ブロック間の寸法バラツキは露光時に吸収することが
できるため、1搭載ブロック内での寸法バラツキのみを
吸収すれば良いため、0.27mm×0.30mmのス
ルーホールパッド3で接続を可能とすることができる。
According to the prior art, since the through-hole area of the ceramic multilayer wiring board 11 is 94.5 mm □, the absorption pattern of the dimensional variation due to shrinkage is ¢ 0.6.
7 mm (94.5 × 0.005 + 0.2 = 0.67) is required, and the electronic component mounting pattern 2 having the through-hole pads 3 with a 0.3 mm pitch as shown in FIG. 1 cannot be formed. However, according to this embodiment, the dimensional variation between each mounting block can be absorbed at the time of exposure, so that only the dimensional variation within one mounting block needs to be absorbed. The connection can be made possible by the through-hole pad 3.

【0015】[0015]

【発明の効果】以上説明したように本発明によれば、
成後のセラミック多層配線基板のスルーホールピッチが
測定され、このスルーホールピッチの測定結果よりセラ
ミック多層配線基板上に形成する搭載パターン位置が定
められ、この定められた位置に搭載パターンが形成され
るものとなり、セラミック多層配線基板の収縮による寸
法バラツキの吸収パッドを小さくして、高密度化するこ
とが可能となるという極めて優れた効果が得られる。
As described above, according to the present invention, the firing
The through hole pitch of the formed ceramic multilayer wiring board
Measured.
The position of the mounting pattern to be formed on the
The mounting pattern is formed at this determined position.
Dimension due to shrinkage of the ceramic multilayer wiring board
An extremely excellent effect is obtained in that it is possible to reduce the size of the absorption pad due to variation in method and to increase the density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による実装基板の製造方法の一実施例を
説明するためのLSI実装基板の電子部品搭載パターン
を示す図である。
FIG. 1 is a view showing an electronic component mounting pattern of an LSI mounting board for explaining one embodiment of a method of manufacturing a mounting board according to the present invention.

【図2】図1における電子部品搭載パターンを示す拡大
平面図である。
FIG. 2 is an enlarged plan view showing an electronic component mounting pattern in FIG.

【図3】電子部品搭載パターン形成前のセラミック多層
配線基板を示す平面図である。
FIG. 3 is a plan view showing a ceramic multilayer wiring board before an electronic component mounting pattern is formed.

【図4】セラミック多層配線基板と電子部品搭載パター
ンとLSIとの接続状態を示す断面図である。
FIG. 4 is a cross-sectional view showing a connection state between a ceramic multilayer wiring board, an electronic component mounting pattern, and an LSI.

【符号の説明】[Explanation of symbols]

1 実装基板 2 電子部品搭載パターン 3 スルーホールパッド 4 LSIパッド 5 スルーホール 6 スルーホールブロック 7 電子部品搭載パターンブロック 9 LSI 10 セラミック多層配線基板の内部配線 11 セラミック多層配線基板 REFERENCE SIGNS LIST 1 mounting board 2 electronic component mounting pattern 3 through hole pad 4 LSI pad 5 through hole 6 through hole block 7 electronic component mounting pattern block 9 LSI 10 internal wiring of ceramic multilayer wiring substrate 11 ceramic multilayer wiring substrate

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 グリーンシートを積層し、一括焼成によ
って形成されるセラミック多層配線基板上に複数の電子
部品を搭載する搭載パターンを形成する実装基板の製造
方法において、焼成後の前記 セラミック多層配線基板のスルーホールピ
ッチを測定する第1の工程と、この第1の工程でのスルーホールピッチの測定結果より
前記セラミック多層配線基板上に形成する搭載パターン
位置を決定し、この決定した位置に 搭載パターンを形成
する第2の工程とを有することを特徴とする実装基板の
製造方法。
1. Manufacturing of a mounting board in which green sheets are stacked and a mounting pattern for mounting a plurality of electronic components is formed on a ceramic multilayer wiring board formed by batch firing.
A first step of measuring a through-hole pitch of the ceramic multilayer wiring board after firing , and a measurement result of the through-hole pitch in the first step.
Mounting pattern formed on the ceramic multilayer wiring board
Position determines the method of manufacturing a mounting substrate, characterized by chromatic and a second step of forming a mounting pattern on the determined position.
JP3206223A 1991-07-24 1991-07-24 Manufacturing method of mounting board Expired - Fee Related JP2701607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3206223A JP2701607B2 (en) 1991-07-24 1991-07-24 Manufacturing method of mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3206223A JP2701607B2 (en) 1991-07-24 1991-07-24 Manufacturing method of mounting board

Publications (2)

Publication Number Publication Date
JPH0529766A JPH0529766A (en) 1993-02-05
JP2701607B2 true JP2701607B2 (en) 1998-01-21

Family

ID=16519805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3206223A Expired - Fee Related JP2701607B2 (en) 1991-07-24 1991-07-24 Manufacturing method of mounting board

Country Status (1)

Country Link
JP (1) JP2701607B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272588A (en) * 1986-05-21 1987-11-26 株式会社日立製作所 Manufacture of multilayer ceramic interconnection board

Also Published As

Publication number Publication date
JPH0529766A (en) 1993-02-05

Similar Documents

Publication Publication Date Title
US5396034A (en) Thin film ceramic multilayer wiring hybrid board
US4884170A (en) Multilayer printed circuit board and method of producing the same
JP3230953B2 (en) Multilayer thin film wiring board
JP2701607B2 (en) Manufacturing method of mounting board
JPH10308582A (en) Multilayered wiring board
JP2712295B2 (en) Hybrid integrated circuit
JP2810143B2 (en) Thick film thin film hybrid multilayer wiring board
JP2833521B2 (en) Wiring board
JP3408590B2 (en) Wiring structure of multilayer printed circuit board
JPH0575263A (en) Manufacture of multilayer ceramic board
JPS5999794A (en) Thick film circuit device
JPH06334346A (en) Pattern forming method of thick film - thin film hybrid multilayered wiring board
JP3237904B2 (en) Manufacturing method of ceramic multilayer substrate
JPH0638441Y2 (en) Mounting structure of surface mounting hybrid IC
JPH0645757A (en) Multilayer ceramic board and manufacture thereof
KR100332864B1 (en) Method of making printed circuit board for memory module
JPH098221A (en) Manufacture of semiconducting ceramic package
JPS6049588B2 (en) Manufacturing method of ceramic multilayer printed board
JPH0367357B2 (en)
JPH03135093A (en) Multilayer circuit board
JP2871076B2 (en) Multilayer printed circuit board
JPH06302961A (en) Hybrid multilayer interconnection board and its manufacture
JPH04118990A (en) Multilayer ceramic board and manufacture thereof
JPH0464281A (en) Manufacture of ceramic multilayer board
JPH0563365A (en) Structure of sintered multilayer board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees