JPH06334346A - Pattern forming method of thick film - thin film hybrid multilayered wiring board - Google Patents

Pattern forming method of thick film - thin film hybrid multilayered wiring board

Info

Publication number
JPH06334346A
JPH06334346A JP5115630A JP11563093A JPH06334346A JP H06334346 A JPH06334346 A JP H06334346A JP 5115630 A JP5115630 A JP 5115630A JP 11563093 A JP11563093 A JP 11563093A JP H06334346 A JPH06334346 A JP H06334346A
Authority
JP
Japan
Prior art keywords
wiring board
thin film
thick film
film wiring
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5115630A
Other languages
Japanese (ja)
Inventor
Kenichi Sugano
憲一 菅野
Hidetaka Shigi
英孝 志儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5115630A priority Critical patent/JPH06334346A/en
Publication of JPH06334346A publication Critical patent/JPH06334346A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent imperfect connection due to irregularity of shrinkage factor of a thick film wiring board part, and provide a pattern forming method of a high density thick film-thin film hybrid multilayered wiring board excellent in productivity and cost. CONSTITUTION:The title board is a multilayered wiring board corresponding with a module mounting an LSI, and consists of a thick film wiring board part 10 and a thin film wiring board part 20. A matching layer 30 for absorbing positional deviation of circuits is formed on the interface between the thick film wiring board part 10 and the thin film wiring board part 20. The surface of the thick film wiring board part 10 is divided into four blocks 40a-40d, in which the following are formed; alignment marks 50a-50d for block exposure to form matching pads 31a-31d of the matching layer by division exposure, and alignment marks 60 for collective exposure to form thin film viaholes 23a-23d by collective exposure.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、厚膜・薄膜混成多層配
線基板のパターン形成技術に関し、特に多層配線に用い
る配線基板およびそれにLSIを実装したモジュールに
おいて、高密度で、しかも製造歩留および信頼性の向上
が可能とされる厚膜・薄膜混成多層配線基板のパターン
形成方法に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming technique for a thick-film / thin-film mixed multilayer wiring board, and particularly for a wiring board used for multilayer wiring and a module on which LSI is mounted, with a high density and a high manufacturing yield. The present invention relates to a technique effective when applied to a pattern forming method of a thick film / thin film mixed multilayer wiring board capable of improving reliability.

【0002】[0002]

【従来の技術】近年、多層配線基板の製造工程におい
て、1つのセラミックス配線基板上にLSIチップを搭
載させる技術は、大型コンピュータなどの大規模、高速
デジタルシステムの主流をなす実装技術となりつつあ
り、この技術に用いられる多層配線基板の技術的な進歩
も著しいものがある。
2. Description of the Related Art In recent years, the technique of mounting an LSI chip on one ceramic wiring substrate in the manufacturing process of a multilayer wiring substrate is becoming a mainstream mounting technique for large-scale, high-speed digital systems such as large computers. The technological progress of the multilayer wiring board used in this technology is remarkable.

【0003】たとえば、現在では、グリーンシート法で
絶縁層としてセラミックスやガラスセラミックス、配線
導体としてタングステンやモリブデンからなる厚膜配線
基板部を形成した後、その上部表面に薄膜法で薄膜配線
基板部を形成する厚膜・薄膜混成多層配線基板の検討、
開発が盛んに進められている。
For example, at present, after forming a thick film wiring board portion made of ceramics or glass ceramics as an insulating layer and tungsten or molybdenum as a wiring conductor by a green sheet method, a thin film wiring board portion is formed on the upper surface by a thin film method. Examination of thick / thin film mixed multilayer wiring board to be formed,
Development is actively progressing.

【0004】この厚膜・薄膜混成多層配線基板における
問題点の1つは、厚膜配線基板部の形成工程における焼
結収縮ばらつきが大きいことである。すなわち、薄膜法
で形成する薄膜配線基板部は、一般にフォトリソグラフ
ィー技術を用いて形成されるため、ほぼ使用するマスク
パターン通りの位置精度が得られるのに対し、厚膜配線
基板部側は上記収縮ばらつきによりそのパターン位置精
度が著しく悪い。
One of the problems with this thick-film / thin-film hybrid multilayer wiring board is that there is a large variation in sintering shrinkage during the process of forming the thick-film wiring board portion. That is, since the thin film wiring board portion formed by the thin film method is generally formed by using the photolithography technique, the positional accuracy almost equal to the mask pattern to be used can be obtained, while the thick film wiring board portion side has the above contraction. The pattern position accuracy is extremely poor due to variations.

【0005】従って、厚膜配線基板部のパターンと薄膜
配線基板部のパターンとは、その接合部において位置ず
れが発生し、接続不良を起こす。ちなみに、現状では厚
膜配線基板部の中心部からその周辺部までの寸法公差
は、±0.5%程度に抑えるのが限度である。
Therefore, the pattern of the thick film wiring board portion and the pattern of the thin film wiring board portion are misaligned at their joints, resulting in poor connection. Incidentally, at present, the dimensional tolerance from the central portion of the thick film wiring board portion to its peripheral portion is limited to about ± 0.5%.

【0006】たとえば、中心部から周辺部までの距離を
50mmとすると、その周辺部では最大±250μmの
位置ずれを生じることになり、当然大面積基板になるほ
どこの値は大きくなる。また、この厚膜配線基板部の収
縮は、焼結時の温度分布が均一でないことなどにより基
板全体では不均一になることも多い。
For example, if the distance from the central portion to the peripheral portion is 50 mm, the peripheral portion will have a maximum displacement of ± 250 μm, and naturally this value becomes larger as the substrate becomes larger. Further, the shrinkage of the thick film wiring board portion often becomes non-uniform in the entire board due to non-uniform temperature distribution during sintering.

【0007】そこで、このような厚膜配線基板部の収縮
率のばらつきに起因する接続不良という問題を解決する
技術として、特開昭58−73193号公報、特開平3
−101193号公報、特開平4−118990号公報
に記載された技術などが知られている。
Therefore, as a technique for solving the problem of connection failure due to the variation in the shrinkage ratio of the thick film wiring board portion, Japanese Patent Laid-Open No. 58-73193 and Japanese Patent Laid-Open No. 31931/1983.
The techniques described in JP-A-101193 and JP-A-4-118990 are known.

【0008】たとえば、特開昭58−73193号公報
に記載された技術では、図3に示すように、厚膜配線基
板部1は焼結体からなるグランド・電源層2および厚膜
バイアホール3をその内層に有している。この厚膜バイ
アホール3はアルミナ絶縁層4にタングステンペースト
を埋め込んで形成され、その径は厚膜配線基板部1の収
縮率ばらつきを予め見込んで大径に設定されている。
For example, in the technique disclosed in Japanese Patent Laid-Open No. 58-73193, as shown in FIG. 3, the thick film wiring board portion 1 is composed of a ground / power supply layer 2 and a thick film via hole 3 made of a sintered body. In its inner layer. The thick film via hole 3 is formed by embedding a tungsten paste in the alumina insulating layer 4, and the diameter thereof is set to a large diameter in consideration of the variation in the shrinkage rate of the thick film wiring board portion 1.

【0009】さらに、厚膜配線基板部1の上に、ポリイ
ミド絶縁層5にレジストを用いたフォトリソグラフィー
技術により薄膜バイアホール(図示せず)が形成され、
さらにこの薄膜バイアホールとポリイミド絶縁層5上に
アルミニウム導体6による配線が形成されている。そし
て、これらのポリイミド絶縁層5とアルミニウム導体6
とを交互に形成して薄膜配線基板部7が形成されてい
る。
Further, a thin film via hole (not shown) is formed on the thick film wiring board portion 1 by a photolithography technique using a resist for the polyimide insulating layer 5,
Further, a wiring made of an aluminum conductor 6 is formed on the thin film via hole and the polyimide insulating layer 5. And, these polyimide insulating layer 5 and aluminum conductor 6
And are alternately formed to form the thin film wiring board portion 7.

【0010】この厚膜・薄膜混成多層配線基板では、厚
膜バイアホール3の径を大径に設定することにより、厚
膜配線基板部1の収縮率のばらつきによる位置ずれを吸
収することができ、接続不良を防止することができる。
この場合の位置ずれ吸収量は、厚膜配線基板部1の厚膜
バイアホール3のピッチの約1/2が限度である。
In this thick-film / thin-film hybrid multilayer wiring board, by setting the diameter of the thick-film via hole 3 to a large diameter, it is possible to absorb the positional deviation due to the variation in the contraction rate of the thick-film wiring board portion 1. It is possible to prevent poor connection.
In this case, the amount of misalignment absorption is limited to about 1/2 of the pitch of the thick film via holes 3 of the thick film wiring board portion 1.

【0011】また、特開平3−101193号および特
開平4−118990号公報の技術では、厚膜配線基板
部の厚膜バイアホールと薄膜配線基板部の薄膜バイアホ
ールとを薄膜パッドによる整合層で接続し、この薄膜パ
ッドにより厚膜配線基板部の収縮率のばらつきにより生
ずる位置ずれを吸収する方法が示されている。
Further, in the techniques disclosed in Japanese Patent Laid-Open Nos. 3-101193 and 4-118990, the thick film via hole in the thick film wiring board portion and the thin film via hole in the thin film wiring board portion are formed by a matching layer formed by a thin film pad. A method of connecting and absorbing the positional deviation caused by the variation of the contraction rate of the thick film wiring board portion by this thin film pad is shown.

【0012】具体的には、厚膜配線基板部上に設けたダ
ミーバイアの位置測定により、薄膜パッドのマスクを作
成する方法(特開平4−118990号公報)であり、
同様に薄膜パッドを電子線描画方式やドットプリンタ方
式で作成する方法(特開平3−101193号公報)で
ある。
Specifically, there is a method of forming a mask of a thin film pad by measuring the position of a dummy via provided on the thick film wiring board portion (Japanese Patent Laid-Open No. 4-118990).
Similarly, it is a method (Japanese Patent Laid-Open No. 3-101193) of forming a thin film pad by an electron beam drawing method or a dot printer method.

【0013】[0013]

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、以下のような欠点がある。
However, the above-mentioned conventional techniques have the following drawbacks.

【0014】(1).特開昭58−73193号公報の図3
の例では、位置ずれの吸収量が厚膜配線基板部のバイア
ホールのピッチの約1/2が限度であり、かつ厚膜配線
基板部の高密度化、高歩留化が阻害されている。
(1). FIG. 3 of JP-A-58-73193
In the above example, the amount of misalignment absorption is limited to about 1/2 of the pitch of the via holes in the thick film wiring board portion, and high density and high yield of the thick film wiring board portion are hindered. .

【0015】(2).特開平3−101193号公報の技術
では、厚膜配線基板部の収縮パターンに応じて薄膜フォ
トマスクを各種用意する必要があるため、フォトマスク
の管理、製造工数が多くなることに加えて、真空を用い
た電子線描画装置などによってそれに付随した特殊なプ
ロセスの追加が必要となることなどにより、量産性に欠
けている。
(2). In the technique disclosed in Japanese Patent Laid-Open No. 3-101193, it is necessary to prepare various thin film photomasks in accordance with the contraction pattern of the thick film wiring board portion, so that the photomask management and the number of manufacturing steps are large. In addition to this, it is necessary to add a special process accompanied by an electron beam drawing apparatus using a vacuum, and the like, so that mass productivity is lacking.

【0016】(3).特開平4−118990号公報の技術
では、特開平3−101193号公報の技術と同様に、
薄膜フォトマスクを基板毎に生成するなどにより量産性
に欠けている。
(3). In the technique disclosed in Japanese Patent Laid-Open No. 4-118990, like the technique disclosed in Japanese Patent Laid-Open No. 3-101193,
Mass production is lacking because a thin film photomask is created for each substrate.

【0017】従って、従来の厚膜・薄膜混成多層配線基
板の製造技術においては、多層配線基板の高密度化、高
歩留化が阻害され、製造上および生産面における経済的
な欠点があり、その改善が望まれている。
Therefore, in the conventional technique for manufacturing a thick-film / thin-film hybrid multilayer wiring board, there is an economical drawback in terms of manufacturing and production, which impedes the increase in density and yield of the multilayer wiring board. The improvement is desired.

【0018】そこで、本発明の目的は、上記のような欠
点を解消し、厚膜配線基板部の収縮率のばらつきに起因
する接続不良を防止し、かつ高密度で量産性に優れた経
済的な厚膜・薄膜混成多層配線基板のパターン形成方法
を提供することにある。
Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks, prevent connection failures due to variations in the shrinkage ratio of the thick film wiring board portion, and achieve high density and high mass productivity, which is economical. Another object of the present invention is to provide a pattern forming method for a thick / thin film mixed multilayer wiring board.

【0019】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0020】[0020]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0021】すなわち、本発明の厚膜・薄膜混成多層配
線基板のパターン形成方法は、厚膜配線基板部と薄膜配
線基板部とからなり、厚膜配線基板部の厚膜配線回路と
薄膜配線基板部の薄膜配線回路との界面に各回路間の位
置ずれを吸収するために整合層を設ける厚膜・薄膜混成
多層配線基板であって、厚膜配線回路の形成後に整合層
を形成する場合に、厚膜配線基板部の表面を小ブロック
に分割し、この小ブロックに分割された各ブロック毎に
露光して整合層を形成し、その後の薄膜配線回路の形成
は薄膜配線基板部の全面を一括露光して形成するもので
ある。
That is, the pattern forming method of the thick film / thin film mixed multilayer wiring board of the present invention comprises a thick film wiring board portion and a thin film wiring board portion, and a thick film wiring circuit and a thin film wiring board of the thick film wiring board portion. A thick-film / thin-film hybrid multilayer wiring board in which a matching layer is provided at the interface with the thin-film wiring circuit in order to absorb misalignment between the circuits, and when the matching layer is formed after the thick-film wiring circuit is formed. , The surface of the thick film wiring board part is divided into small blocks, each of the blocks divided into these small blocks is exposed to form a matching layer, and then the thin film wiring circuit is formed by covering the entire surface of the thin film wiring board part. It is formed by batch exposure.

【0022】[0022]

【作用】前記した厚膜・薄膜混成多層配線基板のパター
ン形成方法によれば、整合層が小ブロック毎に形成さ
れ、さらに薄膜配線回路が全面一括で形成されることに
より、薄膜配線回路の形成時に先に形成した整合層の大
きさを十分に利用できるため、たとえば本来厚膜配線基
板部のバイアホールの中心に一致するように設置した円
形の整合パッドを整合層として用いた場合には、この整
合層で吸収できる位置ずれは、従来技術においては厚膜
バイアホールのピッチの約1/2であったものが、本発
明においては最大で厚膜配線基板部のバイアホールの約
1ピッチ分とすることができる。
According to the pattern forming method of the thick film / thin film mixed multilayer wiring board described above, the matching layer is formed for each small block, and the thin film wiring circuit is formed all over at once to form the thin film wiring circuit. Since the size of the previously formed matching layer can be sufficiently utilized, for example, when a circular matching pad originally installed so as to match the center of the via hole of the thick film wiring substrate is used as the matching layer, The misalignment that can be absorbed by this matching layer is about 1/2 of the pitch of the thick film via hole in the prior art, but is about 1 pitch of the via hole in the thick film wiring board portion in the present invention at the maximum. Can be

【0023】また、整合層を各ブロック毎に区分して小
さい領域で形成するため、焼結時の温度分布が均一でな
いことなどにより発生する基板全体では一様とならない
収縮に対し、各ブロック単位での厚膜バイアホールずれ
に対応した整合層の形成が可能となり、厚膜配線基板の
バイアホールと整合層パターンの接続がより確実とな
り、高歩留化を図ることができる。
Further, since the matching layer is divided into blocks and formed in a small area, shrinkage which is not uniform in the entire substrate due to uneven temperature distribution during sintering is taken into consideration in each block. It is possible to form the matching layer corresponding to the displacement of the thick film via hole in the above step, the connection between the via hole of the thick film wiring board and the matching layer pattern becomes more reliable, and the yield can be increased.

【0024】さらに、整合層の形成以降の薄膜配線回路
の形成は、基板全面の一括露光方式により形成されるた
め、薄膜配線基板部は基板全面でほぼマスクパターンの
位置精度で形成することができる。
Furthermore, since the formation of the thin film wiring circuit after the formation of the matching layer is performed by the collective exposure method on the entire surface of the substrate, the thin film wiring substrate portion can be formed on the entire surface of the substrate with substantially the positional accuracy of the mask pattern. .

【0025】これにより、厚膜バイアホールや配線の高
密度化による基板およびモジュールの高密度化または大
面積化が可能となり、さらには厚膜配線回路と薄膜配線
回路の接続不良防止によって基板やモジュールの高信頼
性化が量産性を阻害することなく可能となる。
As a result, it is possible to increase the density or increase the area of the board and module by increasing the density of the thick film via holes and wiring, and to prevent the connection failure between the thick film wiring circuit and the thin film wiring circuit, and to prevent the board and module from connecting. It is possible to achieve high reliability without hindering mass productivity.

【0026】この場合に、本発明においては、厚膜配線
基板の形成後に、厚膜配線基板上のバイアホール位置を
測定し、そのデータに基づき小ブロック毎の露光用の位
置合わせマークが各ブロックに対応して各2個以上形成
され、さらに基板全面を一括露光するための位置合わせ
マークが2個以上形成され、この2種類の位置合わせマ
ークが露光時に重要な働きを持つことになる。
In this case, in the present invention, after forming the thick film wiring substrate, the via hole position on the thick film wiring substrate is measured, and the alignment mark for exposure for each small block is provided for each block based on the data. 2 or more corresponding to each of the above, and two or more alignment marks for collectively exposing the entire surface of the substrate are formed. These two kinds of alignment marks have an important function at the time of exposure.

【0027】すなわち、整合層を形成するためのブロッ
ク露光用の位置合わせマーク、薄膜配線回路を形成する
ための一括露光用の位置合わせマークに、厚膜配線基板
上のバイアホールの位置に関する情報、および薄膜配線
基板部のパターンの大きさ、位置などの情報が全て集約
されることになる。
That is, the alignment mark for block exposure for forming the matching layer, the alignment mark for collective exposure for forming the thin film wiring circuit, the information on the position of the via hole on the thick film wiring substrate, And the information such as the size and position of the pattern of the thin film wiring board portion is all collected.

【0028】これにより、整合層の形成の露光時、それ
に続く薄膜配線基板部のバイアホールパターンの露光時
に、それぞれの位置合わせマークに基づいて基板と所定
のフォトマスクを合わせて露光するだけという方法で、
結果的に厚膜配線基板部のバイアホールと整合層の接
続、およびその整合層と薄膜配線基板部のバイアホール
の接続が確保され、厚膜配線基板部の収縮率ばらつきに
起因する位置ずれを効率的に防止することができる。
Thus, at the time of exposure for forming the matching layer and subsequent exposure of the via hole pattern of the thin film wiring substrate portion, the substrate and a predetermined photomask are simply aligned and exposed based on the respective alignment marks. so,
As a result, the connection between the via hole of the thick film wiring board and the matching layer, and the connection of the matching layer and the via hole of the thin film wiring board are secured, and the positional deviation due to the variation in the contraction rate of the thick film wiring board is prevented. It can be effectively prevented.

【0029】さらに、厚膜配線基板部表面のバイアホー
ル位置の測定データを基に、各ブロック毎に形成するブ
ロック露光用の位置合わせマークの位置の計算および決
定の際、それに続く一括露光での整合層パターンと薄膜
配線基板部のバイアホールパターンとの接続をも考慮し
て、その各ブロック毎の位置合わせマーク位置を決定す
ることも可能となるので、整合層パターンとそれに続く
薄膜配線回路のバイアホールパターンとの接続がより確
実になり、歩留の向上を図ることができる。
Further, based on the measurement data of the via hole position on the surface of the thick film wiring board portion, when the position of the alignment mark for block exposure formed for each block is calculated and determined, the subsequent batch exposure is performed. It is also possible to determine the alignment mark position for each block in consideration of the connection between the matching layer pattern and the via hole pattern of the thin film wiring board section. The connection with the via hole pattern becomes more reliable, and the yield can be improved.

【0030】[0030]

【実施例】図1は本発明の一実施例である厚膜・薄膜混
成多層配線基板の要部を示す断面図、図2は本実施例の
厚膜・薄膜混成多層配線基板を示す平面図である。
FIG. 1 is a sectional view showing a main part of a thick film / thin film mixed multilayer wiring board according to an embodiment of the present invention, and FIG. 2 is a plan view showing a thick film / thin film mixed multilayer wiring board according to this embodiment. Is.

【0031】まず、図1により本実施例の厚膜・薄膜混
成多層配線基板の構成を説明する。
First, the structure of the thick film / thin film mixed multilayer wiring board of this embodiment will be described with reference to FIG.

【0032】本実施例の厚膜・薄膜混成多層配線基板
は、たとえばLSIを実装するモジュール対応の多層配
線基板とされ、厚膜配線基板部10と薄膜配線基板部2
0とからなり、厚膜配線基板部10の厚膜配線回路と薄
膜配線基板部20の薄膜配線回路との界面に各回路間の
位置ずれを吸収するための整合層30が設けられ、厚膜
配線基板部10の上に整合層30を介して薄膜配線基板
部20が積層された構造となっている。
The thick-film / thin-film hybrid multilayer wiring board of this embodiment is a multilayer wiring board corresponding to a module for mounting an LSI, for example, and includes a thick-film wiring board portion 10 and a thin-film wiring board portion 2.
0, and a matching layer 30 for absorbing misalignment between the circuits is provided at the interface between the thick film wiring circuit of the thick film wiring board portion 10 and the thin film wiring circuit of the thin film wiring board portion 20. The thin film wiring board portion 20 is laminated on the wiring board portion 10 with a matching layer 30 interposed therebetween.

【0033】厚膜配線基板部10は、複数枚のグリーン
シートを積層、焼結して得られたセラミックス部11か
らなる厚膜配線基板であり、この厚膜配線基板部10の
内層には厚膜形成されたグランド層12、電源層13、
信号層14が形成され、これらは厚膜バイアホール15
を介して整合層30または裏面のランド16に接続され
ている。
The thick film wiring board portion 10 is a thick film wiring board made of a ceramic portion 11 obtained by laminating and sintering a plurality of green sheets. A film-formed ground layer 12, a power supply layer 13,
A signal layer 14 is formed, which is a thick film via hole 15.
It is connected to the matching layer 30 or the land 16 on the back surface via.

【0034】薄膜配線基板部20は、薄膜絶縁層21お
よび薄膜導体22が積層された薄膜配線基板と、整合パ
ッド31からなる整合層30とからなり、整合層30の
整合パッド31は薄膜バイアホール23を介して薄膜配
線基板の薄膜導体22に接続されている。
The thin film wiring board portion 20 comprises a thin film wiring board on which a thin film insulating layer 21 and a thin film conductor 22 are laminated, and a matching layer 30 composed of a matching pad 31, and the matching pad 31 of the matching layer 30 is a thin film via hole. It is connected to the thin film conductor 22 of the thin film wiring board via 23.

【0035】また、厚膜配線基板部10の表面は、図2
に示すように4つのブロック40a〜40dに分割され
ており、各ブロック40a〜40dの厚膜バイアホール
15a〜15dに接続されるように整合パッド31a〜
31dが形成され、さらにこの整合パッド31a〜31
dに接続されるように薄膜バイアホール23a〜23d
が形成されている。
The surface of the thick film wiring board portion 10 is shown in FIG.
Is divided into four blocks 40a to 40d, and the matching pads 31a to 31d are connected to the thick film via holes 15a to 15d of the blocks 40a to 40d, respectively.
31d is formed, and the matching pads 31a to 31 are formed.
thin film via holes 23a-23d so as to be connected to
Are formed.

【0036】さらに、厚膜配線基板部10の表面には、
各ブロック40a〜40dの中にそれぞれ整合層30の
整合パッド31a〜31dを分割露光して形成するため
のブロック露光用位置合わせマーク50a〜50dと、
薄膜バイアホール23a〜23dを一括露光して形成す
るための一括露光用位置合わせマーク60とが形成され
ている。
Further, on the surface of the thick film wiring board portion 10,
Positioning marks 50a to 50d for block exposure for forming the matching pads 31a to 31d of the matching layer 30 by division exposure in the blocks 40a to 40d, respectively.
A collective exposure alignment mark 60 for collectively forming the thin film via holes 23a to 23d is formed.

【0037】次に、本実施例の作用について、この厚膜
・薄膜混成多層基板の形成手順を順を追って説明する。
Next, the operation of this embodiment will be described step by step in the procedure for forming this thick film / thin film hybrid multilayer substrate.

【0038】始めに、基材である厚膜配線基板部10
は、通常のグリーンシート法により作成し、その焼結時
の標準的な収縮データに基づき、整合パッド31a〜3
1dの形成用のフォトマスクおよび薄膜バイアホール2
3a〜23dの形成用のフォトマスクは予め準備してあ
るものとする。
First, the thick film wiring board portion 10 as a base material.
Are prepared by a normal green sheet method, and based on standard shrinkage data at the time of sintering, the matching pads 31a to 3a are formed.
Photomask for forming 1d and thin film via hole 2
Photomasks for forming 3a to 23d are prepared in advance.

【0039】また、基板表面のブロック40a〜40d
の分割は予め決めてあるものとし、この例では4ブロッ
クに分割する。さらに、露光時に必要な厚膜配線基板部
10のブロック露光用位置合わせマーク50a〜50
d、一括露光用位置合わせマーク60とフォトマスクの
パターンの位置関係も予め決めてあるものとする。
The blocks 40a-40d on the surface of the substrate
The division is assumed to be predetermined, and in this example, it is divided into 4 blocks. Further, the block exposure alignment marks 50a to 50 of the thick film wiring board portion 10 required at the time of exposure.
d. It is also assumed that the positional relationship between the collective exposure alignment mark 60 and the photomask pattern is predetermined.

【0040】まず、厚膜配線基板部10の表面の厚膜バ
イアホール15a〜15dの位置を、全数または各ブロ
ック40a〜40d毎の端部や中央部のバイアホールな
どを選定して、たとえば光学的な方法を用いて測定す
る。
First, as for the positions of the thick film via holes 15a to 15d on the surface of the thick film wiring board portion 10, the total number or the via holes at the end portions or the central portions of the blocks 40a to 40d are selected, for example, optical It is measured using a conventional method.

【0041】さらに、測定により得られた厚膜バイアホ
ール15a〜15dの位置データを、各ブロック40a
〜40d毎に整合パッド31a〜31dの形成用のフォ
トマスクのパッドパターン位置と比較する。
Further, the position data of the thick film via holes 15a to 15d obtained by the measurement is used for each block 40a.
The pad pattern positions of the photomask for forming the matching pads 31a to 31d are compared every 40 to 40d.

【0042】そして、各ブロック40a〜40dで、厚
膜バイアホール15a〜15dと整合パッド31a〜3
1dが接続されるように、整合パッド31a〜31dを
露光するためのブロック露光用位置合わせマーク50a
〜50dを各ブロック40a〜40dに対応させて厚膜
配線基板部10の表面に、たとえばエキシマレーザの刻
印により各2個ずつ形成する。
Then, in each of the blocks 40a to 40d, the thick film via holes 15a to 15d and the matching pads 31a to 3 are formed.
Block exposure alignment mark 50a for exposing alignment pads 31a to 31d so that 1d is connected.
.About.50d are formed on the surface of the thick film wiring board portion 10 in correspondence with the blocks 40a to 40d, for example, two by two, for example, by engraving with an excimer laser.

【0043】さらに、形成された各ブロック40a〜4
0d毎の整合パッド31a〜31dの露光のためのブロ
ック露光用位置合わせマーク50a〜50dの位置よ
り、基板全面での整合パッド31a〜31dの位置を計
算し、その位置データとこれに続く薄膜バイアホール2
3a〜23dの露光用フォトマスクのパターン位置デー
タとを比較する。
Further, each of the formed blocks 40a-4
The positions of the alignment pads 31a to 31d on the entire surface of the substrate are calculated from the positions of the block exposure alignment marks 50a to 50d for exposure of the alignment pads 31a to 31d for each 0d, and the position data and the thin film vias subsequent thereto are calculated. Hall 2
The pattern position data of the exposure photomasks 3a to 23d are compared.

【0044】そして、基板全面で、整合パッド31a〜
31dと薄膜バイアホール23a〜23dが接続される
ように、薄膜バイアホール23a〜23dを形成するた
めの一括露光用位置合わせマーク60を厚膜配線基板部
10の表面に、たとえばエキシマレーザの刻印により2
個形成する。
Then, the matching pads 31a ...
A collective exposure alignment mark 60 for forming the thin film via holes 23a to 23d is formed on the surface of the thick film wiring board portion 10 by, for example, engraving with an excimer laser so that the 31d and the thin film via holes 23a to 23d are connected. Two
Form individually.

【0045】続いて、厚膜配線基板部10に、電気的な
導通を確実にするために酸化膜を除去する前処理を施し
た後、全面に整合パッド31a〜31dの形成用の導体
金属、たとえばアルミニウムをスパッタし、通常のフォ
トリソグラフィー技術を用いて整合層30の整合パッド
31a〜31dを形成する。
Subsequently, the thick film wiring board portion 10 is subjected to a pretreatment for removing an oxide film in order to ensure electrical conduction, and then a conductive metal for forming the matching pads 31a to 31d is formed on the entire surface. For example, aluminum is sputtered and the matching pads 31a to 31d of the matching layer 30 are formed by using a normal photolithography technique.

【0046】この場合に、露光時には所定のフォトマス
クを用い、各ブロック40a〜40d毎に対応のブロッ
ク露光用位置合わせマーク50a〜50dで基板とフォ
トマスクの位置合わせを行い、ブロック40a〜40d
毎に分割露光する。
In this case, a predetermined photomask is used at the time of exposure, and the blocks and the photomask are aligned with the block exposure alignment marks 50a to 50d corresponding to each of the blocks 40a to 40d.
Separate exposure is performed for each.

【0047】さらに、基板全面に薄膜絶縁層21、たと
えばポリイミド樹脂の熱硬化膜を形成し、この薄膜絶縁
層21に通常のフォトリソグラフィー技術を用いて薄膜
バイアホール23a〜23dを形成する。
Further, a thin film insulating layer 21, for example, a thermosetting film of polyimide resin is formed on the entire surface of the substrate, and thin film via holes 23a to 23d are formed in the thin film insulating layer 21 by using a normal photolithography technique.

【0048】この場合に、露光時には所定のフォトマス
クを用い、薄膜バイアホール23a〜23dの形成用の
一括露光用位置合わせマーク60で基板とフォトマスク
の位置合わせを行い、基板全面で一括露光する。
In this case, a predetermined photomask is used at the time of exposure, and the substrate and the photomask are aligned with the collective exposure alignment mark 60 for forming the thin film via holes 23a to 23d, and the entire substrate is collectively exposed. .

【0049】そして、この薄膜バイアホール23a〜2
3dと薄膜絶縁層21上に、たとえばアルミニウムなど
の薄膜導体22による配線を形成し、これらの薄膜絶縁
層21および薄膜導体22を交互に形成することにより
薄膜配線基板部20が形成され、これによって厚膜配線
基板部10に薄膜配線基板部20が積層された厚膜・薄
膜混成多層配線基板が完成する。
The thin film via holes 23a-2a
Wiring is formed by a thin film conductor 22 such as aluminum on 3d and the thin film insulating layer 21, and the thin film insulating layer 21 and the thin film conductor 22 are alternately formed to form the thin film wiring substrate portion 20. A thick film / thin film mixed multilayer wiring board in which the thin film wiring board portion 20 is laminated on the thick film wiring board portion 10 is completed.

【0050】従って、本実施例の厚膜・薄膜混成多層配
線基板によれば、厚膜配線基板部10の分割された各ブ
ロック40a〜40dの中に、ブロック露光用位置合わ
せマーク50a〜50dと一括露光用位置合わせマーク
60とを形成し、整合層30の分割露光と薄膜配線基板
部20の一括露光との組み合せにより、厚膜バイアホー
ル15a〜15dと整合パッド31a〜31dとの接
続、さらにこの整合パッド31a〜31dと薄膜バイア
ホール23a〜23dとの接続が確保され、従来のよう
な電子線、描画装置などの特殊な装置を用いることな
く、また各基板毎にフォトマスクを用意することなく、
厚膜配線基板部10の収縮率のばらつきに起因する接続
不良を防止することができる。
Therefore, according to the thick film / thin film mixed multilayer wiring board of the present embodiment, the block exposure alignment marks 50a to 50d are provided in each of the divided blocks 40a to 40d of the thick film wiring board portion 10. The alignment mark 60 for collective exposure is formed, and the combined exposure of the matching layer 30 and the collective exposure of the thin film wiring substrate section 20 are combined to connect the thick film via holes 15a to 15d to the matching pads 31a to 31d. The connection between the matching pads 31a to 31d and the thin film via holes 23a to 23d is secured, and a photomask is prepared for each substrate without using a special device such as an electron beam and a drawing device as in the past. Without
It is possible to prevent a connection failure due to the variation in the shrinkage ratio of the thick film wiring board unit 10.

【0051】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0052】たとえば、本実施例の厚膜・薄膜混成多層
配線基板については、ブロック露光用位置合わせマーク
50a〜50dを各ブロック40a〜40d毎に2個ず
つ、また一括露光用位置合わせマーク60を2個形成す
る場合について説明したが、本発明は前記実施例に限定
されるものではなく、露光時の位置合わせ精度を考慮し
て2個以上であれば広く適用可能である。
For example, in the thick-film / thin-film hybrid multilayer wiring board of this embodiment, two block exposure alignment marks 50a to 50d are provided for each block 40a to 40d, and a collective exposure alignment mark 60 is provided. Although the case of forming two pieces has been described, the present invention is not limited to the above-mentioned embodiment, and is widely applicable as long as two or more pieces are taken into consideration in consideration of alignment accuracy during exposure.

【0053】また、厚膜配線基板部10については、グ
リーンシートを積層・焼結して得られたセラミックスに
限定されるものではなく、たとえばガラスセラミックス
などによる配線基板についても適用可能である。
The thick film wiring board portion 10 is not limited to ceramics obtained by stacking and sintering green sheets, but may be applied to a wiring board made of glass ceramics, for example.

【0054】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるLSIを実装する
モジュール対応の多層配線基板に適用した場合について
説明したが、これに限定されるものではなく、多層配線
に用いる他の配線基板についても広く適用可能である。
In the above description, the case where the invention made by the present inventor is mainly applied to the multilayer wiring substrate corresponding to the module mounting the LSI, which is the field of use of the invention, is not limited to this. It can be widely applied to other wiring boards used for multilayer wiring.

【0055】[0055]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0056】(1).厚膜配線回路の形成後に整合層を形成
する場合に、厚膜配線基板部の表面を小ブロックに分割
し、この小ブロックに分割された各ブロック毎に露光し
て整合層を形成し、その後の薄膜配線回路の形成は薄膜
配線基板部の全面を一括露光して形成することにより、
整合層で吸収できる位置ずれを拡大することができる
上、各ブロック単位でのバイアホールずれに対応させて
整合層を形成することができるので、厚膜配線基板部と
整合層との接続がより確実となり、厚膜・薄膜混成多層
配線基板の高歩留化が可能となる。
(1) When the matching layer is formed after the thick film wiring circuit is formed, the surface of the thick film wiring substrate is divided into small blocks and each block divided into the small blocks is exposed. The matching layer is formed, and then the thin film wiring circuit is formed by collectively exposing the entire surface of the thin film wiring substrate portion,
Since the positional deviation that can be absorbed by the matching layer can be expanded and the matching layer can be formed corresponding to the via hole deviation in each block unit, the connection between the thick film wiring board portion and the matching layer can be further improved. As a result, the yield of the thick-film / thin-film hybrid multilayer wiring board can be increased.

【0057】(2).前記(1) により、整合層の形成以降の
薄膜配線回路の形成は、基板全面の一括露光方式によっ
て薄膜配線基板部の全面でほぼマスクパターンの位置精
度で形成することができるので、厚膜配線基板部、整合
層、薄膜配線基板部の接続不良防止によって多層配線基
板やモジュールの信頼性の向上が可能となる。
(2) According to the above (1), the formation of the thin film wiring circuit after the formation of the matching layer should be performed on the entire surface of the thin film wiring substrate portion by the batch exposure method with substantially the mask pattern positional accuracy. Therefore, it is possible to improve the reliability of the multilayer wiring board and the module by preventing the connection failure of the thick film wiring board section, the matching layer, and the thin film wiring board section.

【0058】(3).前記(1) により、厚膜配線基板部およ
び薄膜配線基板部のバイアホールや配線を高密度に形成
することができるので、多層配線基板およびモジュール
の高密度化または大面積化が可能となる。
(3) By virtue of the above (1), the via holes and wirings of the thick film wiring board portion and the thin film wiring board portion can be formed with high density, so that the multi-layered wiring board and the module can be increased in density or increased in size. Area can be increased.

【0059】(4).前記(1) 〜(3) により、量産性を損な
うことなく、また経済的に、厚膜配線基板部の収縮率の
ばらつきに起因する接続不良の防止が可能とされる高密
度な厚膜・薄膜混成多層配線基板を得ることができる。
(4) Due to the above (1) to (3), it is possible to prevent the connection failure due to the variation in the shrinkage ratio of the thick film wiring board portion, without impairing the mass productivity and economically. It is possible to obtain a high-density thick / thin film mixed multilayer wiring board having high density.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である厚膜・薄膜混成多層配
線基板の要部を示す断面図である。
FIG. 1 is a cross-sectional view showing a main part of a thick film / thin film mixed multilayer wiring board according to an embodiment of the present invention.

【図2】本実施例の厚膜・薄膜混成多層配線基板を示す
平面図である。
FIG. 2 is a plan view showing a thick film / thin film mixed multilayer wiring board of the present embodiment.

【図3】従来技術の一例である厚膜・薄膜混成多層配線
基板の要部を示す断面図である。
FIG. 3 is a cross-sectional view showing a main part of a thick film / thin film mixed multilayer wiring substrate which is an example of a conventional technique.

【符号の説明】[Explanation of symbols]

1 厚膜配線基板部 2 グランド・電源層 3 厚膜バイアホール 4 アルミナ絶縁層 5 ポリイミド絶縁層 6 アルミニウム導体 7 薄膜配線基板部 10 厚膜配線基板部 11 セラミックス部 12 グランド層 13 電源層 14 信号層 15,15a〜15d 厚膜バイアホール 16 ランド 20 薄膜配線基板部 21 薄膜絶縁層 22 薄膜導体 23,23a〜23d 薄膜バイアホール 30 整合層 31,31a〜31d 整合パッド 40a〜40d ブロック 50a〜50d ブロック露光用位置合わせマーク 60 一括露光用位置合わせマーク 1 Thick Film Wiring Board Part 2 Ground / Power Layer 3 Thick Film Via Hole 4 Alumina Insulating Layer 5 Polyimide Insulating Layer 6 Aluminum Conductor 7 Thin Film Wiring Board Part 10 Thick Film Wiring Board Part 11 Ceramics Part 12 Ground Layer 13 Power Supply Layer 14 Signal Layer 15, 15a to 15d Thick film via hole 16 Land 20 Thin film wiring board part 21 Thin film insulating layer 22 Thin film conductor 23, 23a to 23d Thin film via hole 30 Matching layer 31, 31a to 31d Matching pad 40a to 40d Block 50a to 50d Block exposure Alignment mark 60 for batch exposure alignment mark

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 厚膜配線基板部と薄膜配線基板部とから
なり、前記厚膜配線基板部の厚膜配線回路と前記薄膜配
線基板部の薄膜配線回路との界面に各回路間の位置ずれ
を吸収するために整合層を設ける厚膜・薄膜混成多層配
線基板であって、前記厚膜配線回路の形成後に整合層を
形成する場合に、前記厚膜配線基板部の表面を小ブロッ
クに分割し、該小ブロックに分割された各ブロック毎に
露光して前記整合層を形成し、その後の前記薄膜配線回
路の形成は前記薄膜配線基板部の全面を一括露光して形
成することを特徴とする厚膜・薄膜混成多層配線基板の
パターン形成方法。
1. A misalignment between each circuit at an interface between a thick film wiring circuit of the thick film wiring board portion and a thin film wiring circuit of the thin film wiring board portion, comprising a thick film wiring board portion and a thin film wiring board portion. A thick-film / thin-film hybrid multilayer wiring board provided with a matching layer for absorbing heat, wherein when the matching layer is formed after the thick-film wiring circuit is formed, the surface of the thick-film wiring board section is divided into small blocks. Then, the matching layer is formed by exposing each of the blocks divided into the small blocks, and then the thin film wiring circuit is formed by collectively exposing the entire surface of the thin film wiring substrate portion. A method for forming a pattern on a thick film / thin film hybrid multilayer wiring board.
JP5115630A 1993-05-18 1993-05-18 Pattern forming method of thick film - thin film hybrid multilayered wiring board Pending JPH06334346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5115630A JPH06334346A (en) 1993-05-18 1993-05-18 Pattern forming method of thick film - thin film hybrid multilayered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5115630A JPH06334346A (en) 1993-05-18 1993-05-18 Pattern forming method of thick film - thin film hybrid multilayered wiring board

Publications (1)

Publication Number Publication Date
JPH06334346A true JPH06334346A (en) 1994-12-02

Family

ID=14667408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5115630A Pending JPH06334346A (en) 1993-05-18 1993-05-18 Pattern forming method of thick film - thin film hybrid multilayered wiring board

Country Status (1)

Country Link
JP (1) JPH06334346A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173429A (en) * 2005-12-21 2007-07-05 Kyocera Corp Wiring circuit board
US8144972B2 (en) 2008-07-22 2012-03-27 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board and manufacturing apparatus for the same
JP2017183658A (en) * 2016-03-31 2017-10-05 ソニー株式会社 Solid state image pick-up device, imaging apparatus, and electronic apparatus
CN115776763A (en) * 2023-02-13 2023-03-10 四川斯艾普电子科技有限公司 Balanced type amplitude limiting field amplifier of thick-film circuit substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173429A (en) * 2005-12-21 2007-07-05 Kyocera Corp Wiring circuit board
US8144972B2 (en) 2008-07-22 2012-03-27 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board and manufacturing apparatus for the same
JP2017183658A (en) * 2016-03-31 2017-10-05 ソニー株式会社 Solid state image pick-up device, imaging apparatus, and electronic apparatus
US10798318B2 (en) 2016-03-31 2020-10-06 Sony Corporation Solid-state imaging element, imaging device, and electronic device
CN115776763A (en) * 2023-02-13 2023-03-10 四川斯艾普电子科技有限公司 Balanced type amplitude limiting field amplifier of thick-film circuit substrate

Similar Documents

Publication Publication Date Title
JP2996510B2 (en) Electronic circuit board
US5396034A (en) Thin film ceramic multilayer wiring hybrid board
JP3230953B2 (en) Multilayer thin film wiring board
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
JP3687204B2 (en) Multilayer wiring pattern forming method
JP3908610B2 (en) Manufacturing method of multilayer wiring board
JPH06334346A (en) Pattern forming method of thick film - thin film hybrid multilayered wiring board
JP2810143B2 (en) Thick film thin film hybrid multilayer wiring board
JPH0227835B2 (en)
JP3408590B2 (en) Wiring structure of multilayer printed circuit board
JPH10270815A (en) Wiring board and its manufacture
JP3341706B2 (en) Manufacturing method of printed wiring board
JP2004214700A (en) Wiring board and method of manufacturing the same
JP2943767B2 (en) Method for manufacturing multilayer wiring board
JP3237904B2 (en) Manufacturing method of ceramic multilayer substrate
JPH07321467A (en) Thick film/thin film multilayer wiring board
JPH0620909A (en) Exposure method and thin-film multilayer substrate
CN114900987B (en) High-density circuit board alignment welding structure and production method
JPH0697634A (en) Printed wiring board for flip chip
JP3065008B2 (en) Printed wiring board and method of manufacturing the same
JP2630097B2 (en) Method for manufacturing multilayer printed wiring board
JPH08250549A (en) Semiconductor device and manufacture thereof
JPH11121930A (en) Manufacture of multilayered printed wiring board
GB2307352A (en) Manufacture of multi-layer printed circuit boards
JP2022061406A (en) Method for manufacturing multilayer wiring substrate