JP2882157B2 - Manufacturing method of ceramic multilayer electronic component - Google Patents

Manufacturing method of ceramic multilayer electronic component

Info

Publication number
JP2882157B2
JP2882157B2 JP4003702A JP370292A JP2882157B2 JP 2882157 B2 JP2882157 B2 JP 2882157B2 JP 4003702 A JP4003702 A JP 4003702A JP 370292 A JP370292 A JP 370292A JP 2882157 B2 JP2882157 B2 JP 2882157B2
Authority
JP
Japan
Prior art keywords
wiring pattern
ceramic green
green sheet
hole
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4003702A
Other languages
Japanese (ja)
Other versions
JPH05191048A (en
Inventor
章一 川端
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4003702A priority Critical patent/JP2882157B2/en
Publication of JPH05191048A publication Critical patent/JPH05191048A/en
Application granted granted Critical
Publication of JP2882157B2 publication Critical patent/JP2882157B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、ビアホール接続部お
よびビアホール接続部に接続される配線パターンを備え
るセラミック多層電子部品の製造方法に関するものであ
る。この発明が向けられるセラミック多層電子部品とし
ては、セラミック多層回路基板、セラミック多層構造を
有するハイブリッドIC、同じくセラミック多層構造を
有するLC複合部品、積層コンデンサなどがある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer electronic component having a via hole connecting portion and a wiring pattern connected to the via hole connecting portion. Ceramic multilayer electronic components to which the present invention is directed include a ceramic multilayer circuit board, a hybrid IC having a ceramic multilayer structure, an LC composite component also having a ceramic multilayer structure, a multilayer capacitor, and the like.

【0002】[0002]

【従来の技術】図3には、セラミック多層電子部品の一
例としてのセラミック多層回路基板の製造方法に含まれ
るいくつかのステップが示されている。
2. Description of the Related Art FIG. 3 shows several steps involved in a method for manufacturing a ceramic multilayer circuit board as an example of a ceramic multilayer electronic component.

【0003】まず、図3(1)に示すように、キャリア
フィルム1上にセラミックグリーンシート2が成形さ
れ、次いで乾燥される。セラミックグリーンシート2の
成形は、キャリアフィルム1の一方面にドクターブレー
ド等によりセラミックスラリーを塗布することによって
行なわれる。
First, as shown in FIG. 3A, a ceramic green sheet 2 is formed on a carrier film 1 and then dried. The formation of the ceramic green sheet 2 is performed by applying ceramic slurry to one surface of the carrier film 1 with a doctor blade or the like.

【0004】次に、図3(2)に示すように、セラミッ
クグリーンシート2からキャリアフィルム1が剥離され
る。
[0004] Next, as shown in FIG. 3 (2), the carrier film 1 is peeled from the ceramic green sheet 2.

【0005】次に、図3(3)に示すように、セラミッ
クグリーンシート2が所定の大きさに打抜かれる。
Next, as shown in FIG. 3C, the ceramic green sheet 2 is punched into a predetermined size.

【0006】次に、図3(4)に示すように、パンチ、
ドリル等により、セラミックグリーンシート2にビアホ
ールとなるべき穴3が設けられる。
[0006] Next, as shown in FIG.
A hole 3 to be a via hole is provided in the ceramic green sheet 2 by a drill or the like.

【0007】次に、図3(5)に示すように、穴3に導
体ペースト4が充填される。この導体ペースト4の付与
工程の一具体例が、図4に示されている。すなわち、導
体ペースト4の付与は、スクリーン5を用いるスクリー
ン印刷によって行なわれる。穴3が設けられたセラミッ
クグリーンシート2は、通気性シート6を介して、吸引
ステージ7上に置かれる。吸引ステージ7には、矢印8
で示すように、真空吸引が与えられ、この真空吸引によ
って、通気性シート6を介して穴3の各々内には、負圧
が及ぼされる。スクリーン5には、セラミックグリーン
シート2に設けられた穴3に対応して、導体ペースト4
の通過を許容するパターン9が形成されている。導体ペ
ースト4が、スクリーン5上でスキージ10によって捌
かれることにより、穴3内に充填される。このとき、パ
ターン9は、穴3の径より若干大きい径を有しているの
で、図3(5)に示すように、穴3の周囲には、導体ペ
ースト4の張出部11が形成される。このように充填さ
れた導体ペースト4は、次いで乾燥される。
Next, as shown in FIG. 3 (5), the conductive paste 4 is filled in the holes 3. One specific example of the step of applying the conductor paste 4 is shown in FIG. That is, application of the conductor paste 4 is performed by screen printing using the screen 5. The ceramic green sheet 2 provided with the holes 3 is placed on a suction stage 7 via a breathable sheet 6. Arrow 8 on the suction stage 7
As shown by a vacuum suction, a negative pressure is applied to each of the holes 3 through the breathable sheet 6 by the vacuum suction. The screen 5 has a conductive paste 4 corresponding to the holes 3 provided in the ceramic green sheet 2.
Is formed. The conductive paste 4 is filled in the holes 3 by being handled by the squeegee 10 on the screen 5. At this time, since the pattern 9 has a diameter slightly larger than the diameter of the hole 3, as shown in FIG. 3 (5), an overhang 11 of the conductive paste 4 is formed around the hole 3. You. The conductive paste 4 filled in this way is then dried.

【0008】次に、図3(6)に示すように、たとえば
スクリーン印刷により、配線パターン12が形成され
る。配線パターン12は、次いで乾燥される。
Next, as shown in FIG. 3 (6), a wiring pattern 12 is formed by, for example, screen printing. The wiring pattern 12 is then dried.

【0009】次に、図3(6)に示したセラミックグリ
ーンシート2は、所定の順序に従って積み重ねられる。
この積み重ねに際して、セラミックグリーンシート2は
互いに位置合わせされなければならないが、この位置合
わせは、セラミックグリーンシート2の端面を基準とし
て行なわれたり、セラミックグリーンシート2に位置合
わせ用に穴を設け、この穴にピンを挿通すること等によ
って行なわれる。
Next, the ceramic green sheets 2 shown in FIG. 3 (6) are stacked in a predetermined order.
In this stacking, the ceramic green sheets 2 must be aligned with each other. This alignment is performed with reference to the end face of the ceramic green sheet 2 or a hole is provided in the ceramic green sheet 2 for alignment. This is performed by inserting a pin into the hole.

【0010】[0010]

【発明が解決しようとする課題】このようなセラミック
多層回路基板に形成される配線パターンには、ファイン
ラインのパターンが含まれることがある。このようなフ
ァインラインの配線パターンの印刷には、高い精度を必
要とする。しかしながら、特にファインラインの配線パ
ターンを備えるセラミック多層回路基板を製造しようと
する場合、上述したような従来の製造方法によれば、次
のような問題に遭遇する。
The wiring pattern formed on such a ceramic multilayer circuit board may include a fine line pattern. Printing such fine line wiring patterns requires high precision. However, in the case of manufacturing a ceramic multilayer circuit board having a fine line wiring pattern, the following problems are encountered according to the above-described conventional manufacturing method.

【0011】(A) 図3(6)に示した配線パターン
12の印刷工程の前に、図3(4)に示した穴3を設け
る工程および同(5)に示した導体ペースト4の充填工
程が実施される。したがって、配線パターン12の印刷
工程に持込まれるセラミックグリーンシート2には、す
でに、穴3および導体ペースト4の張出部11が形成さ
れている。このような平面度の劣るワークに対する印刷
を高い精度で行なうことが困難であるのは、容易に理解
されるところである。たとえば、図5に示すように、ス
クリーン5aに沿ってスキージ10aが矢印13方向に
動くとき、導体ペースト4が盛上がった張出部11の始
端14および終端15において、また、穴3内の導体ペ
ースト4の充填が十分でないために形成される凹部16
において、配線パターン12が滲んだり、その塗布厚が
ばらついたり、その線幅がばらついたりすることがしば
しばある。これによって、容量、インダクタンス等の諸
特性の不良の原因となることがある。
(A) Before the step of printing the wiring pattern 12 shown in FIG. 3 (6), the step of providing the holes 3 shown in FIG. 3 (4) and the filling of the conductive paste 4 shown in FIG. A process is performed. Therefore, the holes 3 and the projecting portions 11 of the conductive paste 4 are already formed in the ceramic green sheet 2 brought into the printing process of the wiring pattern 12. It is easy to understand that it is difficult to print such a work with poor flatness with high accuracy. For example, as shown in FIG. 5, when the squeegee 10a moves in the direction of the arrow 13 along the screen 5a, at the start end 14 and the end end 15 of the overhanging portion 11 where the conductive paste 4 has risen, Recess 16 formed due to insufficient filling of paste 4
In this case, the wiring pattern 12 often spreads, the applied thickness varies, and the line width varies. This may cause failure of various characteristics such as capacitance and inductance.

【0012】(B) また、図3(4)に示した穴3を
設ける工程において、図6に誇張して示したように、セ
ラミックグリーンシート2に垂下面17およびバリ18
が発生することがある。これらの垂下面17およびバリ
18の存在は、(A)の場合と同様の不良の原因とな
る。
(B) In the step of providing the holes 3 shown in FIG. 3D, as shown in an exaggerated manner in FIG.
May occur. The presence of the hanging surface 17 and the burr 18 causes the same defect as in the case of FIG.

【0013】(C) また、穴3に充填された導体ペー
スト4を乾燥する際、セラミックグリーンシート2の波
打ち、うねり、反り、収縮ばらつきが生じ、これによっ
ても、配線パターン12の印刷精度の低下を招く。
(C) Further, when the conductive paste 4 filled in the holes 3 is dried, the ceramic green sheet 2 may be wavy, undulated, warped, or shrinkage-variable, which also lowers the printing accuracy of the wiring pattern 12. Invite.

【0014】それゆえに、この発明の目的は、上述した
(A)〜(C)の問題を解決し得る、セラミック多層電
子部品の製造方法を提供しようとすることである。
An object of the present invention is to provide a method for manufacturing a ceramic multilayer electronic component which can solve the above-mentioned problems (A) to (C).

【0015】[0015]

【課題を解決するための手段】請求項1に記載の発明
は、ビアホール接続部およびビアホール接続部に接続さ
れる配線パターンを備えるセラミック多層電子部品の製
造方法に向けられるものであって、上述した技術的課題
を解決するため、セラミックグリーンシートを用意し、
このセラミックグリーンシート上に配線パターンを印刷
し乾燥した後、配線パターンが形成された領域内にビア
ホールとなるべき穴を設け、この穴に導電ペーストを充
填し乾燥する、各工程を備えることを特徴としている
The invention according to claim 1 is directed to a method of manufacturing a ceramic multilayer electronic component including a via hole connection portion and a wiring pattern connected to the via hole connection portion. To solve technical issues, prepare ceramic green sheets,
After printing and drying a wiring pattern on the ceramic green sheet, a hole to be a via hole is provided in a region where the wiring pattern is formed, and the hole is filled with a conductive paste and dried. It is set to.

【0016】[0016]

【作用】請求項1に記載の発明では、ビアホールとなる
べき穴が設けられる前の平坦なセラミックグリーンシー
ト上に配線パターンが印刷されるので、その印刷精度を
高めることができる。また、請求項1に記載の発明で
は、ビアホールとなるべき穴が、配線パターン上に形成
される。
According to the first aspect of the present invention, since the wiring pattern is printed on the flat ceramic green sheet before the hole to be the via hole is provided, the printing accuracy can be improved. In the invention according to claim 1,
In, a hole to be a via hole is formed on a wiring pattern.

【0017】[0017]

【発明の効果】したがって、請求項1に記載の発明によ
れば、得られたセラミック多層電子部品における容量、
インダクタンス等の電気的特性に関する良品率が向上さ
れる。
Therefore, according to the first aspect of the present invention, the capacitance in the obtained ceramic multilayer electronic component,
The non-defective rate with respect to electrical characteristics such as inductance is improved.

【0018】また、一般に、配線パターンの印刷の方
が、ビアホール接続部を形成するための導体ペーストの
充填に比べて、厳しい精度が要求される。この発明によ
れば、配線パターンの印刷を終えた段階で、製品の良否
を判定し、不良と判定された製品に対しては、以後の穴
を設け、穴に導体ペーストを充填する工程を実施しなく
て済むので、セラミック多層電子部品の生産能率を全体
として高めることができる。
In general, stricter accuracy is required in printing a wiring pattern than in filling a conductive paste for forming a via-hole connection portion. According to the present invention, at the stage where the printing of the wiring pattern has been completed, the quality of the product is determined, and for the product determined to be defective, a subsequent hole is provided, and the hole is filled with a conductive paste. Since it is not necessary, the production efficiency of the ceramic multilayer electronic component can be increased as a whole.

【0019】また、通常、配線パターンの印刷はスクリ
ーン印刷によるが、この場合、印刷歪みが必ず発生す
る。したがって、ビアホール接続部と配線パターンとの
位置合わせが厳しく要求される場合には、従来のよう
に、ビアホール接続部を形成した後、配線パターンを高
い精度でビアホール接続部と位置合わせして印刷するこ
とはかなり困難である。しかし、この発明によれば、配
線パターンを先に印刷することにより、その配線パター
ンに対し、画像処理等で位置合わせしながら正確な穴を
設けることが可能となるので、たとえば、穴の径が小さ
く、かつファインラインによる配線パターンが形成され
る場合のように、位置合わせが厳しく要求される高密度
品に対応することができる。
In general, the wiring pattern is printed by screen printing. In this case, printing distortion always occurs. Therefore, when the alignment between the via hole connection portion and the wiring pattern is strictly required, after forming the via hole connection portion as in the related art, the wiring pattern is aligned with the via hole connection portion with high accuracy and printed. That is pretty difficult. However, according to the present invention, by printing the wiring pattern first, it is possible to provide an accurate hole while positioning the wiring pattern by image processing or the like. It is possible to cope with a high-density product requiring strict alignment, such as a case where a small and fine line wiring pattern is formed.

【0020】また、従来、ビアホールとなるべき穴が確
実に設けられているか否かのチェックを行なうことが白
色系のセラミックグリーンシートの場合には困難であっ
たが、請求項1に記載の発明によれば、配線パターン内
に穴を設けることができるので、配線パターンとして識
別容易な色のものを用いることによって、穴の識別を容
易に行なうことができる。たとえば、配線パターンとし
て、黒色系の導電ペーストを用いれば、穴の識別を容易
に行なうことができる。このような効果は、ビアホール
となるべき穴が小径かつ多数の場合、特に顕著に発揮さ
れる。
Further, conventionally, it was difficult when it checks whether or not the hole to the via hole is provided to ensure that the white ceramic green sheets, the invention described in claim 1 According to the method, since holes can be provided in the wiring pattern, the holes can be easily identified by using an easily identifiable color wiring pattern. For example, if a black conductive paste is used as the wiring pattern, the holes can be easily identified. Such an effect is particularly prominent when the number of via holes is small and large.

【0021】[0021]

【実施例】以下に、この発明の一実施例として、セラミ
ック多層回路基板の製造方法について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a ceramic multilayer circuit board will be described as one embodiment of the present invention.

【0022】図1には、この実施例による製造方法に含
まれるいくつかのステップが順次示されている。
FIG. 1 sequentially shows several steps included in the manufacturing method according to this embodiment.

【0023】まず、図1(1)に示すように、キャリア
フィルム21上でセラミックグリーンシート22が成形
され、次いで乾燥される。このセラミックグリーンシー
ト22の成形は、たとえば、キャリアフィルム21の一
方面にドクターブレード等によりセラミックスラリーを
塗布することによって行なわれる。
First, as shown in FIG. 1A, a ceramic green sheet 22 is formed on a carrier film 21 and then dried. The formation of the ceramic green sheet 22 is performed, for example, by applying a ceramic slurry to one surface of the carrier film 21 with a doctor blade or the like.

【0024】次に、図1(2)に示すように、セラミッ
クグリーンシート22からキャリアフィルム21が剥離
される。
Next, as shown in FIG. 1 (2), the carrier film 21 is peeled from the ceramic green sheet 22.

【0025】次に、図1(3)に示すように、セラミッ
クグリーンシート22が所定の大きさに打抜かれる。
Next, as shown in FIG. 1C, the ceramic green sheet 22 is punched into a predetermined size.

【0026】次に、図1(4)に示すように、セラミッ
クグリーンシート22上に、スクリーン印刷等により、
配線パターン23が印刷され、次いで乾燥される。
Next, as shown in FIG. 1D, the ceramic green sheet 22 is screen-printed or the like.
The wiring pattern 23 is printed and then dried.

【0027】次に、図1(5)に示すように、パンチ、
ドリル等により、セラミックグリーンシート22にビア
ホールとなるべき穴24が設けられる。図面では、穴2
4は、配線パターン23が形成された領域内に形成され
ているが、このセラミック多層回路基板が与える回路に
応じて、穴24は、配線パターン23が形成されていな
い領域に設けられることもある。
Next, as shown in FIG.
A hole 24 to be a via hole is provided in the ceramic green sheet 22 by a drill or the like. In the drawing, hole 2
4 is formed in a region where the wiring pattern 23 is formed, but the hole 24 may be provided in a region where the wiring pattern 23 is not formed according to a circuit provided by the ceramic multilayer circuit board. .

【0028】次に、図1(6)に示すように、穴24内
に導体ペースト25が充填される。この導体ペースト2
5の付与は、たとえば、前述した図4に示すように実施
される。
Next, as shown in FIG. 1 (6), the conductive paste 25 is filled in the holes 24. This conductor paste 2
5 is provided, for example, as shown in FIG.

【0029】次に、図示しないが、図1(6)に示した
セラミックグリーンシート22は、所定の順序に従って
積み重ねられる。この積み重ね工程において、セラミッ
クグリーンシート22相互の位置合わせは、たとえば、
セラミックグリーンシート22の端面を基準として行な
ったり、セラミックグリーンシート22に位置合わせ用
の穴を設け、そこに基準となるピンを挿通することによ
って行なったり、位置合わせのための基準を与える枠を
用いたり、位置合わせ用のマーク(穴でもよい)を画像
処理して行なったり等することができる。積み重ね後、
熱圧着され、必要に応じて切断され、焼成されることに
よって、所望のセラミック多層回路基板が得られる。上
述した実施例では、図1(3)において長尺のセラミッ
クグリーンシート22を打抜くことを行なっているが、
長尺のまま、図1(4)〜(6)に示した工程を実施し
ても、たとえば(4)の工程と(5)の工程との間でセ
ラミックグリーンシート22を打抜くことを行なっても
よい。
Next, although not shown, the ceramic green sheets 22 shown in FIG. 1 (6) are stacked in a predetermined order. In this stacking step, the mutual alignment of the ceramic green sheets 22 is performed, for example, by:
It is performed using the end face of the ceramic green sheet 22 as a reference, by performing a positioning hole in the ceramic green sheet 22 and inserting a reference pin therethrough, or by using a frame for providing a reference for positioning. Or by performing image processing on a positioning mark (or a hole). After stacking
The desired ceramic multilayer circuit board is obtained by thermocompression bonding, cutting if necessary, and firing. In the above-described embodiment, the long ceramic green sheet 22 is punched in FIG. 1 (3).
Even if the steps shown in FIGS. 1 (4) to (6) are performed while the sheet is long, for example, the ceramic green sheet 22 is punched between the steps (4) and (5). You may.

【0030】また、セラミックグリーンシート22のハ
ンドリングおよび位置合わせを容易にし、また、セラミ
ックグリーンシート22の波打ち、うねり、反り、収縮
ばらつきを防止するため、図1(2)〜(4)または同
(2)〜(6)の工程の間、セラミックグリーンシート
22をキャリアフィルム21によって裏打ちしたままの
状態としてもよい。たとえば、キャリアフィルム21に
よって裏打ちされた状態でセラミックグリーンシート2
2に図1(4)の工程を実施する場合、スクリーン印刷
のほか、グラビア印刷も適用することができる。
In order to facilitate the handling and positioning of the ceramic green sheet 22 and to prevent the ceramic green sheet 22 from waving, undulating, warping, and shrinking, the ceramic green sheet 22 shown in FIGS. During the steps 2) to (6), the ceramic green sheet 22 may be kept lined with the carrier film 21. For example, the ceramic green sheet 2 backed by the carrier film 21
When the step of FIG. 1 (4) is carried out in FIG. 2, gravure printing can be applied in addition to screen printing.

【0031】図1(5)において、穴24を設けると
き、穴あけは、配線パターン23が形成された側から行
なっても、その逆の側から行なってもよい。図6に示し
た垂下面17およびバリ18のいずれが配線パターン2
3に悪影響を及ぼさないかによって決めればよい。
In FIG. 1 (5), when the holes 24 are provided, the holes may be formed from the side where the wiring pattern 23 is formed or from the opposite side. Which of the hanging surface 17 and the burr 18 shown in FIG.
3 may be determined depending on whether or not it has any adverse effect.

【0032】また、図1(6)の工程で導体ペースト2
5が充填される場合、その充填は、配線パターン23が
形成された側から行なっても、その逆の側から行なって
もよい。たとえば、導体ペースト25の充填を、配線パ
ターン23とは逆の側から図4に示すようなスクリーン
印刷により行なえば、図2に示すように、配線パターン
23とは逆側において、導体ペースト25の張出部26
が形成される。このように、張出部26が形成されたと
き、導通信頼性がより高められる。
Also, in the step of FIG.
When 5 is filled, the filling may be performed from the side where the wiring pattern 23 is formed or from the opposite side. For example, if the filling of the conductive paste 25 is performed by screen printing as shown in FIG. 4 from the side opposite to the wiring pattern 23, as shown in FIG. Overhang 26
Is formed. Thus, when the overhang portion 26 is formed, the conduction reliability is further improved.

【0033】以上、この発明を、セラミック多層回路基
板の製造方法について説明したが、この発明に係る製造
方法は、セラミック多層構造を有するとともに、ビアホ
ール接続部およびこれに接続される配線パターンを備え
るものであれば、ハイブリッドICやLC複合部品、積
層コンデンサなど、広くセラミック多層電子部品に適用
することができる。
While the present invention has been described with reference to a method for manufacturing a ceramic multilayer circuit board, the manufacturing method according to the present invention has a ceramic multilayer structure and includes a via-hole connection portion and a wiring pattern connected thereto. Then, the present invention can be widely applied to ceramic multilayer electronic components such as hybrid ICs, LC composite components, and multilayer capacitors.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例によるセラミック多層回路
基板の製造方法に含まれるいくつかのステップを順次示
す断面図である。
FIG. 1 is a sectional view sequentially showing several steps included in a method for manufacturing a ceramic multilayer circuit board according to an embodiment of the present invention.

【図2】図1(6)に示した工程の変形例を示す断面図
である。
FIG. 2 is a sectional view showing a modification of the step shown in FIG. 1 (6).

【図3】従来のセラミック多層回路基板の製造方法に含
まれるいくつかのステップを順次示す断面図である。
FIG. 3 is a sectional view sequentially showing several steps included in a conventional method for manufacturing a ceramic multilayer circuit board.

【図4】図3(5)に示したステップを実施する装置の
一具体例を示す断面図である。
FIG. 4 is a sectional view showing a specific example of an apparatus for performing the steps shown in FIG. 3 (5).

【図5】図3(6)に示した配線パターン12の印刷工
程において遭遇する問題を説明するための断面図であ
る。
FIG. 5 is a cross-sectional view for explaining a problem encountered in a printing process of the wiring pattern 12 shown in FIG. 3 (6).

【図6】図3(4)に示した工程において遭遇する問題
を説明するための断面図である。
FIG. 6 is a cross-sectional view for explaining a problem encountered in the step shown in FIG.

【符号の説明】[Explanation of symbols]

21 キャリアフィルム 22 セラミックグリーンシート 23 配線パターン 24 穴 25 導体ペースト 21 Carrier film 22 Ceramic green sheet 23 Wiring pattern 24 Hole 25 Conductor paste

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ビアホール接続部およびビアホール接続
部に接続される配線パターンを備えるセラミック多層電
子部品の製造方法であって、 セラミックグリーンシートを用意し、 前記セラミックグリーンシート上に配線パターンを印刷
し乾燥した後、前記配線パターンが形成された領域内に、 ビアホールと
なるべき穴を設け、 前記穴に導電ペーストを充填し乾燥する、 各工程を備える、セラミック多層電子部品の製造方法。
1. A method for manufacturing a ceramic multilayer electronic component having a via hole connection portion and a wiring pattern connected to the via hole connection portion, comprising: preparing a ceramic green sheet; printing the wiring pattern on the ceramic green sheet; And forming a hole to be a via hole in a region where the wiring pattern is formed , filling the hole with a conductive paste, and drying the hole.
JP4003702A 1992-01-13 1992-01-13 Manufacturing method of ceramic multilayer electronic component Expired - Lifetime JP2882157B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4003702A JP2882157B2 (en) 1992-01-13 1992-01-13 Manufacturing method of ceramic multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4003702A JP2882157B2 (en) 1992-01-13 1992-01-13 Manufacturing method of ceramic multilayer electronic component

Publications (2)

Publication Number Publication Date
JPH05191048A JPH05191048A (en) 1993-07-30
JP2882157B2 true JP2882157B2 (en) 1999-04-12

Family

ID=11564705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003702A Expired - Lifetime JP2882157B2 (en) 1992-01-13 1992-01-13 Manufacturing method of ceramic multilayer electronic component

Country Status (1)

Country Link
JP (1) JP2882157B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053293A (en) * 2005-08-19 2007-03-01 Tdk Corp Process for manufacturing multilayer ceramic electronic component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424375B2 (en) * 1972-07-14 1979-08-21
JPS57202797A (en) * 1982-04-05 1982-12-11 Hitachi Ltd Multilayer circuit board
JPS5998594A (en) * 1982-11-27 1984-06-06 日立化成工業株式会社 Method of producing ceramic circuit board
JPS61164298A (en) * 1985-01-16 1986-07-24 日立化成工業株式会社 Composite ceramic multilayer interconnection substrate
JPS61174696A (en) * 1985-01-28 1986-08-06 日立化成工業株式会社 Manufacture of ceramic multilayer interconnection board
JPS62244631A (en) * 1986-04-17 1987-10-26 日本電気株式会社 Manufacture of composite laminated ceramic part

Also Published As

Publication number Publication date
JPH05191048A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
JP3166251B2 (en) Manufacturing method of ceramic multilayer electronic component
JPH04206912A (en) Manufacture of ceramic laminated electronic component
JPH06216529A (en) Manufacture of ceramic multilayer circuit component and handling apparatus for ceramic green sheet
JP2882157B2 (en) Manufacturing method of ceramic multilayer electronic component
JPH0878273A (en) Production of multilayer electronic device
JP2003204155A (en) Manufacturing method for laminated ceramic electronic component
JPH0766555A (en) Manufacture of laminated ceramic electronic component
JPH06268369A (en) Filling method for viahole
JPH0365676B2 (en)
JPH0685465A (en) Board for smd module and manufacture thereof
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JPH05191051A (en) Manufacture of ceramic multilayer electronic component
JPH04102396A (en) Manufacture of multilayer ceramic board
JP3163238B2 (en) Manufacturing method of multilayer electronic component
JPS59147486A (en) Method of filling hole of green sheet
JPH06224558A (en) Manufacture of ceramic multilayer block provided with cavity
JPH09270580A (en) Manufacture of multilayer ceramic board
JPH05198949A (en) Manufacture of ceramic multilayer electronic component
JPH05235553A (en) Ceramic multilayer electronic component
JP2005159180A (en) Method of manufacturing laminated ceramic electronic part
JPS62125692A (en) Via filling of green sheet
JPS6239558B2 (en)
JPH01253993A (en) Forming method for via-hole of ceramic multilayer board
JPS60127789A (en) Method of filling conductive paste of via hole
JPH01253994A (en) Forming method for via-hole of ceramic multilayer board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

EXPY Cancellation because of completion of term