JPH06177541A - Manufacture of inorganic multilayer board - Google Patents
Manufacture of inorganic multilayer boardInfo
- Publication number
- JPH06177541A JPH06177541A JP43A JP32437992A JPH06177541A JP H06177541 A JPH06177541 A JP H06177541A JP 43 A JP43 A JP 43A JP 32437992 A JP32437992 A JP 32437992A JP H06177541 A JPH06177541 A JP H06177541A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- surface conductor
- fired
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は無機多層基板の製造方法
に係り、ビアと表面導体パターンとの間に微細な絶縁部
を形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an inorganic multilayer substrate, and more particularly to a method for forming a fine insulating portion between a via and a surface conductor pattern.
【０００２】電子回路モジュールの基板として、アルミ
ナ多層基板又はガラスセラミック多層基板等の無機多層
基板が使用されている。Inorganic multilayer substrates such as alumina multilayer substrates or glass ceramic multilayer substrates are used as substrates for electronic circuit modules.
【０００３】電子回路モジュールの小型化、高性能化に
伴って、無機多層基板においては、表面導体パターンの
高密度化が要求されてきている。With the miniaturization and higher performance of electronic circuit modules, there has been a demand for higher density surface conductor patterns in inorganic multilayer substrates.
【０００４】[0004]
【従来の技術】従来の無機多層基板の表面導体パターン
は、同時焼成（Ｃｏ−ｆｉｒｅ）により、又は後焼成
（Ａｆｔｅｒ−ｆｉｒｅ）により形成されている。2. Description of the Related Art A surface conductor pattern of a conventional inorganic multilayer substrate is formed by co-firing (Co-fire) or post-firing (After-fire).
【０００５】同時焼成は、グリーンシートにビア及び導
体パターンを形成したものを、積層し、その後に一括し
て焼成することをいう。Co-firing refers to stacking green sheets on which vias and conductor patterns are formed and then firing them together.
【０００６】同時焼成による場合は、積層した状態で、
表面に印刷された表面導体ペーストパターンが既に存在
している。この表面導体ペーストパターンも、他の部分
と同時に焼成されて、表面導体ペーストパターンとな
る。In the case of simultaneous firing, in a laminated state,
A surface conductor paste pattern printed on the surface is already present. This surface conductor paste pattern is also fired at the same time as the other parts to form the surface conductor paste pattern.
【０００７】後焼成は、同時焼成をした後に、再度焼成
することをいう。Post-firing refers to firing again after simultaneous firing.
【０００８】後焼成を利用する場合には、表面導体パタ
ーンは、同時焼成された基板の表面に印刷して表面導体
ペーストパターンを形成し、その後再度焼成することに
より形成される。When post-firing is used, the surface conductor pattern is formed by printing on the surface of the co-fired substrate to form a surface conductor paste pattern and then firing again.
【０００９】[0009]
【発明が解決しようとする課題】上記の同時焼成及び後
焼成のいずれの場合においても、表面導体パターン間の
間隙は印刷の精度等によって決まってしまう。In both cases of the above co-firing and post-firing, the gap between the surface conductor patterns is determined by the printing accuracy and the like.
【００１０】特に、ビア周りの表面導体ペーストパター
ンについてみると、図８に示す如くになる。Particularly, the surface conductor paste pattern around the via is as shown in FIG.
【００１１】図中、１は無機多層基板本体、２は焼成済
ビア、３は表面導体パターン、４は内部導体パターンで
ある。In the figure, 1 is an inorganic multilayer substrate body, 2 is a fired via, 3 is a surface conductor pattern, and 4 is an internal conductor pattern.
【００１２】表面導体パターン３の元となる印刷で形成
する表面導体ペーストパターンについてみると、印刷の
精度及びにじみ等を考慮すると、ビア２と短絡しないよ
うにするために、ビア２との間に１００μm 程度の隙間
ｇ1 をあける必要がある。Regarding the surface conductor paste pattern formed by printing, which is the source of the surface conductor pattern 3, in consideration of printing accuracy and bleeding, in order to prevent a short circuit with the via 2, a space is formed between the via 2 and the via 2. It is necessary to open a gap g 1 of about 100 μm.
【００１３】焼成後も、この隙間ｇ1 が隙間として残
る。Even after firing, this gap g 1 remains as a gap.
【００１４】図中、５は１００μm 程度の隙間であり、
ビア２の周囲と表面導体パターン３との間に存在してい
る。In the figure, 5 is a gap of about 100 μm,
It exists between the periphery of the via 2 and the surface conductor pattern 3.
【００１５】このように、従来の方法では表面導体パタ
ーン３とビア２との間の隙間５が１００μm 程度と大き
くならざるをえなかった。As described above, according to the conventional method, the gap 5 between the surface conductor pattern 3 and the via 2 must be as large as about 100 μm.
【００１６】そこで、本発明は、表面導体パターンとビ
アとの隙間を極く狭くしうる無機多層基板の製造方法を
提供することを目的とする。Therefore, it is an object of the present invention to provide a method for manufacturing an inorganic multilayer substrate which can make a gap between a surface conductor pattern and a via extremely narrow.
【００１７】[0017]
【課題を解決するための手段】請求項１の発明は、未焼
成ビア及び導電ペーストパターンを有するグリーンシー
トが積層され、表面が、表面導電ペーストパターンが未
焼成ビアの上面を覆うように形成された状態とされたグ
リーンシート積層体を焼成する同時焼成工程と、同時焼
成された基板の表面を研摩して、表面より若干出っ張っ
ている焼成済ビアの頂部を、同時焼成されて形成された
表面導体パターンをのうち上記焼成済ビアの頂部を覆っ
ている部分と共に、上記焼成済ビアの周囲に基板の一部
が露出するまで除去する表面研磨工程とよりなる構成と
したものである。According to a first aspect of the present invention, green sheets having unfired vias and conductive paste patterns are laminated, and the surface is formed so that the surface conductive paste pattern covers the upper surface of the unfired vias. Simultaneous firing step of firing the green sheet laminated body in the state of being put into a state, and polishing the surface of the substrate fired at the same time, the top of the fired via protruding slightly from the surface, the surface formed by simultaneous firing The conductor pattern and the portion of the conductor via covering the top of the fired via are removed by a surface polishing step of removing the substrate until a part of the substrate is exposed around the fired via.
【００１８】請求項２の発明は、焼成済ビアと表面導体
パターンとの間に、表面研摩によって露出せしめられた
基板が形成する環状間隙を有する構成としたものであ
る。According to a second aspect of the invention, an annular gap formed by the substrate exposed by surface polishing is formed between the fired via and the surface conductor pattern.
【００１９】請求項３の発明は、焼成済ビアがワイヤの
ボンディングパッドを構成し、上記表面導体パターンが
グランドパターンを構成する構成としたものである。According to a third aspect of the present invention, the fired via constitutes a wire bonding pad, and the surface conductor pattern constitutes a ground pattern.
【００２０】請求項４の発明は、上記焼成済ビアが一の
接点を構成し、上記表面導体パターンが別の接点を構成
する構成としたものである。According to a fourth aspect of the invention, the fired via constitutes one contact, and the surface conductor pattern constitutes another contact.
【００２１】[0021]
【作用】請求項１の表面導体ペーストパターンを未焼成
ビアの上面を覆うように形成して同時焼成する工程は、
同時焼成後に、表面導体パターンのうち焼成済ビアの部
分を基板の表面に対して出っ張らすように作用する。The step of forming the surface conductor paste pattern of claim 1 so as to cover the upper surface of the unfired via and simultaneously firing
After the simultaneous firing, the portion of the fired via of the surface conductor pattern acts so as to project to the surface of the substrate.
【００２２】表面研摩工程は、上記の出っ張っている部
分を除去して、焼成済ビアの周囲に基板を露出させ、焼
成済ビアと表面導体パターンとの間に、幅の極く狭い間
隙を形成するように作用する。In the surface polishing step, the protruding portion is removed to expose the substrate around the fired via, and a very narrow gap is formed between the fired via and the surface conductor pattern. Act as you do.
【００２３】請求項２の環状間隙は、表面導体パターン
が焼成済ビアに極く近接した状態で、両者を電気的に絶
縁するように作用する。The annular gap of claim 2 acts so as to electrically insulate the two in the state where the surface conductor pattern is very close to the fired via.
【００２４】請求項３の表面導体パターンがグランドパ
ターンを構成し、焼成済ビアがワイヤのボンディングパ
ッドを構成する構成は、グランドパターンが隣り合うビ
アの間を占めて、隣り合うワイヤ間における信号のクロ
ストークを抑制するように作用する。According to a third aspect of the present invention, in which the surface conductor pattern constitutes a ground pattern and the fired via constitutes a wire bonding pad, the ground pattern occupies a space between the adjacent vias and a signal between the adjacent wires is formed. It acts to suppress crosstalk.
【００２５】請求項４の焼成済ビア及び表面導体パター
ンが夫々接点を構成する構成は、接点間を極く近接させ
るように作用する。In the structure in which the fired via and the surface conductor pattern of the fourth aspect respectively form the contacts, the contacts are brought into close proximity to each other.
【００２６】[0026]
【実施例】図１は本発明の無機多層基板の製造方法の一
実施例を示す。EXAMPLE FIG. 1 shows an example of the method for producing an inorganic multilayer substrate of the present invention.
【００２７】１０は同時焼成工程であり、グリーンシー
トに未焼成のビアを形成するビア形成工程１０-1と、導
電ペーストをスクリーン印刷して導電ペーストパターン
を形成する導電ペーストパターン形成工程１０-2と、未
焼成ビア及び導電ペーストパターンが形成されたグリー
ンシートを複数枚積層するグリーンシート積層工程１０
-3と、積層体を焼成する焼成工程１０-4とよりなる。Reference numeral 10 is a simultaneous firing step, which is a via formation step 10-1 for forming an unfired via on the green sheet and a conductive paste pattern formation step 10-2 for screen-printing a conductive paste to form a conductive paste pattern. And a green sheet laminating step 10 for laminating a plurality of green sheets on which unbaked vias and conductive paste patterns are formed.
-3 and firing step 10-4 for firing the laminate.
【００２８】図２（Ａ），（Ｂ）は、積層工程１０-3に
よって得られた積層体１１を示す。2A and 2B show the laminated body 11 obtained by the laminating step 10-3.
【００２９】１２は最上層のグリーンシート、１３は最
上層グリーンシートの直ぐ下側のグリーンシートであ
る。Reference numeral 12 is the uppermost green sheet, and 13 is a green sheet immediately below the uppermost green sheet.
【００３０】１４はグリーンシート１３上の導電ペース
トパターンであり、後述するように最終的には内層導体
パターンとなる。Reference numeral 14 is a conductive paste pattern on the green sheet 13, which finally becomes an inner layer conductive pattern as described later.
【００３１】１５は最上層グリーンシート１２に形成し
てある未焼成ビアであり、後述するように最終的には焼
成済ビアとなる。Reference numeral 15 is an unfired via formed on the uppermost green sheet 12, and finally becomes a fired via as described later.
【００３２】１６は同じく最上層グリーンシート１２の
表面に形成されている表面導電ペーストパターンであ
り、後述するように最終的には表面導体パターンとな
る。Reference numeral 16 is a surface conductive paste pattern similarly formed on the surface of the uppermost green sheet 12, and finally becomes a surface conductor pattern as described later.
【００３３】この表面導電ペーストパターン１６は、幅
Ｗ1 が未焼成ビア１５の径ｄ1 より大であり、未焼成ビ
ア１５の上面を覆って形成してある。[0033] The surface conductive paste pattern 16 is larger than the diameter d 1 of the width W 1 is unfired via 15, is formed to cover the upper surface of the unfired via 15.
【００３４】上記の積層体１１が焼成工程１０-4を経る
と、図３（Ａ），（Ｂ）に示す焼成済積層体２０とな
る。When the above-mentioned laminated body 11 undergoes the firing step 10-4, it becomes a fired laminated body 20 shown in FIGS. 3 (A) and 3 (B).
【００３５】この焼成済積層体２０は、従来例にあって
は完成した無機多層基板であるけれども、本発明にあっ
ては未だ完成せず、完成直前の状態である。Although the fired laminate 20 is a completed inorganic multilayer substrate in the conventional example, it has not been completed in the present invention and is in a state just before completion.
【００３６】図３（Ａ），（Ｂ）中、２１は無機多層基
板本体、２２は内層導体パターン、２３は焼成済ビア、
２４は表面導体パターンである。In FIGS. 3A and 3B, 21 is an inorganic multilayer substrate body, 22 is an inner layer conductor pattern, 23 is a baked via,
Reference numeral 24 is a surface conductor pattern.
【００３７】この状態では、表面導体パターン２４は、
焼成済ビア２３と導通している。In this state, the surface conductor pattern 24 is
It is electrically connected to the baked via 23.
【００３８】上記焼成時に、グリーンシート及びビアは
共に収縮するけれども、グリーンシートの方がビアより
若干多く収縮する。At the time of firing, both the green sheet and the via shrink, but the green sheet shrinks slightly more than the via.
【００３９】このため、焼成済ビア２３の個所が上記本
体２１の表面２１ａに対して相対的に寸法ａだけ出っ張
った状態となる。For this reason, the location of the baked via 23 is in a state of protruding by the dimension a relative to the surface 21a of the main body 21.
【００４０】上記の同時焼成工程１０の後に、図１に示
すように表面研摩工程３０を行う。After the above co-firing step 10, a surface polishing step 30 is performed as shown in FIG.
【００４１】この工程３０では、焼成済積層体２０の表
面のうち、出っ張っているビア２３の頂部２３ａを研摩
する。In this step 30, the top 23a of the protruding via 23 on the surface of the fired laminate 20 is polished.
【００４２】この研摩は、基板本体２１上の表面２１ａ
の高さＨ1 の直前まで行なう。This polishing is performed on the surface 21a on the substrate body 21.
Up to just before the height H 1 .
【００４３】これにより、図４（Ａ）中、二点鎖線で示
す部分、即ち表面導体パターン２４のうち、ビア２３の
頂部２３ａを覆っている部分２４ａ及びビア２３のうち
頂部２３ａの部分が研摩除去される。As a result, in FIG. 4A, a portion indicated by a chain double-dashed line, that is, a portion 24a of the surface conductor pattern 24 that covers the top portion 23a of the via 23 and a portion of the top portion 23a of the via 23 are polished. To be removed.
【００４４】この結果、図４（Ｂ）に併せて示すよう
に、ビア２３の周囲にセラミック層がリング状に露出
し、これがビア２３と表面導体パターン２４との間に間
隙３１を形成する。As a result, as also shown in FIG. 4B, the ceramic layer is exposed in a ring shape around the via 23, and this forms a gap 31 between the via 23 and the surface conductor pattern 24.
【００４５】この環状間隙３１の幅寸法ｇ2 は数μm で
あり、図８に示す従来に比べて相当に小さい。The width g 2 of the annular gap 31 is several μm, which is considerably smaller than that of the prior art shown in FIG.
【００４６】これにより、表面導体パターン２４は、ビ
ア２３との間の間隙３１を僅か数μm とされて形成され
たことになる。As a result, the surface conductor pattern 24 is formed with the gap 31 between the via 23 and the via 23 being only a few μm.
【００４７】この後、図１中、表面導体パターン形成工
程３５を行ない、焼成積層体２０の表面の必要な部分
に、後焼成によって表面導体パターンを図４（Ｂ）中符
号３６で示すように形成する。Thereafter, in FIG. 1, a surface conductor pattern forming step 35 is performed, and a surface conductor pattern is formed on a required portion of the surface of the fired laminate 20 by post-baking as shown by reference numeral 36 in FIG. Form.
【００４８】２３ｂはビアの研摩された上面である。23b is the polished upper surface of the via.
【００４９】以上により、無機多層基板３７が完成す
る。Through the above steps, the inorganic multilayer substrate 37 is completed.
【００５０】次に、上記の製造方法によって製造した無
機多層基板のうち、ビア及び表面導体パターンの使用例
について説明する。Next, examples of using the via and the surface conductor pattern in the inorganic multilayer substrate manufactured by the above manufacturing method will be described.
【００５１】図５及び図６は、ビア２３をワイヤボンデ
ィングのパッド２３Ａ，表面導体パターン２４をグラン
ドパターン２４Ａとして使用した例である。FIGS. 5 and 6 show an example in which the via 23 is used as the wire bonding pad 23A and the surface conductor pattern 24 is used as the ground pattern 24A.
【００５２】ベアチップ４０が実装され、ワイヤ４２が
ベアチップ４０上のパッド４２と、基板３７上のパッド
２３Ａとにボンディングされている。The bare chip 40 is mounted, and the wire 42 is bonded to the pad 42 on the bare chip 40 and the pad 23A on the substrate 37.
【００５３】グランドパターン２４Ａは隣り合うパッド
２３Ａの間を占めている。The ground pattern 24A occupies a space between the adjacent pads 23A.
【００５４】これにより、隣り合うワイヤ４３間におけ
る信号のクロストークが効果的に抑制されている。As a result, signal crosstalk between the adjacent wires 43 is effectively suppressed.
【００５５】図７は微小スイッチの接点とした構成であ
る。FIG. 7 shows a structure in which a contact of a minute switch is used.
【００５６】パッド２３Ａの上面２３ｂは研摩された面
となっており、ワイヤ４１はパッド２３Ａ上に良好にボ
ンディングされる。The upper surface 23b of the pad 23A is a polished surface, and the wire 41 is well bonded to the pad 23A.
【００５７】図７はビア２３を一の接点２３Ｂ，表面導
体パターン２４を別の接点２４Ｂとして使用した例であ
る。FIG. 7 shows an example in which the via 23 is used as one contact 23B and the surface conductor pattern 24 is used as another contact 24B.
【００５８】無機多層基板３７は、微小なスイッチの一
部を構成する。The inorganic multilayer substrate 37 constitutes a part of a minute switch.
【００５９】[0059]
【発明の効果】請求項１の発明によれば、表面導体パタ
ーンをビアに極く接近させて形成することが出来る。According to the first aspect of the present invention, the surface conductor pattern can be formed in close proximity to the via.
【００６０】請求項２の発明によれば、表面導体パター
ンがビアに極く接近した構成とし得る。According to the second aspect of the present invention, the surface conductor pattern can be arranged very close to the via.
【００６１】請求項３の発明によれば、ベアチップの搭
載に供し得、且つ隣り合うワイヤ間における信号のクロ
ストークを効果的に抑制出来る。According to the third aspect of the invention, the bare chip can be mounted and the signal crosstalk between the adjacent wires can be effectively suppressed.
【００６２】請求項４の発明によれば、微小なスイッチ
を実現できる。According to the invention of claim 4, a minute switch can be realized.
【図１】本発明の無機多層基板の製造方法の一実施例を
示す工程図である。FIG. 1 is a process drawing showing an embodiment of a method for manufacturing an inorganic multilayer substrate of the present invention.
【図２】図１中の積層工程によって得られた積層体を示
す図である。FIG. 2 is a diagram showing a laminated body obtained by a laminating step in FIG.
【図３】焼成済積層体を示す図である。FIG. 3 is a diagram showing a fired laminate.
【図４】図１中の表面研摩工程後の状態を示す図であ
る。FIG. 4 is a diagram showing a state after the surface polishing step in FIG.
【図５】図４の無機多層基板の一の使用例を示す図であ
る。5 is a diagram showing a usage example of the inorganic multilayer substrate of FIG. 4. FIG.
【図６】図５の断面図である。6 is a cross-sectional view of FIG.
【図７】図４の無機多層基板の別の使用例を示す図であ
る。FIG. 7 is a diagram showing another usage example of the inorganic multilayer substrate of FIG.
【図８】従来例を示す図である。FIG. 8 is a diagram showing a conventional example.
１０ 同時焼成工程 １０-1 未焼成ビア形成工程 １０-2 導電ペーストパターン形成工程 １０-3 グリーンシート積層工程 １１ 積層体 １２ 最上層のグリーンシート １３ 最上層のグリーンシートの直ぐ下側のグリーンシ
ート １４ 導電ペーストパターン １５ 未焼成ビア １６ 表面導電ペーストパターン ２０ 焼成済積層体 ２１ 無機多層基板本体 ２２ 内層導体パターン ２３ 焼成済ビア ２３ａ 頂部 ２３ｂ 摩耗された上面 ２４ 表面導体パターン ２４ａ 焼成済ビアの頂部を覆っている部分 ３０ 表面研摩工程 ３１ 環状間隙 ３５ 後焼成による表面導体パターン形成工程 ３６ 後焼成による表面導体パターン ３７ 無機多層基板 ４０ ベアチップ ４１ ワイヤ ４２，２３Ａ パッド ２４Ａ グランドパターン ２３Ｂ，２４Ｂ 接点10 Simultaneous firing process 10-1 Unfired via formation process 10-2 Conductive paste pattern formation process 10-3 Green sheet laminating process 11 Laminated body 12 Uppermost green sheet 13 Green sheet immediately below the uppermost green sheet 14 Conductive paste pattern 15 Unfired via 16 Surface conductive paste pattern 20 Baked laminate 21 Inorganic multilayer substrate body 22 Inner layer conductor pattern 23 Baked via 23a Top 23b Worn upper surface 24 Surface conductor pattern 24a Covering the top of the fired via Part 30 Surface polishing step 31 Annular gap 35 Surface conductor pattern forming step by post-baking 36 Surface conductor pattern by post-baking 37 Inorganic multilayer substrate 40 Bare chip 41 Wire 42, 23A Pad 24A Ground pattern 23B, 24B Contact
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安陪 光紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsunori Anbu 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (4)
有するグリーンシートが積層され、表面が、表面導電ペ
ーストパターン（１６）が未焼成ビア（１５）の上面を
覆うように形成された状態とされたグリーンシート積層
体を焼成する同時焼成工程（１０）と、 同時焼成された基板の表面を研摩して、表面より若干出
っ張っている焼成済ビア（２３）の頂部（２３ａ）を、
同時焼成されて形成された表面導体パターン（２４）の
うち上記焼成済ビアの頂部を覆っている部分（２４ａ）
と共に、上記焼成済ビアの周囲に基板の一部が露出する
まで除去する表面研摩工程（３０）とよりなる構成とし
たことを特徴とする無機多層基板の製造方法。1. A green sheet having unfired vias and a conductive paste pattern is laminated, and a surface thereof is formed such that a surface conductive paste pattern (16) is formed so as to cover an upper surface of the unfired vias (15). Simultaneous firing step (10) of firing the green sheet laminated body, and polishing the surface of the substrate fired at the same time, the top portion (23a) of the fired via (23) protruding slightly from the surface,
A portion (24a) of the surface conductor pattern (24) formed by simultaneous firing covering the top of the fired via.
A method of manufacturing an inorganic multilayer substrate, characterized in that the method further comprises a surface polishing step (30) of removing until a part of the substrate is exposed around the fired via.
に、表面研摩によって露出せしめられた基板が形成する
環状間隙（３１）を有する構成としたことを特徴とする
無機多層基板。2. An inorganic multi-layer substrate characterized by having an annular gap (31) formed by the substrate exposed by surface polishing, between the fired via and the surface conductor pattern.
ド（２３Ａ）を構成し、上記表面導体パターンがグラン
ドパターン（２４Ａ）を構成する構成としたことを特徴
とする請求項２記載の無機多層基板。3. The inorganic multilayer substrate according to claim 2, wherein the baked via constitutes a wire bonding pad (23A), and the surface conductor pattern constitutes a ground pattern (24A).
構成し、上記表面導体パターンが別の接点（２３Ｂ）を
構成する構成としたことを特徴とする請求項２記載の無
機多層基板。4. The inorganic multilayer substrate according to claim 2, wherein the fired via constitutes one contact (23B) and the surface conductor pattern constitutes another contact (23B). .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177541A (en) | 1992-12-03 | 1992-12-03 | Manufacture of inorganic multilayer board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177541A (en) | 1992-12-03 | 1992-12-03 | Manufacture of inorganic multilayer board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177541A true JPH06177541A (en) | 1994-06-24 |
Family
ID=18165139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Withdrawn JPH06177541A (en) | 1992-12-03 | 1992-12-03 | Manufacture of inorganic multilayer board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177541A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124590A (en) * | 2000-10-13 | 2002-04-26 | Sumitomo Metal Electronics Devices Inc | Ceramic circuit board and production method therefor |
-
1992
- 1992-12-03 JP JP43A patent/JPH06177541A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124590A (en) * | 2000-10-13 | 2002-04-26 | Sumitomo Metal Electronics Devices Inc | Ceramic circuit board and production method therefor |
| JP4613410B2 (en) * | 2000-10-13 | 2011-01-19 | 株式会社村田製作所 | Manufacturing method of ceramic circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
| JPH0236285Y2 (en) | ||
| US4193082A (en) | Multi-layer dielectric structure | |
| JP2010021386A (en) | Method for manufacturing ceramic part | |
| JP2011044681A (en) | Ceramic substrate, and manufacturing method therefor | |
| JP2004146748A (en) | Thin film capacitor element | |
| JPH10308584A (en) | Ceramic multilayered board and its manufacture | |
| JPH05218653A (en) | Ceramic multilayer circuit board | |
| JPH06177541A (en) | Manufacture of inorganic multilayer board | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JPH05327222A (en) | Ceramic multilayer wiring board | |
| JPS6373606A (en) | Manufacture of thick film inductor | |
| JP2743524B2 (en) | Hybrid integrated circuit device | |
| JPH07273447A (en) | Ceramic circuit board and its manufacture | |
| JPH0750462A (en) | Electronic circuit board | |
| JP2001160683A (en) | Multilayer ceramic wiring board and its manufacturing method | |
| JP2001267467A (en) | Multilayer ceramic substrate, its manufacturing method and electronic device | |
| JP3184090B2 (en) | Substrate for mounting integrated circuits | |
| KR100896599B1 (en) | Ceramic multilayer board and method thereof | |
| JP4285751B2 (en) | Wiring board and manufacturing method thereof | |
| JP2551064B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JPS6024093A (en) | Method of producing ceramic circuit board | |
| JPH0727989B2 (en) | Method for manufacturing ceramic package type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |