JPS6024093A - Method of producing ceramic circuit board - Google Patents

Method of producing ceramic circuit board

Info

Publication number
JPS6024093A
JPS6024093A JP11297784A JP11297784A JPS6024093A JP S6024093 A JPS6024093 A JP S6024093A JP 11297784 A JP11297784 A JP 11297784A JP 11297784 A JP11297784 A JP 11297784A JP S6024093 A JPS6024093 A JP S6024093A
Authority
JP
Japan
Prior art keywords
wiring layer
ceramic
layer
wiring
hole conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11297784A
Other languages
Japanese (ja)
Other versions
JPS6155280B2 (en
Inventor
寛治 大塚
古川 道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11297784A priority Critical patent/JPS6024093A/en
Publication of JPS6024093A publication Critical patent/JPS6024093A/en
Publication of JPS6155280B2 publication Critical patent/JPS6155280B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はセラミック配線基板の製造法に関するもので、
主としてIC(集積回路装置)を封止するセラミックパ
ッケージの製造を対象とするものである。
[Detailed Description of the Invention] The present invention relates to a method for manufacturing a ceramic wiring board,
It is mainly aimed at manufacturing ceramic packages for sealing ICs (integrated circuit devices).

セラミックパッケージの製造におい壬、セラミックの高
温焼成工程後に、半導体ペレット、外部リード線及び封
止用キャップを取付けるためのメッキ処理が成され、そ
のメタライズ配線層表面にNi、Auメッキ被膜が形成
される。
In the production of ceramic packages, after the high-temperature firing process of the ceramic, a plating process is performed to attach the semiconductor pellet, external lead wire, and sealing cap, and a Ni and Au plating film is formed on the surface of the metallized wiring layer. .

配線層へのメッキ処理の方法としては、従来より電気メ
ッキによる方法と無電解メッキによる方法があるが、後
者の無電解メッキ法による方法では配線層にのみに選択
的に施すことが面倒で、かつ困難であることから、電気
メッキによる方法が一般に採用される。このような方法
はたとえば、特公昭48−52177号公報に示されて
いる。
Conventionally, there are two methods for plating wiring layers: electroplating and electroless plating. However, with the latter electroless plating method, it is troublesome to selectively apply only to the wiring layer. Since it is also difficult, a method using electroplating is generally adopted. Such a method is disclosed, for example, in Japanese Patent Publication No. 48-52177.

ところで、電気メツキ法による場合、配線が夫夫独立し
ているとこれらに同時にメッキを施すことができないの
で、セラミック基板の余白部分を利用して配線相互間を
接続する構造にしている。
By the way, when using the electroplating method, if the wiring lines are separated from each other, it is impossible to plate them at the same time, so the structure is such that the wiring lines are connected to each other using the blank space of the ceramic substrate.

そして、焼成後、導通個所の一部をメッキ用電極として
配線層にメッキを施している。
After firing, the wiring layer is plated using a portion of the conductive portion as a plating electrode.

その後、不要な導通配線層(補助配線層)の部分を切断
し、セラミック配線基板を個々の小基板に分離する境界
線に涜って分離溝を形成し、然る後、線溝に沿って切断
し所定のセラミツクツくツケージを作る。
After that, unnecessary portions of the conductive wiring layer (auxiliary wiring layer) are cut, separation grooves are formed along the boundary line separating the ceramic wiring board into individual small substrates, and then, along the line grooves, Cut it to make the specified ceramic cage.

しかしながら、焼成後のセラミック基板は硬質でこの基
板に正確でしかも深い分離溝を形成することは困難であ
る。そのために、その後に行なう切断分離の確実性が悪
く不良品が多量に出ることになった。また、分離溝の形
成にはダイヤモンドカッターを使用するが、焼成後のセ
ラミック基板は前述したように硬質であるため、カッタ
ー摩耗が激しくカッターの交換頻度が高くなり、その結
果セラミック配線基板の製造単価が高価になる問題があ
った。
However, the ceramic substrate after firing is hard and it is difficult to form accurate and deep separation grooves on this substrate. Therefore, the reliability of the subsequent cutting and separation was poor, resulting in a large number of defective products. In addition, a diamond cutter is used to form the separation grooves, but as the ceramic substrate after firing is hard as mentioned above, the cutter wears out and the cutter needs to be replaced more frequently, resulting in the manufacturing cost of the ceramic wiring board. The problem was that it was expensive.

上記の対策として、焼成前の未焼成セラミツク配線基板
の状態で分離溝を形成することが考えられるが、この分
離溝の形成の際にその部分にあるメッキ用導通配線層が
同時に切断されてしまうので、その後に配線層にメッキ
を施すことができな(ゝ0 したがって、従来においては、焼成及びメッキ処理後、
セラミック配線基板に分離溝を形成しなげればならず、
上記問題をさけることができなかった0 本発明は上記した困難な問題を解決するためになされた
もので、その目的は、焼成前のセラミック配線基板にあ
らかじめ分離溝を形成してもメッキ用導通配線層が切断
されないようにして配線層に電気メツキ法によりメッキ
を施せるようにし、もって、セラミック基板の切断を容
易ならしめ、かつ確実にできるようにするとともに安価
なセラミック配線基板を提供することにある。
As a countermeasure to the above problem, it may be possible to form a separation groove in the unfired ceramic wiring board before firing, but when this separation groove is formed, the plating conductive wiring layer in that area will be cut at the same time. Therefore, it is not possible to plate the wiring layer afterwards (ゝ0 Therefore, in the past, after baking and plating,
Separation grooves must be formed on the ceramic wiring board,
The above-mentioned problems could not be avoided.0 The present invention was made to solve the above-mentioned difficult problems. To provide an inexpensive ceramic wiring board that makes it possible to easily and reliably cut a ceramic board by plating the wiring layer by electroplating while preventing the wiring layer from being cut. be.

上記目的を達成するための本発明の基本構成は、未焼成
状態のセラミック大形基板上に、後工程で境界線に沿っ
て四角形の個別基板に分離さ些るべき単位配線層パター
ンを互いに離間させて縦横に複数形成するとともに、隣
接する単位配線層パターン間を離間せしめているセラミ
ック基板上に、境界線に沿って延在し、かつ、それらの
単位配線層パターンを電気的に共通接続するための補助
配線層を形成し、前記境界線が横切る前記単位配線層パ
ターンの各配線層に対し、前記境界線に対応する位置に
スルーホール導体層を配設し、前記スルーホール導体層
を通る境界線上に沿って前記スルーホール導体層より幅
の細い分離溝を形成した後、前記大形基板を焼成し、し
かる後、前記補助配線層および前記スルーホール導体層
を通して前記単位配線層パターンに電気メッキを施し、
前記分離溝に沿って前記大形基板を四角形の個別基板に
切断することを特徴とする。
The basic structure of the present invention to achieve the above object is to separate unit wiring layer patterns from each other on a large ceramic substrate in an unfired state, which will be separated into individual rectangular substrates along boundary lines in a later process. A plurality of wires are formed vertically and horizontally, extending along the boundary line on the ceramic substrate separating adjacent unit wiring layer patterns, and electrically commonly connecting the unit wiring layer patterns. A through-hole conductor layer is provided at a position corresponding to the boundary line for each wiring layer of the unit wiring layer pattern that the boundary line crosses, and a through-hole conductor layer is formed to pass through the through-hole conductor layer. After forming a separation groove narrower than the through-hole conductor layer along the boundary line, the large substrate is fired, and then electricity is applied to the unit wiring layer pattern through the auxiliary wiring layer and the through-hole conductor layer. Plated,
The method is characterized in that the large substrate is cut into square individual substrates along the separation groove.

以下本発明の一実施例を図面を参照しながら具体的に説
明する。
An embodiment of the present invention will be specifically described below with reference to the drawings.

(1)打抜き切断により未焼成セラミツクシートを所定
形状に打抜いて、大寸法の未焼成セラミツク基板(上層
、中層、下層)1.2.3を形成し、それぞれ各基板表
面に所定のパターンの配線層(導体層)4,5.6を形
成するとともにスルーホール部にもスルーホール導体層
7を形成する。
(1) A green ceramic sheet is punched out into a predetermined shape by punch cutting to form large-sized green ceramic substrates (upper layer, middle layer, lower layer) 1.2.3, and a predetermined pattern is formed on the surface of each substrate. Wiring layers (conductor layers) 4, 5, 6 are formed, and a through-hole conductor layer 7 is also formed in the through-hole portion.

同時に積層するときの上層板1の上面及び下層板3の下
面のそれぞれの余白部にそれぞれ独立した配線層(導体
層)4及び6を相互に接続する補助配線層8及び9を形
成する。そして、3層の未焼成セラミツク板1,2.3
を積層し第1図に示すような大きな未焼成セラミツク配
線基板を形成する。なお、上記スルーホール導体層7は
一方でセラミック板2上面に形成された配線層5とセラ
ミック板3下面に形成された配線層6と接続し、他方、
各基板毎に分離するX方向及びY方向の境界線X線及び
Y線に治って配設されている。
Auxiliary wiring layers 8 and 9 for interconnecting independent wiring layers (conductor layers) 4 and 6 are formed in the respective margins of the upper surface of the upper layer board 1 and the lower surface of the lower layer board 3 when laminated at the same time. And three layers of unfired ceramic plates 1, 2.3
are laminated to form a large green ceramic wiring board as shown in FIG. The through-hole conductor layer 7 is connected to the wiring layer 5 formed on the upper surface of the ceramic plate 2 on the one hand and the wiring layer 6 formed on the lower surface of the ceramic plate 3 on the other hand.
They are arranged along boundary lines X and Y lines in the X and Y directions that separate each substrate.

(21次に積層した未焼成セラミツク配線基板の下面に
、各基板毎に分離する境界線X線及びY線に沿って第2
図に示すように基板の厚さの約1/10の深さの分離溝
10を形成する。この分離溝10はホットプレスにより
一体化して未焼成セラミツク配線基板を形成するとき同
時に形成するよう1にしてもよい。分離溝10は同時に
各スルーホール導体層7の中央を通るようになる。なお
、この分離溝10の形成によって各配線層を相互接続し
ている補助配線層9が切断されることはない。
(21) On the bottom surface of the unfired ceramic wiring boards laminated next, a second
As shown in the figure, a separation groove 10 having a depth of about 1/10 of the thickness of the substrate is formed. The separation groove 10 may be formed at the same time when the green ceramic wiring board is formed by hot pressing. The separation groove 10 passes through the center of each through-hole conductor layer 7 at the same time. Note that the formation of this separation trench 10 does not cut the auxiliary wiring layer 9 interconnecting each wiring layer.

(3)次に上記大形未焼成配線基板を1100℃〜12
00℃で焼成し焼成セラミック配線基板にする。その後
裔配線層4及び6を相互接続する補助配線層8及び9を
それぞれ電気メツキ用−電極として基板上に露出する配
線層4,5.6上面にNi又はAuメッキを施す。然る
後、焼成大形セラミック配線基板を上記分離溝10に沼
って切断し、第3図に示すようなセラミックパッケージ
を得る。
(3) Next, heat the large unfired wiring board to 1100°C to 12°C.
It is fired at 00°C to make a fired ceramic wiring board. The auxiliary wiring layers 8 and 9 interconnecting the descendant wiring layers 4 and 6 are used as electrodes for electroplating, respectively, and Ni or Au plating is applied to the upper surfaces of the wiring layers 4 and 5.6 exposed on the substrate. Thereafter, the fired large-sized ceramic wiring board is cut into the separation groove 10 to obtain a ceramic package as shown in FIG.

以上実施例で説明したような本発明によれば下記の理由
から上記目的が達成できる。
According to the present invention as explained in the embodiments above, the above object can be achieved for the following reasons.

すなわち、本発明によれば、未焼成セラミツク配線基板
の状態で各セラミック基板毎に分離する分離溝を形成し
ても、この分離溝をスルーホール導体層上に形成するた
め、このスルーホール導体層内部で接続しており、配線
相互間を接続しているメッキ用補助配線層が切断される
ことがない。
That is, according to the present invention, even if a separation groove is formed for each ceramic substrate in the state of an unfired ceramic wiring board, since the separation groove is formed on the through-hole conductor layer, the through-hole conductor layer The plating auxiliary wiring layer, which is internally connected and connects the wiring to each other, will not be cut.

したがりて、その後の焼成し、配線の一端を電極とし電
気メツキ法により、配線層上にメッキを施すことができ
る。
Therefore, the wiring layer can be plated by subsequent firing and electroplating using one end of the wiring as an electrode.

また、未焼成セラミツク基板の状態のときに形成した深
い分離溝を基線として、焼成後裔セラミック配線基板に
切断することがら、切断を容易ならしめ、かつ確実に切
断できる。
In addition, since the fired descendant ceramic wiring board is cut using the deep separation grooves formed in the unfired ceramic substrate as a base line, the cutting can be done easily and reliably.

さらに本発明によれば、分離溝を未焼成セラミツク基板
に形成しておくから、ダイヤモンドカッターを使う必要
がな(、かつカッターの肩耗がない。したがって、安価
なセラミック配線基板を提供することができる。
Furthermore, according to the present invention, since the separation grooves are formed in the unfired ceramic substrate, there is no need to use a diamond cutter (and there is no shoulder wear on the cutter. Therefore, it is possible to provide an inexpensive ceramic wiring board. can.

さらに本発明によれば、四角形に切断されるべき単位配
線層パターンの端部は補助配線層にスルーホール導体層
を通して電気的接続できるので、単位配線層パターンの
スルーホール導体層が形成されるべき配線部の幅を小さ
くできる。すなわち、高密度に単位配線層パターンのタ
ーミナルを設置することができる。補助配線層は隣接す
る単位配線層パターン間にくし状に配設できるので、補
助配線層と単位配線層パターンとの電気的接続パターン
を単純なものとすることができる。
Furthermore, according to the present invention, the ends of the unit wiring layer pattern to be cut into squares can be electrically connected to the auxiliary wiring layer through the through-hole conductor layer, so that the through-hole conductor layer of the unit wiring layer pattern should be formed. The width of the wiring section can be reduced. That is, the terminals of the unit wiring layer pattern can be installed at high density. Since the auxiliary wiring layer can be arranged in a comb-like manner between adjacent unit wiring layer patterns, the electrical connection pattern between the auxiliary wiring layer and the unit wiring layer pattern can be made simple.

本発明は上記実施例に限定されず51、これ以外に下記
の形態で実施できるものである。
The present invention is not limited to the above-mentioned embodiment51, but can be implemented in other forms as described below.

上記実施例においては、上下層間の二つの配線層を相互
接続するスルーホール導体層に、各セラミック配線基板
に分離する分離溝を形成したが、上下層間を相互接続す
るスルーホール導体層とは別に、各配線層を相互接続す
る補助配線層の切断を防止するためにスルーホール導体
層を設け、このスルーホール導体層に分離溝を形成する
ようにしてもよい。
In the above embodiment, a separation groove was formed to separate each ceramic wiring board in the through-hole conductor layer that interconnected the two wiring layers between the upper and lower layers. Alternatively, a through-hole conductor layer may be provided to prevent cutting of the auxiliary wiring layer interconnecting each wiring layer, and a separation groove may be formed in this through-hole conductor layer.

また、未焼成セラミツク配線基板に形成する分離溝は基
板の両面圧それぞれ形成するようにしてもよい。この場
合、分離溝の形成によって各配線層を相互接続している
メッキ用補助配線層が切断されないような配線パターン
にする。
Further, the separation grooves formed in the unfired ceramic wiring board may be formed on both sides of the board. In this case, the wiring pattern is such that the plating auxiliary wiring layer interconnecting each wiring layer is not cut due to the formation of the separation groove.

本発明は一般に、パッケージ以外に単なるセラミック配
線基板を形成する場合にも利用できるものであり、多層
セラミック配線基板に限らず、単層セラミック配線基板
の製造に利用できるものである。 −
Generally, the present invention can be used to form a simple ceramic wiring board in addition to a package, and can be used not only for manufacturing a multilayer ceramic wiring board but also a single-layer ceramic wiring board. −

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明製造工程の未焼成セラミツク配線基板を
示し、(a)は平面図、(b)はA−A断面図、(c)
は下面図、第2図は本発明製造工程の分離溝形成した状
態を示す断面拡大図、第3図は本発明により得られたセ
ラミック配線基板を示すもので、[a)平面図、(b)
は断面図、(c)は下面図を示すものである。 1.2.3・・・セラミック板、4.5.6・・・配線
層、7・・・スルーホール導体層、8,9・・・補助配
線層、10・・・分離溝。 第 1 図 (り 第 2 図 第 3 図  8
FIG. 1 shows an unfired ceramic wiring board manufactured by the manufacturing process of the present invention, (a) is a plan view, (b) is a sectional view taken along line A-A, and (c) is a top view.
2 is a bottom view, FIG. 2 is an enlarged cross-sectional view showing a state in which isolation grooves are formed in the manufacturing process of the present invention, and FIG. 3 is a ceramic wiring board obtained by the present invention. )
(c) shows a cross-sectional view, and (c) shows a bottom view. 1.2.3... Ceramic plate, 4.5.6... Wiring layer, 7... Through-hole conductor layer, 8, 9... Auxiliary wiring layer, 10... Separation groove. Figure 1 (Figure 2 Figure 3 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 1、未焼成状態のセラミック大形基板上に、後工程で境
界線に沿って四角形の個別基板に分離されるべき単位配
線層パターンを互いに離間させて縦横に複数形成すると
ともに、隣接する単位配線層パターン間を離間せしめて
いるセラミック基板上に、境界線に溢って延在し、かつ
、それらの単位配線層パターンを電気的に共通接続する
ための補助配線層を形成し、前記境界線が横切る前記単
位配線層パターンの各配線層に対し、前記境界線に対応
する位置にスルーホール導体層を配設し、前記スルーホ
ール導体層を通る境界線上に沿って前記スルーホール導
体層より幅の細い分離溝を形成した後、前記大形基板を
焼成し、しかる後、前記補助配線層および前記スルーホ
ール導体層を通して前記単位配線層パターンに電気メッ
キを施し、前記分離溝に沿って前記大形基板を四角形の
個別基板に切断することを特徴とするセラミック配線層
基板の製造法。
1. On a large ceramic substrate in an unfired state, a plurality of unit wiring layer patterns to be separated into rectangular individual substrates along boundary lines in a later process are formed vertically and horizontally, spaced apart from each other, and adjacent unit wiring patterns are formed. An auxiliary wiring layer is formed on the ceramic substrate separating the layer patterns, extending over the boundary line and for electrically connecting the unit wiring layer patterns in common, A through-hole conductor layer is provided at a position corresponding to the boundary line for each wiring layer of the unit wiring layer pattern that is crossed by After forming a narrow separation groove, the large substrate is fired, and then electroplating is applied to the unit wiring layer pattern through the auxiliary wiring layer and the through-hole conductor layer, and the large substrate is formed along the separation groove. A method for manufacturing a ceramic wiring layer board, which is characterized by cutting a shaped board into square individual boards.
JP11297784A 1984-06-04 1984-06-04 Method of producing ceramic circuit board Granted JPS6024093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11297784A JPS6024093A (en) 1984-06-04 1984-06-04 Method of producing ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11297784A JPS6024093A (en) 1984-06-04 1984-06-04 Method of producing ceramic circuit board

Publications (2)

Publication Number Publication Date
JPS6024093A true JPS6024093A (en) 1985-02-06
JPS6155280B2 JPS6155280B2 (en) 1986-11-27

Family

ID=14600301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11297784A Granted JPS6024093A (en) 1984-06-04 1984-06-04 Method of producing ceramic circuit board

Country Status (1)

Country Link
JP (1) JPS6024093A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271493A (en) * 1986-05-20 1987-11-25 日立マクセル株式会社 Semiconductor device
JP2003017816A (en) * 2001-06-28 2003-01-17 Kyocera Corp Wiring board of multiple allocation
JP2010056513A (en) * 2008-07-28 2010-03-11 Kyocera Corp Method for manufacturing multi-piece wiring board, and multi-piece wiring board, wiring board and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2447284A1 (en) * 1973-10-04 1975-04-17 Minnesota Mining & Mfg METHOD FOR APPLYING EVEN GOLD PLATING TO CERAMIC SUBSTRATES
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2447284A1 (en) * 1973-10-04 1975-04-17 Minnesota Mining & Mfg METHOD FOR APPLYING EVEN GOLD PLATING TO CERAMIC SUBSTRATES
JPS5062773A (en) * 1973-10-04 1975-05-28
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271493A (en) * 1986-05-20 1987-11-25 日立マクセル株式会社 Semiconductor device
JP2003017816A (en) * 2001-06-28 2003-01-17 Kyocera Corp Wiring board of multiple allocation
JP4605945B2 (en) * 2001-06-28 2011-01-05 京セラ株式会社 Multi-circuit board and method for manufacturing electronic device
JP2010056513A (en) * 2008-07-28 2010-03-11 Kyocera Corp Method for manufacturing multi-piece wiring board, and multi-piece wiring board, wiring board and electronic device

Also Published As

Publication number Publication date
JPS6155280B2 (en) 1986-11-27

Similar Documents

Publication Publication Date Title
US4328530A (en) Multiple layer, ceramic carrier for high switching speed VLSI chips
US3926746A (en) Electrical interconnection for metallized ceramic arrays
US4525597A (en) Ceramic leadless packages and a process for manufacturing the same
US5700549A (en) Structure to reduce stress in multilayer ceramic substrates
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
JPS58114498A (en) Board
JPS5842639B2 (en) Manufacturing method of ceramic wiring board
JPH10270819A (en) Surface mounting electronic part and its manufacture
US5790386A (en) High I/O density MLC flat pack electronic component
JPS6024093A (en) Method of producing ceramic circuit board
JP2737712B2 (en) Chip carrier, method of manufacturing the same, and method of mounting element
EP0098114B1 (en) Leadless chip carrier semiconductor integrated circuit device
JP2943773B2 (en) IC package
JP2000068149A (en) Laminated electronic component and manufacture therefor
JP3994312B2 (en) Printed wiring board, manufacturing method thereof, and interposer substrate
JPH05102621A (en) Conductive pattern
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JP2009194000A (en) Multiple wiring board
JPH025027B2 (en)
JPH0286159A (en) Semiconductor device
JPH03215995A (en) Multilayer wired module
JPH07221433A (en) Ceramic circuit board and its manufacture
JP4303539B2 (en) Multiple wiring board
JPH0727989B2 (en) Method for manufacturing ceramic package type semiconductor device
JP2743524B2 (en) Hybrid integrated circuit device