JP2943773B2 - IC package - Google Patents

IC package

Info

Publication number
JP2943773B2
JP2943773B2 JP18060897A JP18060897A JP2943773B2 JP 2943773 B2 JP2943773 B2 JP 2943773B2 JP 18060897 A JP18060897 A JP 18060897A JP 18060897 A JP18060897 A JP 18060897A JP 2943773 B2 JP2943773 B2 JP 2943773B2
Authority
JP
Japan
Prior art keywords
ceramic
package
index mark
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18060897A
Other languages
Japanese (ja)
Other versions
JPH1117061A (en
Inventor
正則 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP18060897A priority Critical patent/JP2943773B2/en
Publication of JPH1117061A publication Critical patent/JPH1117061A/en
Application granted granted Critical
Publication of JP2943773B2 publication Critical patent/JP2943773B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ICパッケージに
関し、特にインデックスマーク付きセラミック製ICパ
ッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC package, and more particularly to a ceramic IC package with an index mark.

【0002】[0002]

【従来の技術】一般にICチップ搭載用パッケージに
は、使用時の方向を指示するインデックスマークあるい
は形状を備えている。これは、使用方向を間違えた場合
に、ICチップが誤動作したり、回路の短絡等によっ
て、安全上の問題が発生することを防止するためであ
り、セラミック製ICパッケージにおいても、同じ機能
を持ったインデックスマーク、形状或いはその両方を備
えている。
2. Description of the Related Art Generally, a package for mounting an IC chip is provided with an index mark or a shape for indicating a direction of use. This is to prevent the IC chip from malfunctioning or the occurrence of a safety problem due to a short circuit or the like when the direction of use is wrong, and the same function is provided in the ceramic IC package. Index marks, shapes, or both.

【0003】通常、セラミック製ICパッケージの場
合、インデックスマーク材料として内部配線層と同一の
導体材料(例えばタングステンを主成分とする導体材
料)が用いられる。
Usually, in the case of a ceramic IC package, the same conductive material as the internal wiring layer (for example, a conductive material mainly containing tungsten) is used as an index mark material.

【0004】これは、インデックスマーク材料に内部配
線と同じ材料を使用した方が、材料調達及び管理が容易
であり、内部配線層と同−の製造工程・設備が利用可能
といった利点を享受できる、ためである。その結果、最
終的に得られるインデックスマークは、薄い乳白色を呈
し、下地色がわずかに透けた状態となる。したがって、
セラミック部が白色の場合、外観上インデックスマーク
を識別できず、このままではインデックスマークとして
の機能を果たさない。また、セラミック部が黒色あるい
は小豆系の色であった場合でも、下地色がわずかに透け
て見えることから、認識しにくい、といった問題点があ
る。
[0004] When the same material as the internal wiring is used as the index mark material, the material can be easily procured and managed, and the same manufacturing process and equipment as the internal wiring layer can be used. That's why. As a result, the index mark finally obtained has a light milky white color and the base color is slightly transparent. Therefore,
When the ceramic part is white, the index mark cannot be identified from the appearance, and the function as the index mark cannot be performed as it is. In addition, even when the ceramic part is black or reddish-colored, there is a problem that it is difficult to recognize because the base color is slightly seen through.

【0005】これら問題の解決を図るため、従来、
(1)インデックスマーク導体材料表面にメッキを施し
て下地色との差別化を図る、(2)インデックス形状を
備える、或いは、上記(1)、(2)の両方を備える、
といった対策が施されている。例えば実開昭61−46
739号公報には、パッケージ表面のインデックスマー
ク導体部表面に、電解メッキ法によるメッキ層を備えた
ICパッケージ構造が提案されている。
In order to solve these problems, conventionally,
(1) plating on the surface of the index mark conductor material to differentiate it from the underlying color, (2) having an index shape, or having both of (1) and (2) above.
Such measures are taken. For example, Japanese Utility Model Application 61-46
No. 739 proposes an IC package structure having a plating layer formed by electrolytic plating on the surface of an index mark conductor on the surface of a package.

【0006】図7は、従来のインデックスマーク製造工
程を、セラミック製ICパッケージの代表的存在である
PGA(ピン・グリッド・アレイ)型セラミック製IC
パッケージを例に示した工程図である。
FIG. 7 shows a conventional index mark manufacturing process using a PGA (pin grid array) type ceramic IC, which is a typical example of a ceramic IC package.
FIG. 4 is a process diagram illustrating a package as an example.

【0007】まず、アルミナセラミック及びガラス成分
を主成分とするシート状のセラミック層(以下、「グリ
ーンシート」という)1を所定の寸法に製造・加工する
(図7(a)参照)。
First, a sheet-like ceramic layer (hereinafter, referred to as a "green sheet") 1 mainly composed of an alumina ceramic and a glass component is manufactured and processed to a predetermined size (see FIG. 7A).

【0008】次に、グリーンシート1にシート開口部5
と、インデックスマークと後述する電解メッキ用パター
ン13とを電気的に接続するためのインデックスマーク
用スルーホール2を金型等を用い形成する(図7(b)
参照)。
Next, the sheet opening 5 is formed in the green sheet 1.
And a through hole 2 for an index mark for electrically connecting the index mark and an electrolytic plating pattern 13 described later are formed using a mold or the like (FIG. 7B).
reference).

【0009】続いて、インデックスマーク用スルーホー
ル2にタングステンを主成分とするペースト状の導体を
圧入し、ビア3を形成する(図7(c)参照)。
Subsequently, a paste-like conductor containing tungsten as a main component is press-fitted into the index mark through hole 2 to form a via 3 (see FIG. 7C).

【0010】最後に、グリーンシート1上の所定の位置
に、タングステンを主成分とする導体ペーストを印刷す
ることでインデックスマーク用パターン4を形成し、セ
ラミック製ICパッケージ表面に使用される第1グリー
ンシート6を得る(図7(d)参照)。なお、図7
(d)は、図7(e)の平面図のA−A′線断面図であ
る。
[0010] Finally, a conductive paste containing tungsten as a main component is printed at a predetermined position on the green sheet 1 to form an index mark pattern 4, and the first green used on the surface of the ceramic IC package is formed. The sheet 6 is obtained (see FIG. 7D). FIG.
FIG. 7D is a sectional view taken along line AA ′ of the plan view of FIG.

【0011】同様に、他のセラミック層についても、以
下の(a)〜(d)に示す工程を経て製造され、その製
造フローは、前記した第1グリーンシート6とほぼ同様
である。
Similarly, the other ceramic layers are manufactured through the following steps (a) to (d), and the manufacturing flow is substantially the same as that of the first green sheet 6 described above.

【0012】(a)グリーンシート製造・加工、 (b)開口部及びスルーホール形成、 (c)スルーホールヘの導体圧入によるビア形成、 (d)パターン印刷。(A) production and processing of green sheets; (b) formation of openings and through holes; (c) formation of vias by press-fitting conductors into through holes; and (d) pattern printing.

【0013】このようにして製造された各グリーンシー
トを、積層・接着し(図8(b)参照)、欠け防止のた
めの面取り13を行った後、電解メッキ用パターン14
をシート側面に印刷することで、グリーンシート積層体
15を得る(図8(c)参照)。
The green sheets thus manufactured are laminated and adhered (see FIG. 8B), chamfered 13 to prevent chipping, and then subjected to electrolytic plating pattern 14.
Is printed on the side surface of the sheet to obtain a green sheet laminate 15 (see FIG. 8C).

【0014】図8は、積層数4枚のセラミック製PGA
型ICパッケージの積層工程及び構造を示したものであ
り、図8(a)には、第1〜第4グリーンシートの各々
の断面構造を示し、図8(b)は第1〜第4グリーンシ
ート6〜9の積層状態を示している。また図8(c)
は、電解メッキ用パターン14を積層体側面に印刷して
得られたグリーンシート積層体15を示している。
FIG. 8 shows a ceramic PGA having four laminated layers.
FIG. 8A shows a cross-sectional structure of each of the first to fourth green sheets, and FIG. 8B shows the first to fourth green sheets. 10 illustrates a stacked state of sheets 6 to 9. FIG. 8 (c)
Shows a green sheet laminate 15 obtained by printing a pattern 14 for electrolytic plating on the side surface of the laminate.

【0015】図8(a−1)を参照すると、第2グリー
ンシート7は、スルーホール加工ズレ及び積層ズレに伴
う断線を防止するための受けランド10が、インデック
スマーク用パターン4と同じタングステンを主成分とす
る導体ペーストによりスクリーン印刷されており、下層
に位置する第3グリーンシート8上の内部配線パターン
11と接続するためのビア3も形成されている。
Referring to FIG. 8A, the second green sheet 7 has a receiving land 10 for preventing disconnection due to a through hole processing shift and a stacking shift, and the same land as the index mark pattern 4 made of tungsten. Screen printing is performed using a conductive paste as a main component, and vias 3 for connecting to the internal wiring patterns 11 on the lower third green sheet 8 are also formed.

【0016】図8(a−3)を参照すると、第3グリー
ンシート8には、ボンディング用パターンを含む内部配
綾パターン11がスクリーン印刷されており、外部端子
接続用パターン12と電気的に接続されるビア3も形成
されている。
Referring to FIG. 8A, an internal arrangement pattern 11 including a bonding pattern is screen-printed on the third green sheet 8, and is electrically connected to the external terminal connection pattern 12. A via 3 to be formed is also formed.

【0017】また、図8(a−4)を参照すると、第4
グリーンシート9表面には、受けランド10が、裏面に
は外部端子接続用パターン12がスクリーン印刷されて
おり、受けランド10と外部端子接続用パターン12は
ビア3により電気的に接続されている。
Referring to FIG. 8 (a-4), the fourth
Receiving lands 10 are screen-printed on the front surface of the green sheet 9, and external terminal connection patterns 12 are screen-printed on the back surface. The receiving lands 10 and the external terminal connection patterns 12 are electrically connected by vias 3.

【0018】また図9は、セラミック製PGA型ICパ
ッケージの積層工程以降の基本的な製造工程を示した工
程断面図である。
FIG. 9 is a process sectional view showing a basic manufacturing process after the laminating process of the ceramic PGA type IC package.

【0019】グリーンシート積層体15(図8(c)参
照)を、還元雰囲気中・1000℃以上の温度で焼成す
ることで、セラミック焼結体16を得る(図9(a)参
照)。
The green sheet laminate 15 (see FIG. 8C) is fired in a reducing atmosphere at a temperature of 1000 ° C. or more to obtain a ceramic sintered body 16 (see FIG. 9A).

【0020】得られたセラミック焼結体16の導体表面
にNiメッキ17を施す(図9(b)参照)。
A nickel plating 17 is applied to the conductor surface of the obtained ceramic sintered body 16 (see FIG. 9B).

【0021】その後、治工具を用いて外部端子18を所
定位置に配置、Ag一Cu金属ロウ材19によりセラミ
ック焼結体16と接続する(図9(c)参照)。
Thereafter, the external terminal 18 is arranged at a predetermined position using a jig and is connected to the ceramic sintered body 16 by an Ag-Cu metal brazing material 19 (see FIG. 9C).

【0022】再度、Niメッキ20を施した後(図9
(d)参照)、Auメッキ等の外装メッキ21を施す
(図9(d)参照)。
After the Ni plating 20 is applied again (FIG. 9)
(See FIG. 9D), and an outer plating 21 such as Au plating is applied (see FIG. 9D).

【0023】最終的にパッケージ側面を所定の寸法に研
磨し、電解メッキ用パターン14を取り除くことで、セ
ラミック製PGA型ICパッケージ23が得られる(図
9(e)参照)。但し、上記説明では、全て電解メッキ
用パターン14を利用した電解メッキ法によるメッキを
想定しているが、電解メッキ用パターン14を利用しな
い無電解メッキ法の場合には、電解メッキ用パターン1
4を印刷する工程、パッケージ側面の研磨工程、インデ
ックスマーク用スルーホール2形成、ビア3形成工程が
存在しないだけで、その他工程は電解メッキの場合と同
じである。
Finally, the side surface of the package is polished to a predetermined size and the electrolytic plating pattern 14 is removed to obtain a ceramic PGA type IC package 23 (see FIG. 9E). However, in the above description, plating by the electroplating method using the electrolytic plating pattern 14 is all assumed. However, in the case of the electroless plating method not using the electrolytic plating pattern 14, the electrolytic plating pattern 1 is used.
The steps of printing are the same as those in the case of electrolytic plating, except that there is no step of printing 4, a step of polishing the side surface of the package, a step of forming through holes 2 for index marks, and a step of forming vias 3.

【0024】また、形状をインデックスとする場合は、
図10に示すように、インデックスコーナー24のみ、
他のコーナーと異なる形状を採用し、外観上で識別をす
る方法や、外部端子の配列を非対称にし、間違えた方向
には物理的に実装できなくする方法が採用されている。
すなわち、図10(a)では、他の3つのコーナーと相
違して切り欠き部を備えたコーナー部をインデックスコ
ーナー24とし、図10(b)では、他の3つのコーナ
ーと異なり、図の右下のコーナー部の外部端子配列内周
にインデックスピン25を備え、図10(c)では、他
の3つのコーナーと異なり、図の右下のコーナー部の外
周の外部端子を設けずインデックスコーナーとして機能
させている。
When the shape is used as an index,
As shown in FIG. 10, only the index corners 24,
A method of adopting a shape different from those of other corners to identify the external appearance, or a method of asymmetric arrangement of external terminals so that physical mounting cannot be performed in the wrong direction are employed.
That is, in FIG. 10A, a corner portion provided with a notch portion unlike the other three corners is an index corner 24, and in FIG. 10B, unlike the other three corners, the right corner of the drawing is different from the other three corners. An index pin 25 is provided on the inner periphery of the external terminal array at the lower corner. In FIG. 10C, unlike the other three corners, an external terminal on the outer periphery of the lower right corner is not provided as an index corner. Functioning.

【0025】[0025]

【発明が解決しようとする課題】上述したように、IC
パッケージには、使用時の方向を指示するインデックス
マーク或いは形状が必要であるが、これらは、基本的
に、電気的な機能を有していず、ICそのものの動作に
は、作用・影響しないものである。
SUMMARY OF THE INVENTION As described above, an IC
The package needs index marks or shapes to indicate the direction of use, but these basically have no electrical function and do not affect or affect the operation of the IC itself. It is.

【0026】したがって、インデックスマークあるいは
形状の形成は、IC本来の目的から外れており、余分な
工程・材料をかけて、コスト高になっているともいえ
る。
Therefore, it can be said that the formation of the index mark or the shape deviates from the original purpose of the IC, and requires extra steps and materials, resulting in an increase in cost.

【0027】また、インデックスマークを導体パターン
のみで構成した場合には、視認性が悪く、形状変更によ
り方向指示をする場合にも、外部端子配置から大きく異
なった形状を採れないため、すぐに方向を判断できない
といった問題点がある。
When the index mark is composed of only the conductor pattern, the visibility is poor, and even when the direction is instructed by changing the shape, the shape cannot be changed greatly from the external terminal arrangement. Cannot be determined.

【0028】更に、外部端子配列に工夫を凝らす場合に
は、搭載方向を物理的に制限するため、方向間違いによ
る誤動作等の問題を引き起こすことは回避されるが、逆
に、間違えて搭載しようとすると、外部端子を変形させ
たり、傷つけるというように、外的損傷をICパッケー
ジに与える可能性があり、前述のインデックスマークあ
るいは形状と併せて実施する必要がある。
Further, when the external terminal arrangement is devised, the mounting direction is physically restricted, so that a problem such as a malfunction due to a wrong direction can be avoided. Then, there is a possibility that external damage may be given to the IC package such as deforming or damaging the external terminal, and it is necessary to carry out this in conjunction with the above-mentioned index mark or shape.

【0029】したがって、本発明は、上記の問題点に鑑
みてなされたものであって、その目的は、セラミック製
ICパッケージの操作性を向上すると共に、製造工程の
短縮を図ることで生産性および経済性を向上するICパ
ッケージを提供することにある。
Accordingly, the present invention has been made in view of the above-mentioned problems, and has as its object to improve the operability of a ceramic IC package and shorten the manufacturing process to improve productivity and productivity. An object of the present invention is to provide an IC package that improves economy.

【0030】[0030]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、内部配線層を有するセラミック製ICパ
ッケージにおいて、表面のセラミック層、もしくは前記
表面のセラミック層及びその下層の1又は複数のセラミ
ック層のコーナー部に切り欠きを設け、前記切り欠きを
設けたセラミック層の下層に位置する内部配線を有する
セラミック層の前記切り欠きに対応するコーナー部に設
けた内部導体パターンがこれより上層の前記セラミック
層の切り欠き部を突出して表面側からみて見えるように
し、これを方向指示マーク(以下「インデックスマー
ク」という)としたことを特徴とする。
To achieve the above object, the present invention provides a ceramic IC package having an internal wiring layer , comprising:
A ceramic layer on the surface and one or more ceramics under the ceramic layer
Notches are provided at the corners of the backing layer, and the notches are
The ceramic layer having the internal wiring located below the provided ceramic layer is provided at a corner corresponding to the notch.
The above-mentioned ceramic, in which the internal conductor pattern is
Protrude the cutout of the layer so that it can be seen from the surface side
This is characterized in that it is used as a direction indication mark (hereinafter referred to as "index mark").

【0031】[作用]本発明のセラミック製ICパッケ
ージは、セラミック表面層よりも内部配線層を有するセ
ラミック層の外形を大きくし、該セラミック層上にイン
デックスマークを有することから、インデックスマーク
用パターン印刷と内部配線パターン印刷とを同じスクリ
ーン印刷工程において実現できる。このため、インデッ
クスマーク専用パターンの印刷工程を必要とせず、製造
工程を短縮することで、従来よりも低コストで製造する
ことが可能である。
[Operation] In the ceramic IC package of the present invention, the outer shape of the ceramic layer having the internal wiring layer is made larger than the ceramic surface layer, and the index mark is formed on the ceramic layer. And the internal wiring pattern printing can be realized in the same screen printing process. For this reason, the printing process of the index mark dedicated pattern is not required, and the manufacturing process can be shortened, so that the manufacturing can be performed at a lower cost than before.

【0032】さらに、電解メッキ法を利用して外装メッ
キを行う場合には、セラミック側面に印刷された電解メ
ッキ用パターンと内部配線パターンと同一層で電気的に
接続できるため、インデックスマーク用スルーホールの
加工及びビアの形成工程が不要となり、より一層の工程
短縮、低コスト化が図れる。またAuメッキ等の外装メ
ッキを確実に実施できるので、セラミック色との区別が
容易であり、パッケージ使用方向の認識が簡単に行え
る。
Further, when the exterior plating is carried out by using the electrolytic plating method, since the electrolytic plating pattern printed on the side surface of the ceramic and the internal wiring pattern can be electrically connected in the same layer, the through holes for the index marks are provided. And the step of forming a via are not required, so that the steps can be further reduced and the cost can be reduced. Further, since external plating such as Au plating can be reliably performed, it is easy to distinguish the ceramic color from the ceramic color, and the recognition of the package use direction can be easily performed.

【0033】[0033]

【発明の実施の形態】本発明のICパッケージの実施の
形態について図面を参照して以下に説明する。図1乃至
図4は、本発明の実施の形態の製造工程を示す図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an IC package according to the present invention will be described below with reference to the drawings. 1 to 4 are views showing a manufacturing process according to the embodiment of the present invention.

【0034】図1は、本発明の実施の形態における第1
グリーンシートの製造工程を示したものである。第1グ
リーンシート6は、アルミナセラミック及びガラス成分
を主成分とするグリーンシート1を所定寸法に製造・加
工し(図1(a)参照)。続いて、グリーンシート1に
シート開口部5と、後述するインデックスマークが見え
るように、コーナー部に切り欠き(図1(c)では右下
コーナー)を、金型等を用いて形成して、セラミック製
ICパッケージ表面に使用される第1グリーンシート6
を得る(図1(b)、図1(c)参照)。図1(b)
は、図1(c)の平面図のA−A′線断面図である。
FIG. 1 shows a first embodiment of the present invention.
It shows a manufacturing process of a green sheet. The first green sheet 6 is manufactured and processed into a green sheet 1 having alumina ceramics and a glass component as main components to a predetermined size (see FIG. 1A). Subsequently, a notch (a lower right corner in FIG. 1C) is formed in a corner portion of the green sheet 1 so that the sheet opening 5 and an index mark described later can be seen using a mold or the like. First green sheet 6 used for ceramic IC package surface
(See FIGS. 1B and 1C). FIG. 1 (b)
FIG. 2 is a sectional view taken along line AA ′ of the plan view of FIG.

【0035】また、第2グリーンシート7(図3で説明
するように積層される)も、同様に以下の(a)〜
(b)の工程で製造される。
The second green sheet 7 (laminated as described in FIG. 3) also has the following (a) to (g).
It is manufactured in the step (b).

【0036】(a)グリーンシート製造・加工、 (b)開口部形成。(A) Production and processing of green sheets, (b) formation of openings.

【0037】図2は、第3グリーンシート8(図3で説
明するように積層される)の製造フローを示しており、
アルミナセラミック及びガラス成分を主成分とするグリ
ーンシート1を所定寸法に製造・加工し(図2(a)参
照)、こうして得られたグリーンシート1にシート開口
部5およびスルーホール2を金型等を用い形成する(図
2(b)参照)。
FIG. 2 shows a manufacturing flow of the third green sheet 8 (laminated as described in FIG. 3).
A green sheet 1 having alumina ceramics and a glass component as main components is manufactured and processed into a predetermined size (see FIG. 2A), and a sheet opening 5 and a through hole 2 are formed in the green sheet 1 thus obtained by using a mold or the like. (See FIG. 2B).

【0038】続いて、スルーホール2にタングステンを
主成分とするペースト状の導体を圧入しビア3を形成す
る(図2(c)参照)。
Subsequently, a paste-like conductor containing tungsten as a main component is press-fitted into the through-hole 2 to form a via 3 (see FIG. 2C).

【0039】最終的に、グリーンシート1の所定位置
に、タングステンを主成分とする導体ペーストを印刷す
ることで、内部配線パターン11及びインデックスマー
ク用パターン4を形成、セラミック製ICパッケージに
使用される第3グリーンシート8を得る(図2(d)参
照)。なお、図2(e)は、図2(d)をインデックス
マーク方向からみた平面図であり、図2(d)は図2
(e)のA−A′線断面図である。
Finally, a conductive paste containing tungsten as a main component is printed at a predetermined position on the green sheet 1 to form the internal wiring pattern 11 and the index mark pattern 4, which is used for a ceramic IC package. A third green sheet 8 is obtained (see FIG. 2D). FIG. 2E is a plan view of FIG. 2D as viewed from the direction of the index mark, and FIG.
FIG. 3E is a sectional view taken along line AA ′ of FIG.

【0040】同様に他のセラミック層についても、製造
フローは、上記した第3グリーンシート8とほぼ同様
に、以下の(a)〜(d)の工程を経て製造される。
Similarly, the other ceramic layers are manufactured through the following steps (a) to (d) in substantially the same manner as the third green sheet 8 described above.

【0041】(a)グリーンシート製造・加工、 (b)開口部及びスルーホール形成、 (c)スルーホールヘの導体庄入によるビア形成、 (d)パターン印刷。(A) production and processing of green sheets; (b) formation of openings and through holes; (c) formation of vias by inserting conductors into through holes; and (d) pattern printing.

【0042】このようにして製造された各グリーンシー
トを積層・接着し、欠け防止のための面取り13を行っ
た後、電解メッキ用パターン14をシート側面に印刷す
ることで、グリーンシート積層体15を得る(図3参
照)。
The green sheets manufactured in this manner are laminated and adhered, chamfered 13 for preventing chipping, and then an electroplating pattern 14 is printed on the side surface of the sheet to form a green sheet laminate 15. (See FIG. 3).

【0043】図3は、積層数4枚のセラミック製PGA
型ICパッケージの積層過程・構造を示したものであ
り、図3(a)は、第1〜第4のグリーンシート6〜9
の断面構造を示し、図3(b)は、第1〜第4グリーン
シート6〜9の積層状態を示し、図3(c)は、電解メ
ッキ用パターン14を積層体側面に印刷して得られたグ
リーンシート積層体14を示している。
FIG. 3 shows a ceramic PGA having four laminated layers.
FIG. 3A shows a lamination process / structure of a type IC package. FIG. 3A shows first to fourth green sheets 6 to 9.
3 (b) shows the state of lamination of the first to fourth green sheets 6 to 9, and FIG. 3 (c) shows a pattern obtained by printing the pattern 14 for electrolytic plating on the side surface of the laminate. 2 shows the obtained green sheet laminate 14.

【0044】グリーンシート積層体15を還元雰囲気中
・1000℃以上の温度で焼成することでセラミック焼
結体を得て、該セラミック焼結体の導体表面にNiメッ
キ17を施した後、治工具を用いて外部端子18を所定
位置に配置、Ag−Cu金属ロウ材19によりセラミッ
ク焼結体と接続する。
The green sheet laminate 15 is fired in a reducing atmosphere at a temperature of 1000 ° C. or higher to obtain a ceramic sintered body. The external terminal 18 is arranged at a predetermined position by using the Ag-Cu metal brazing material 19 and is connected to the ceramic sintered body.

【0045】再度、Niメッキ20を施した後、Auメ
ッキ等の外装メッキ21を施す。最終的にパッケージ側
面を所定の寸法に研磨して、電解メッキ用パターンを取
り除くことで本発明のセラミック製PGA型ICパッケ
ージ29が得られる(図8参照)。但し、上記説明で
は、全て電解メッキ用パターンを利用した電解メッキ法
によるメッキを想定しているが、電解メッキ用パターン
を利用しない無電解メッキ法の場合には、電解メッキ用
パターン14を印刷する工程が存在しないだけで、その
他の工程は電解メッキの場合と同じである。
After the Ni plating 20 is applied again, the outer plating 21 such as Au plating is applied. Finally, the side surface of the package is polished to a predetermined size and the pattern for electrolytic plating is removed to obtain the ceramic PGA type IC package 29 of the present invention (see FIG. 8). However, in the above description, the plating by the electroplating method using the pattern for electroplating is assumed, but in the case of the electroless plating method without the pattern for electroplating, the pattern 14 for electroplating is printed. Other steps are the same as in the case of electrolytic plating, except that there is no step.

【0046】またセラミック材料には、アルミナ以外に
窒化アルミニウム、ムライト、ガラスセラミックが使用
可能であり、外装メッキにはAu以外のNi、Pb−S
n、Snメッキ等が使用できる。
In addition to alumina, aluminum nitride, mullite and glass ceramic can be used as the ceramic material. Ni, Pb-S other than Au is used for the outer plating.
n, Sn plating or the like can be used.

【0047】図4(a)及び図4(b)は、上記した本
発明の実施の形態のセラミック製ICパッケージをイン
デックス方向からみた平面図及び断面図である。セラミ
ック製PGA型ICパッケージ29は、下層に形成され
るインデックスマーク30が外観で見えるような切り欠
きをコーナー部に1カ所持ったセラミック表面層(第1
セラミック層)及び第2セラミック層と、第1、第2セ
ラミック層よりも外形の大きな内部配線を有するセラミ
ック層(図では第3セラミック層)を有し、このセラミ
ック層のコーナー部に、電解メッキ法或いは無電解メッ
キ法によるAuメッキ処理を施されたインデックスマー
ク30を備えている。
FIGS. 4A and 4B are a plan view and a cross-sectional view of the ceramic IC package according to the embodiment of the present invention as viewed from the index direction. The ceramic PGA type IC package 29 has a ceramic surface layer (first surface) having a cutout at one corner so that the index mark 30 formed in the lower layer can be seen from the outside.
A ceramic layer), a second ceramic layer, and a ceramic layer (third ceramic layer in the figure) having an internal wiring having a larger outer shape than the first and second ceramic layers. An index mark 30 which has been subjected to an Au plating process by a plating method or an electroless plating method is provided.

【0048】[0048]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0049】図5は、本発明の第一の実施例の構成を示
しており、図5(a)は平面図、図5(b)は図5
(a)のA−A′線の断面図である。セラミック製PG
A型ICパッケージ32は、下層に形成されるインデッ
クスマーク30が外観で見えるような切り欠きをコーナ
ー部に1カ所持ったセラミック表面層(第1セラミック
層35)及び第2セラミック層36と、第1、第2セラ
ミック層35、36よりも外形の大きな内部配線を有す
るセラミック層を有し、このセラミック層のコーナー部
に、電解メッキ法或いは無電解メッキ法によるAuメッ
キ処理を施されたインデックスマーク30を備えてい
る。
FIG. 5 shows the structure of the first embodiment of the present invention. FIG. 5 (a) is a plan view, and FIG.
It is sectional drawing of the AA 'line of (a). Ceramic PG
The A-type IC package 32 has a ceramic surface layer (first ceramic layer 35) and a second ceramic layer 36 each having a cutout at one corner so that the index mark 30 formed in the lower layer can be seen from the outside. An index mark having a ceramic layer having internal wiring larger in outer shape than the first and second ceramic layers 35 and 36, and having a corner portion of the ceramic layer subjected to an Au plating process by an electrolytic plating method or an electroless plating method. 30.

【0050】これにより、本実施例においては、従来必
要とされていた、(1)第1セラミック層35となる第
1グリーンシート6へのビア3形成工程、及び(2)イ
ンデックスマーク用パターン4印刷工程の2工程と、
(3)第2セラミック層36となる第2グリーンシート
ヘのビア形成工程、及び(4)受けランド10印刷工程
の2工程の、併せて4工程を省略できる。
Thus, in this embodiment, (1) the step of forming the via 3 in the first green sheet 6 to be the first ceramic layer 35, and (2) the index mark pattern 4 2 steps of printing process,
Four steps can be omitted, including (3) a step of forming a via on the second green sheet to be the second ceramic layer 36 and (4) a step of printing the receiving land 10.

【0051】本実施例は、インデックスマーク30が1
カ所設けた例を示したが、ICパッケージの使用方向を
判断できれば必ずしも1カ所である必要はない。
In this embodiment, when the index mark 30 is 1
Although an example in which the IC package is provided is shown, it is not always necessary to provide one IC package if the use direction of the IC package can be determined.

【0052】図6は、本発明の第二の実施例の構成を示
したものであり、図6(a)は第1セラミック層の平面
図、図6(b)は第2セラミック層の平面図であり、図
6(c)は、図6(a)のA−A′線の断面図である。
FIG. 6 shows the structure of a second embodiment of the present invention. FIG. 6 (a) is a plan view of a first ceramic layer, and FIG. 6 (b) is a plan view of a second ceramic layer. FIG. 6C is a cross-sectional view taken along line AA ′ of FIG. 6A.

【0053】セラミック製PGA型ICパッケージ34
は、複数の内部配線層を持ったPGA型ICパッケージ
を示している。ICパッケージ34は、第2セラミック
層36に形成されるインデックスマーク30が外観で見
えるような形状を持ったセラミック表面層(第1セラミ
ック層35)と、内部配線パターン33およびインデッ
クスマーク用パターン4が設けられた第2セラミック層
36と、内部配線パターン11を有する第3セラミック
層37と、第2セラミック層36に電解メッキ法或いは
無電解メッキ法によってAuメッキ処理を施したインデ
ックスマーク30を備えて構成されている。
Ceramic PGA type IC package 34
Shows a PGA type IC package having a plurality of internal wiring layers. The IC package 34 has a ceramic surface layer (first ceramic layer 35) having a shape such that the index marks 30 formed on the second ceramic layer 36 can be seen in appearance, an internal wiring pattern 33 and an index mark pattern 4. A second ceramic layer 36 provided, a third ceramic layer 37 having the internal wiring pattern 11, and an index mark 30 in which the second ceramic layer 36 is subjected to Au plating by an electrolytic plating method or an electroless plating method. It is configured.

【0054】これにより、本実施例では、従来必要であ
った、(1)第1セラミック層35となる第1グリーン
シート6へのビア3形成、及び(2)インデックスマー
ク用パターン4印刷工程の2工程が省略可能となる。
Thus, in this embodiment, the steps of (1) forming the via 3 in the first green sheet 6 to be the first ceramic layer 35 and (2) printing the index mark pattern 4 which are conventionally required Two steps can be omitted.

【0055】この場合、前記第一の実施例より削減工程
数が減るものの、図10(a)からわかるように、イン
デックスマーク30を大きく設定できるため視認性に優
れるICパッケージを提供できる。
In this case, although the number of reduction steps is smaller than in the first embodiment, as can be seen from FIG. 10A, the index mark 30 can be set large, so that an IC package excellent in visibility can be provided.

【0056】[0056]

【発明の効果】以上説明したように、本発明のICパッ
ケージによれば、従来の製造工程の一部の製造工程を削
減できるため、従来よりも、低コストのICパッケージ
を提供できる。
As described above, according to the IC package of the present invention, since a part of the conventional manufacturing steps can be reduced, an IC package with lower cost than the conventional one can be provided.

【0057】更に本発明のICパッケージによればイン
デックスマークに確実に外装メッキを施せることから、
セラミック色との識別が容易となり、使用方向の確認の
容易な操作性に優れるICパッケージを提供することが
可能となる。
Further, according to the IC package of the present invention, since the exterior plating can be reliably applied to the index mark,
It becomes easy to distinguish the ceramic color from the ceramic color, and it is possible to provide an IC package which is easy to confirm the direction of use and has excellent operability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(b)は、本発明の実施の形態のパッ
ケージ表面層(第1グリーンシート)の製造フローを説
明するための工程断面図である。(c)は、図1(b)
をインデックスマーク方向から見た平面図である。
FIGS. 1A and 1B are process cross-sectional views illustrating a manufacturing flow of a package surface layer (first green sheet) according to an embodiment of the present invention. FIG. 1C shows the state shown in FIG.
Is a plan view as viewed from the direction of the index mark.

【図2】(a)〜(d)は、本発明の実施の形態におけ
る内部配線及びインデックスマーク印刷層の製造フロー
を説明するための工程断面図である。(e)は図2
(a)をインデックスマーク方向から見た平面図であ
る。
FIGS. 2A to 2D are process cross-sectional views illustrating a manufacturing flow of an internal wiring and an index mark printing layer according to an embodiment of the present invention. (E) is FIG.
FIG. 3A is a plan view of the apparatus viewed from the direction of an index mark.

【図3】(a)〜(c)は、本発明の実施の形態におけ
るセラミック製PGA型ICパッケージの積層以後の製
造フローの説明するための工程断面図である。
FIGS. 3A to 3C are process cross-sectional views illustrating a manufacturing flow after lamination of a ceramic PGA type IC package according to an embodiment of the present invention.

【図4】(a)〜(b)は、本発明の実施の形態のセラ
ミック製ICパッケージをインデックス方向からみた平
面図及び断面図である。
FIGS. 4A and 4B are a plan view and a cross-sectional view of the ceramic IC package according to the embodiment of the present invention as viewed from the index direction.

【図5】本発明の第一の実施例を説明するための図であ
り、(a)は平面図、(b)は断面図である。
5A and 5B are views for explaining the first embodiment of the present invention, wherein FIG. 5A is a plan view and FIG. 5B is a cross-sectional view.

【図6】本発明の第二の実施例を説明するための図であ
り、(a)、(b)は平面図、(c)は断面図である。
FIGS. 6A and 6B are views for explaining a second embodiment of the present invention, wherein FIGS. 6A and 6B are plan views, and FIG.

【図7】(a)〜(d)は、従来のインデックスマーク
用導体層を持つパッケージ表面層(第1グリーンシー
ト)の製造フロー((e)のA−A′線断面)であり、
(e)は、図7(d)をインデックスマーク方向から見
た平面図である。
FIGS. 7 (a) to 7 (d) are flow charts (a sectional view taken along line AA ′ in FIG. 7 (e)) of a conventional package surface layer (first green sheet) having an index mark conductor layer,
FIG. 7E is a plan view of FIG. 7D viewed from the index mark direction.

【図8】(a)は従来のセラミック製PGA型ICパッ
ケージの構成層の概略図、(b)は各構成層の積層状態
の概略図、(c)は従来のグリーンシート積層体の概略
図である。
8 (a) is a schematic diagram of a constituent layer of a conventional ceramic PGA type IC package, FIG. 8 (b) is a schematic diagram of a laminated state of each constituent layer, and FIG. 8 (c) is a schematic diagram of a conventional green sheet laminate. It is.

【図9】(a)〜(e)は、従来のセラミック製PGA
型ICパッケージの積層以後の製造フローを説明するた
めの工程断面図である。
9 (a) to 9 (e) show a conventional ceramic PGA.
FIG. 9 is a process cross-sectional view for describing a manufacturing flow after lamination of the type IC package.

【図10】(a)〜(c)は、従来の形状変更によるイ
ンデックス方向指示の説明図である。
FIGS. 10A to 10C are explanatory diagrams of a conventional index direction instruction by shape change.

【符号の説明】[Explanation of symbols]

1 グリーンシート 2 インデックスマーク用スルーホール 3 ビア 4 インデックスマーク用パターン 5 シート開口部 6 第1グリーンシート 7 第2グリーンシート 8 第3グリーンシート 9 第4グリーンシート 10 ランド 11 内部配線パターン 12 外部端子接続用パターン 13 電解メッキ用パターン 14 電解メッキ用パターン 15 グリーンシート積層体 16 セラミック焼結体 17 Niメッキ 18 外部端子 19 Ag一Cu金属ロウ材 20 Niメッキ 21 外装メッキ 23 セラミック製PGA型ICパッケージ 24 インデックスコーナー 25 インデックスピン 29 セラミック製PGA型ICパッケージ 30 インデックスマーク 32 セラミック製PGA型ICパッケージ 35 第1セラミック層 36 第2セラミック層 37 第3セラミック層 DESCRIPTION OF SYMBOLS 1 Green sheet 2 Index mark through hole 3 Via 4 Index mark pattern 5 Sheet opening 6 First green sheet 7 Second green sheet 8 Third green sheet 9 Fourth green sheet 10 Land 11 Internal wiring pattern 12 External terminal connection Pattern 13 Electroplating pattern 14 Electroplating pattern 15 Green sheet laminate 16 Ceramic sintered body 17 Ni plating 18 External terminal 19 Ag-Cu metal brazing material 20 Ni plating 21 Exterior plating 23 Ceramic PGA type IC package 24 Index Corner 25 Index pin 29 Ceramic PGA type IC package 30 Index mark 32 Ceramic PGA type IC package 35 First ceramic layer 36 Second ceramic layer 3 7 Third ceramic layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】内部配線層を有するセラミック製ICパッ
ケージにおいて、 表面のセラミック層、もしくは前記表面のセラミック層
及びその下層の1又は複数のセラミック層のコーナー部
に切り欠きを設け、前記切り欠きを設けたセラミック層
の下層に位置する内部配線を有するセラミック層の前記
切り欠きに対応するコーナー部に設けた内部導体パター
ンがこれより上層の前記セラミック層の切り欠き部を突
出して表面側からみて見えるようにし、これを方向指示
マーク(以下「インデックスマーク」という)としたこ
とを特徴とするICパッケージ。
1. A ceramic IC package having an internal wiring layer, wherein a notch is provided in a surface ceramic layer or a corner portion of the surface ceramic layer and one or more ceramic layers thereunder. An internal conductor pattern provided at a corner portion corresponding to the cutout of the ceramic layer having an internal wiring located below the provided ceramic layer projects from the cutout portion of the ceramic layer above this and is seen from the surface side. And a direction indicating mark (hereinafter referred to as "index mark").
【請求項2】前記インデックスマークが、電解メッキ法
もしくは無電解メッキ法により外装メッキ処理を施され
ている、ことを特徴とする請求項記載のICパッケー
ジ。
Wherein said index mark, IC package according to claim 1, wherein the are subjected to external plating process by an electrolytic plating method or an electroless plating method.
JP18060897A 1997-06-20 1997-06-20 IC package Expired - Lifetime JP2943773B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18060897A JP2943773B2 (en) 1997-06-20 1997-06-20 IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18060897A JP2943773B2 (en) 1997-06-20 1997-06-20 IC package

Publications (2)

Publication Number Publication Date
JPH1117061A JPH1117061A (en) 1999-01-22
JP2943773B2 true JP2943773B2 (en) 1999-08-30

Family

ID=16086228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18060897A Expired - Lifetime JP2943773B2 (en) 1997-06-20 1997-06-20 IC package

Country Status (1)

Country Link
JP (1) JP2943773B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587587B2 (en) * 2001-03-26 2010-11-24 京セラ株式会社 Electronic component mounting board
JP2002374098A (en) 2001-04-13 2002-12-26 Yamaha Corp Semiconductor package and its mounting method
KR100646489B1 (en) 2004-11-12 2006-11-15 앰코 테크놀로지 코리아 주식회사 Semiconductor Device and Method of fabricating the same

Also Published As

Publication number Publication date
JPH1117061A (en) 1999-01-22

Similar Documents

Publication Publication Date Title
JP2012532465A (en) Printed circuit board manufacturing method comprising at least two printed circuit board regions, and printed circuit board
US4525597A (en) Ceramic leadless packages and a process for manufacturing the same
US4697204A (en) Leadless chip carrier and process for fabrication of same
JP2606110B2 (en) Multilayer substrate and method of manufacturing the same
JP2943773B2 (en) IC package
JP2873645B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2737712B2 (en) Chip carrier, method of manufacturing the same, and method of mounting element
US6236558B1 (en) Multilayer electronic part
JPH10294565A (en) Multilayer circuit substrate
JP2006140513A (en) Method of manufacturing ceramic multilayer substrate
JP3988250B2 (en) Multilayer circuit board manufacturing method
JP2002009188A (en) Ceramic package and its manufacturing method
JPH07221433A (en) Ceramic circuit board and its manufacture
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JPH10335822A (en) Multilayered ceramic circuit board
JP4614302B2 (en) Hybrid IC card and method for manufacturing the same
JP2004172422A (en) Three-dimensional substrate and its manufacturing method
JP2001267467A (en) Multilayer ceramic substrate, its manufacturing method and electronic device
JP2000332378A (en) Manufacture of wiring substrate
JP3184090B2 (en) Substrate for mounting integrated circuits
JP4025655B2 (en) Wiring board
JP2617518B2 (en) Ceramic package and method of manufacturing the same
JPH0719162Y2 (en) Integrated circuit package
JPH06851Y2 (en) Ceramic multilayer wiring board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990525