KR100896599B1 - Ceramic multilayer board and method thereof - Google Patents

Ceramic multilayer board and method thereof Download PDF

Info

Publication number
KR100896599B1
KR100896599B1 KR1020070108395A KR20070108395A KR100896599B1 KR 100896599 B1 KR100896599 B1 KR 100896599B1 KR 1020070108395 A KR1020070108395 A KR 1020070108395A KR 20070108395 A KR20070108395 A KR 20070108395A KR 100896599 B1 KR100896599 B1 KR 100896599B1
Authority
KR
South Korea
Prior art keywords
signal line
ceramic
ceramic sheet
pattern
insulating pattern
Prior art date
Application number
KR1020070108395A
Other languages
Korean (ko)
Other versions
KR20090042561A (en
Inventor
이태수
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070108395A priority Critical patent/KR100896599B1/en
Publication of KR20090042561A publication Critical patent/KR20090042561A/en
Application granted granted Critical
Publication of KR100896599B1 publication Critical patent/KR100896599B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern

Abstract

본 발명은 세라믹 다층 기판 및 그 제조방법에 관한 것으로, The present invention relates to a ceramic multilayer substrate and a method of manufacturing the same.

복수의 세라믹 시트가 적층된 세라믹 다층 기판에 있어서, 일면에 제1 신호라인과 이에 교차되는 제2 신호라인을 갖는 제1 세라믹 시트; 상기 제1 신호라인과 제2 신호라인이 교차되는 영역에서 상기 제1 신호라인과 제2 신호라인 사이에 구비되어 상기 제1신호라인과 제2신호라인이 서로 단락되는 것을 방지하는 절연패턴; 및 상기 제1 세라믹 시트를 덮는 제2 세라믹 시트;를 포함하며, 상기 절연패턴은 상기 제1 신호라인과 제2 신호라인의 교차중심으로부터 상기 제1 신호라인 폭의 2배 이상 10배 이하의 크기의 반경 범위 내에 구비되는 것을 특징으로 한다.A ceramic multilayer substrate in which a plurality of ceramic sheets are stacked, comprising: a first ceramic sheet having a first signal line and a second signal line crossing the first signal line; An insulation pattern provided between the first signal line and the second signal line in an area where the first signal line and the second signal line cross each other to prevent the first signal line and the second signal line from being shorted to each other; And a second ceramic sheet covering the first ceramic sheet, wherein the insulating pattern has a size that is greater than or equal to 10 times and less than or equal to 10 times the width of the first signal line from an intersection center of the first signal line and the second signal line. It is characterized in that provided in the radial range of.

본 발명에 의하면 세라믹 다층 기판의 사이즈를 줄일 수 있고, 생산성을 향상시킬 수 있으며, 비용을 절감하여 원가 경쟁력을 갖출 수 있다.According to the present invention, the size of the ceramic multilayer substrate can be reduced, productivity can be improved, and cost can be reduced to provide cost competitiveness.

세라믹 시트, 절연패턴, 신호라인, 교차 Ceramic sheet, insulation pattern, signal line, cross

Description

세라믹 다층 기판 및 그 제조 방법{CERAMIC MULTILAYER BOARD AND METHOD THEREOF} CERAMIC MULTILAYER BOARD AND METHOD THEREOF

본 발명은 세라믹 다층 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a ceramic multilayer substrate and a method of manufacturing the same.

저온 소성 세라믹(Low Temperature Co-fired Ceramic, 이하 LTCC 라 함) 기판 제조 기술은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층에 전기전도도가 우수한 Ag, Cu 등을 스크린 프린팅 공정으로 주어진 회로의 내부 전극 및 수동소자(R, L, C)를 구현하고, 각층을 적층한 후 세라믹과 금속을 동시 소성하여 (대개 1000℃ 이하) MCM (Multi-chip module) 및 다중 칩 패키지(Multi-Chip Package)를 제조하는 것을 말한다.Low Temperature Co-fired Ceramic (LTCC) Substrate manufacturing technology is based on Ag-Cu, Cu-C, and Cu-C. MCM (Multi-chip module) by implementing internal electrodes and passive elements (R, L, C) of the circuit given in the screen printing process, laminating each layer and simultaneously firing ceramic and metal (usually 1000 ℃ or less) And manufacturing a multi-chip package.

LTCC 기술은 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라서 모듈내부에 수동소자(R, L, C)를 구현할 수 있는 장점을 갖고 있으므로 부품들 간의 복합화와 경박 단소화를 가능케 한다. LTCC technology has the advantage of implementing passive elements (R, L, C) inside the module according to the process characteristics that enable simultaneous firing of ceramic and metal.

LTCC 기판은 이와 같은 내부 수동소자(Embedded Passives)를 구현할 수 있는 특징으로 인하여 SOP(System-On-Package)를 구현할 수 있어 SMD(Surface Mounted Device) 부품에서 발생하는 기생효과(parasitic effect)를 최소화시킬 수 있고, 표면 실장 시 납땜 부위에서 발생하는 전기적인 노이즈 신호의 감소에 의한 전기적 특성의 향상 및 납땜수의 감소에 의한 신뢰성 향상의 장점을 갖게 된다. 또한 LTCC의 경우 Tf(Temperature Coefficient of Resonant Frequency)의 값을 열 팽창 계수를 조절하여 최소화시킬 수 있어 유전체 공진기의 특성을 조절할 수 있는 특징도 갖고 있다.LTCC boards can implement system-on-package (SOP) due to the ability to implement such embedded passives, which minimizes the parasitic effects of surface mounted device (SMD) components. In addition, it is possible to improve the electrical characteristics due to the reduction of the electrical noise signal generated at the soldering portion during surface mounting, and the advantage of the reliability improvement by the reduction of the number of solders. In addition, in case of LTCC, the value of Tf (Temperature Coefficient of Resonant Frequency) can be minimized by adjusting the coefficient of thermal expansion, so that the characteristics of the dielectric resonator can be controlled.

LTCC 기판은 내부에 회로를 구현하고 이를 다수개 적층하여 하나의 기판을 형성하는 것이므로, 외부와 접속할 수 있는 외부 단자들이 기판의 외부에 형성되어야 하며, 이러한 외부단자가 내부의 회로패턴과 전기적으로 연결되어야 한다.Since LTCC boards implement circuits inside and stack a plurality of them to form a single board, external terminals that can be connected to the outside should be formed on the outside of the board, and these external terminals are electrically connected to the internal circuit patterns. Should be.

도 1은 일반적인 세라믹 다층 기판을 도시한 단면도로, 내부 회로는 신호라인과 신호라인 사이의 단락을 방지하기 위하여 도 1에 도시된 바와 같이 제1 세라믹 시트(10)에 복수의 신호라인(12)을 패턴인쇄시 신호라인간 일정간격을 두고 구비되고, 중첩되는 회로는 제2 세라믹 시트(20)에 신호라인(22)을 패턴인쇄하여 적층하게 된다. 그리고 그 위에 더미시트(30)를 덮어 적층하였다.1 is a cross-sectional view illustrating a general ceramic multilayer substrate, and an internal circuit includes a plurality of signal lines 12 on a first ceramic sheet 10 as shown in FIG. 1 to prevent a short circuit between the signal lines and the signal lines. When the pattern printing is provided with a predetermined interval between the signal lines, the overlapping circuit is stacked by pattern-printing the signal line 22 on the second ceramic sheet (20). And the dummy sheet 30 was covered and laminated thereon.

그러나 최근 제품의 소형화 추세에 따른 전자부품의 고밀도화 요구에 따라 기판의 사이즈는 작아지고, 이에 구비되는 내부 회로들은 복잡해지고 있어, 상기 내부 회로를 교차하지 않도록 일정간격을 두고 신호라인을 배치하는 경우 회로구성에 어려움이 있었다.However, in accordance with the recent demand for high-density electronic components due to the miniaturization of products, the size of the board becomes smaller and the internal circuits provided therein become complicated, so that when a signal line is arranged at a predetermined interval so as not to cross the internal circuit, There was a difficulty in composition.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 세라믹 다층 기판의 사이즈를 감소하고, 공정을 개선하여 생산성을 향상시키며, 비용을 절감하여 가격 경쟁력을 갖출 수 있는 다층 세라믹 기판을 제공하고자 하는 것이다. The present invention has been made to solve the above problems, the object of which is to reduce the size of the ceramic multilayer substrate, improve the process to improve productivity, reduce the cost to provide a multilayer ceramic substrate It is to provide.

상기와 같은 목적을 달성하기 위하여 본 발명은 복수의 세라믹 시트가 적층된 세라믹 다층 기판에 있어서, 일면에 제1 신호라인과 이에 교차되는 제2 신호라인을 갖는 제1 세라믹 시트; 상기 제1 신호라인과 제2 신호라인이 교차되는 영역에서 상기 제1 신호라인과 제2 신호라인 사이에 구비되어 상기 제1신호라인과 제2신호라인이 서로 단락되는 것을 방지하는 절연패턴; 및 상기 제1 세라믹 시트를 덮는 제2 세라믹 시트;를 포함하며, 상기 절연패턴은 상기 제1 신호라인과 제2 신호라인의 교차중심으로부터 상기 제1 신호라인 폭의 2배 이상 10배 이하의 크기의 반경 범위 내에 구비되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a ceramic multilayer substrate in which a plurality of ceramic sheets are stacked, comprising: a first ceramic sheet having a first signal line and a second signal line crossing the first signal line; An insulation pattern provided between the first signal line and the second signal line in an area where the first signal line and the second signal line cross each other to prevent the first signal line and the second signal line from being shorted to each other; And a second ceramic sheet covering the first ceramic sheet, wherein the insulating pattern has a size that is greater than or equal to 10 times and less than or equal to 10 times the width of the first signal line from an intersection center of the first signal line and the second signal line. It is characterized in that provided in the radial range of.

바람직하게 상기 절연패턴은 오버 글레이즈 페이스트가 제1 세라믹 시트에 패턴인쇄되거나 오버 글레이즈 필름이 제1 세라믹 시트에 부착되어 이루어진다.Preferably, the insulating pattern is formed by patterning the overglaze paste on the first ceramic sheet or attaching the overglaze film to the first ceramic sheet.

삭제delete

한편 본 발명은 제1 세라믹 시트의 상부면에 제1 신호라인을 패턴인쇄하는 단계; 상기 제1 신호라인의 일정영역을 덮는 절연패턴을 구비하는 단계; 상기 절연패턴을 지나는 제2 신호라인을 상기 제1 세라믹 시트의 상부면에 패턴인쇄하는 단계; 및 상기 제1 및 제2 신호라인을 덮도록 상기 제1 세라믹 시트의 상부에 제2 세라믹 시트를 적층하는 단계;를 포함하며, 상기 절연패턴은 상기 제1 신호라인과 제2 신호라인의 교차중심으로부터 상기 제1 신호라인 폭의 2배 이상 10배 이하의 크기의 반경 범위 내에 구비되어 상기 제1신호라인과 제2신호라인이 서로 단락되는 것을 방지하는 것을 특징으로 한다. On the other hand, the present invention comprises the steps of pattern-printing the first signal line on the upper surface of the first ceramic sheet; Providing an insulating pattern covering a predetermined region of the first signal line; Pattern-printing a second signal line passing through the insulating pattern on an upper surface of the first ceramic sheet; And stacking a second ceramic sheet on the first ceramic sheet so as to cover the first and second signal lines, wherein the insulating pattern is a cross center of the first signal line and the second signal line. It is provided in the radius range of the size of more than 2 times 10 times less than the width of the first signal line to prevent the first signal line and the second signal line from being short-circuited with each other.

바람직하게 상기 절연패턴은 오버 글레이즈 페이스트가 패턴인쇄되어 구비된다.Preferably, the insulating pattern is provided by overprinting the paste.

바람직하게 상기 절연패턴은 오버 글레이즈 필름이 부착되어 구비된다.Preferably, the insulating pattern is provided with an over glaze film attached.

삭제delete

상기와 같은 구성을 갖는 본 발명에 의하면, 하나의 세라믹 시트에서 복수의 신호라인 구성시 신호라인간 서로 교차하도록 구비하고, 교차되는 신호라인 사이에는 절연패턴을 구비함으로써 신호라인간 단락을 방지하고, 신호라인 배치를 용이하게 하며, 신호라인이 시트에서 차지하는 면적을 줄임으로써 세라믹 다층 기판의 사이즈를 줄일 수 있고, 이에 따라 생산성을 향상시킬 수 있으며, 신호라인간의 교차를 방지하기 위한 추가적인 세라믹 시트의 사용을 억제함으로써 비용을 절감하여 원가 경쟁력을 갖출 수 있는 효과를 얻을 수 있다.According to the present invention having the configuration as described above, when a plurality of signal lines in one ceramic sheet is provided so as to cross each other between the signal lines, by providing an insulating pattern between the crossing signal lines to prevent short circuit between signal lines, The use of additional ceramic sheets to facilitate signal line placement, reduce the size of the ceramic multilayer substrate by reducing the area occupied by the signal lines on the sheet, thereby improving productivity, and to prevent crossover between signal lines By suppressing the cost, the cost can be reduced and the cost competitiveness can be obtained.

이하 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 세라믹 다층 기판을 도시한 단면도이고, 도 3은 본 발명에 따른 세라믹 다층 기판을 도시한 평면도이며, 도 4(a) 내지 도 4(c)는 본 발명에 따른 세라믹 다층 기판을 제조하는 순서를 도시한 공정도이다.Figure 2 is a cross-sectional view showing a ceramic multilayer substrate according to the present invention, Figure 3 is a plan view showing a ceramic multilayer substrate according to the present invention, Figure 4 (a) to Figure 4 (c) is a ceramic multilayer according to the present invention It is a process chart which shows the procedure to manufacture a board | substrate.

본 발명에 따른 복수의 세라믹 시트가 적층된 세라믹 다층 기판은 일면에 제1 신호라인(120)과 이에 교차되는 제2 신호라인(122)을 갖는 제1 세라믹 시트(110), 상기 제1 신호라인(120)과 제2 신호라인(122)이 교차되는 영역에서 상기 제1 신호라인(120)과 제2 신호라인(122) 사이에 일정크기로 구비되는 절연패턴(130) 및 상기 제1 세라믹 시트(110)를 덮는 제2 세라믹 시트(140)를 포함하여 이루어진다.According to the present invention, a ceramic multilayer substrate having a plurality of ceramic sheets stacked thereon includes a first ceramic sheet 110 having a first signal line 120 and a second signal line 122 intersecting the first ceramic sheet 110 and the first signal line. The insulating pattern 130 and the first ceramic sheet provided to have a predetermined size between the first signal line 120 and the second signal line 122 in a region where the 120 and the second signal line 122 cross each other. And a second ceramic sheet 140 covering the 110.

상기 제1 세라믹 시트(110)에는 복수의 신호라인이 패턴인쇄되고 비아가 형성되고, 이러한 시트는 복수개 적층되어 비아연결전극을 통해 적층되는 시트에 구비되는 신호라인간 전기적으로 연결되며 세라믹 적층체를 이룬다.A plurality of signal lines are pattern-printed and vias are formed in the first ceramic sheet 110, and a plurality of such sheets are stacked and electrically connected between signal lines provided in a sheet stacked through a via connection electrode. Achieve.

상기 제1 세라믹 시트(110)는 그 일면에 서로 교차하는 제1 신호라인(120)과 제2 신호라인(122)을 구비한다.The first ceramic sheet 110 has a first signal line 120 and a second signal line 122 intersecting each other on one surface thereof.

상기 절연패턴(130)은 서로 교차되는 상기 제1 신호라인(120)과 제2 신호라인(122) 사이에 일정크기로 구비되어 제1 신호라인(120)과 제2 신호라인(122)이 서로 단락되는 것을 방지한다.The insulating pattern 130 is provided with a predetermined size between the first signal line 120 and the second signal line 122 that cross each other so that the first signal line 120 and the second signal line 122 are mutually different. Prevent short circuits.

이러한 절연패턴(130)은 오버 글레이즈 페이스트(Over Glaze Paste)가 제1 신호라인(120)의 일부분을 덮도록 상기 제1 세라믹 시트(110)의 상부에 일정크기로 인쇄되어 전극재료와 절연이 가능한 막을 형성하도록 구비될 수 있다.The insulating pattern 130 is printed on the upper portion of the first ceramic sheet 110 so that the over glaze paste covers a portion of the first signal line 120 so that the insulating pattern 130 may be insulated from the electrode material. It can be provided to form a film.

그러나 이에 한정하는 것은 아니며 일정크기로 형성된 오버 글레이즈 필름(Over Glaze Film)을 상기 제1 신호라인(120)의 일부분을 포함하여 덮도록 상기 제1 세라믹 시트(110)에 입혀 전극재료와 절연이 가능한 막을 형성하도록 구비할 수도 있다. However, the present invention is not limited thereto, and the insulating layer may be coated on the first ceramic sheet 110 to cover an over glaze film formed to a predetermined size to include a portion of the first signal line 120 to insulate the electrode material. It may also be provided to form a film.

이때 상기 절연패턴(130)은 상기 제1 신호라인(120)과 제2 신호라인(122)이 교차하는 중심으로부터 상기 제1 신호라인 폭(d)의 2배 이상 크기의 반경(r1)과 상기 제1 신호라인 폭(d)의 10배 이하의 크기의 반경(r2)범위 내에 구비되어질 수 있다.In this case, the insulating pattern 130 has a radius r1 greater than or equal to twice the width of the first signal line d from the center where the first signal line 120 and the second signal line 122 cross each other. It may be provided within the radius (r2) of the size of less than 10 times the first signal line width (d).

이렇게 구비된 절연패턴(130)은 제1 신호라인과 제2 신호라인을 분리시켜 단락을 방지하고, 절연패턴(130)이 구비되는 영역에서 교차되는 신호라인간의 간섭을 줄일 수 있게 된다.The insulation pattern 130 provided as described above may prevent the short circuit by separating the first signal line and the second signal line and reduce interference between signal lines intersecting in the region where the insulation pattern 130 is provided.

상기와 같은 세라믹 다층 기판은 제1 신호라인(120)을 패턴인쇄하는 단계; 절연패턴(130)을 구비하는 단계; 제2 신호라인(122)을 패턴인쇄하는 단계; 및 제2 세라믹 시트를 적층하는 단계;를 포함하여 제조된다.The ceramic multilayer substrate as described above comprises the steps of: pattern-printing the first signal line (120); Providing an insulating pattern 130; Pattern-printing the second signal line 122; And laminating a second ceramic sheet.

상기 제1 신호라인(120)을 패턴인쇄하는 단계는 제1 세라믹 시트(110)의 일면에 일정형태의 제1 신호라인(120)을 Ag, Cu 등의 도전성 물질로 패턴인쇄하여 이루어진다.The pattern printing of the first signal line 120 may be performed by pattern-printing a first signal line 120 having a predetermined shape on one surface of the first ceramic sheet 110 with a conductive material such as Ag or Cu.

상기 절연패턴(130)을 구비하는 단계는 상기 제1 신호라인(120)이 패턴인쇄 된 제1 세라믹 시트(110)에 상기 제1 신호라인(120)의 일정역역을 덮어 절연되도록 절연물질을 구비하여 이루어진다.The providing of the insulating pattern 130 may include an insulating material so that the first signal line 120 is insulated by covering the predetermined region of the first signal line 120 on the patterned first ceramic sheet 110. It is done by

이때 상기 절연물질은 글래스 프릿과 인쇄를 위한 수지 및 희석제 등이 혼합된 오버 글레이즈 페이스트 또는 오버 글레이즈 필름이다.In this case, the insulating material is an over glaze paste or over glaze film in which a glass frit, a resin for printing, and a diluent are mixed.

오버 글레이즈 페이스트의 경우 제1 신호라인(120)을 형성 후 소프트 베이킹하여 솔벤트를 제거한 뒤 그 위에 오버 글레이즈 페이스트를 인쇄함으로써 신호라인에 사용된 전극 재료와 절연이 가능한 막이 형성된다.In the case of the overglaze paste, after the first signal line 120 is formed, soft baking is performed to remove the solvent, and the overglaze paste is printed thereon to form a film that can insulate the electrode material used in the signal line.

오버 글레이즈 필름의 경우 필름 타입으로 제작된 오버 글레이즈를 일정크기로 잘라 제1 신호라인(120)의 일정부분을 포함하는 영역에 입힌 후 가압 등의 방식으로 평탄화하여 신호라인에 사용된 전극 재료와 절연이 가능한 막을 형성한다.In the case of the overglaze film, the overglaze made of a film type is cut into a predetermined size and coated on an area including a certain portion of the first signal line 120, and then flattened by pressing or the like to insulate the electrode material used in the signal line. This forms a possible film.

따라서 오버 글레이즈 필름타입의 경우 용액인 오버 글레이즈 페이스트를 인쇄하는 것보다 절연패턴을 쉽게 형성할 수 있게 된다.Therefore, in the case of the overglazed film type, it is possible to easily form an insulation pattern than printing an overglaze paste as a solution.

상기 제2 신호라인(122)을 패턴인쇄하는 단계는 상기 제1 세라믹 시트(110)에 일정 형태의 제2 신호라인(122)을 도전성 물질로 패턴인쇄하여 이루어지고, 이때 제2 신호라인(122)은 상기 제1 신호라인의 일정부분을 덮어 절연된 절연패턴(130)을 지나도록 구비될 수 있다.The pattern printing of the second signal line 122 is performed by pattern-printing a second signal line 122 having a predetermined shape on the first ceramic sheet 110 with a conductive material. In this case, the second signal line 122 ) May be provided so as to pass the insulating pattern 130 insulated by covering a portion of the first signal line.

그리고 상기 제2 세라믹 시트(140)를 적층하는 단계는 상기 제1 신호라인(120), 제2 신호라인(122) 및 절연패턴(130)이 형성된 제1 세라믹 시트(110)의 일면을 덮도록 제2 세라믹 시트(140)를 적층하여 이루어진다.The stacking of the second ceramic sheet 140 may cover one surface of the first ceramic sheet 110 on which the first signal line 120, the second signal line 122, and the insulating pattern 130 are formed. The second ceramic sheet 140 is laminated.

한편, 상기 절연패턴(130)은 그 구비되는 범위가 너무 좁으면 불량이 일어날 수 있고, 또 신호라인간 간섭이 발생할 수 있으며, 너무 넓으면 원가 절감에 불리하므로, 상기 절연패턴(130)은 상기 제1 신호라인(120)과 제2 신호라인(122)의 교차중심으로부터 상기 제1 신호라인(120) 폭(d)의 2배 크기의 반경(r1) 범위 이상이고, 제1 신호라인(120) 폭(d)의 10배 크기의 반경(r2) 범위 이하인 영역 내에 구비되는 것이 바람직하다. On the other hand, the insulation pattern 130 may be defective if the range provided is too narrow, and interference between signal lines may occur, and if the insulation pattern 130 is too wide, it is disadvantageous in cost reduction. From the center of the intersection of the first signal line 120 and the second signal line 122 is greater than the radius (r1) of the size twice the width (d) of the first signal line 120, the first signal line 120 ) Is preferably provided within an area that is equal to or less than the radius r2 of a size 10 times the width d.

이렇게 절연패턴을 이용하여 신호라인을 단락없이 교차시키면, 중첩되는 신호라인을 구성하기 위해 추가적인 세라믹 시트를 적층할 필요없어 시트의 적층 개수를 줄일 수 있으므로 제품의 전체 두께를 감소시킬 수 있고, 하나의 시트에 신호라인간 일정간격을 두고 서로 겹쳐지지 않도록 구비할 필요가 없어져 배선이 용이하며, 기판의 사이즈를 줄일 수 있게 되는 것이다.When the signal lines are intersected without a short circuit by using an insulation pattern, an additional ceramic sheet may not be stacked to form overlapping signal lines, thereby reducing the number of sheets stacked, thereby reducing the overall thickness of the product. There is no need to provide the sheet so that the signal lines do not overlap each other at a predetermined interval, so that wiring is easy and the size of the substrate can be reduced.

상술한 바와 같은 본 발명은 특정한 실시 예에 관하여 도시하고 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 밝혀두고자 한다.  Although the present invention as described above has been shown and described with respect to specific embodiments, those skilled in the art can vary the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be clear that it can be modified and changed.

도 1은 일반적인 세라믹 다층 기판을 도시한 단면도이다.1 is a cross-sectional view showing a general ceramic multilayer substrate.

도 2는 본 발명에 따른 세라믹 다층 기판을 도시한 단면도이다.2 is a cross-sectional view showing a ceramic multilayer substrate according to the present invention.

도 3은 본 발명에 따른 세라믹 다층 기판을 도시한 평면도이다.3 is a plan view illustrating a ceramic multilayer substrate according to the present invention.

도 4(a) 내지 도 4(c)는 본 발명에 따른 세라믹 다층 기판을 제조하는 순서를 도시한 공정도이다.4 (a) to 4 (c) are process diagrams showing a procedure for manufacturing a ceramic multilayer substrate according to the present invention.

**도면의 주요 부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

110 : 제1 세라믹 시트 120 : 제1 신호라인110: first ceramic sheet 120: first signal line

122 : 제2 신호라인 130 : 절연패턴122: second signal line 130: insulation pattern

140 : 제2 세라믹 시트140: second ceramic sheet

Claims (7)

복수의 세라믹 시트가 적층된 세라믹 다층 기판에 있어서,In a ceramic multilayer substrate in which a plurality of ceramic sheets are laminated, 일면에 제1 신호라인과 이에 교차되는 제2 신호라인을 갖는 제1 세라믹 시트;A first ceramic sheet having a first signal line on one surface thereof and a second signal line crossing the first signal line; 상기 제1 신호라인과 제2 신호라인이 교차되는 영역에서 상기 제1 신호라인과 제2 신호라인 사이에 구비되어 상기 제1신호라인과 제2신호라인이 서로 단락되는 것을 방지하는 절연패턴; 및An insulation pattern provided between the first signal line and the second signal line in an area where the first signal line and the second signal line cross each other to prevent the first signal line and the second signal line from being shorted to each other; And 상기 제1 세라믹 시트를 덮는 제2 세라믹 시트;를 포함하며,And a second ceramic sheet covering the first ceramic sheet. 상기 절연패턴은 상기 제1 신호라인과 제2 신호라인의 교차중심으로부터 상기 제1 신호라인 폭의 2배 이상 10배 이하의 크기의 반경 범위 내에 구비되는 것을 특징으로 하는 세라믹 다층 기판.The insulating pattern is a ceramic multilayer substrate, characterized in that provided in the radius of the size of more than 2 times 10 times the width of the first signal line from the center of the intersection of the first signal line and the second signal line. 제1항에 있어서, 상기 절연패턴은 오버 글레이즈 페이스트가 제1 세라믹 시트에 패턴인쇄되거나 오버 글레이즈 필름이 제1 세라믹 시트에 부착되어 이루어지는 것을 특징으로 하는 세라믹 다층 기판.The ceramic multilayer substrate of claim 1, wherein the insulating pattern is formed by overprinting the paste onto the first ceramic sheet or by attaching the overglaze film to the first ceramic sheet. 삭제delete 제1 세라믹 시트의 상부면에 제1 신호라인을 패턴인쇄하는 단계;Pattern-printing a first signal line on an upper surface of the first ceramic sheet; 상기 제1 신호라인의 일정영역을 덮는 절연패턴을 구비하는 단계;Providing an insulating pattern covering a predetermined region of the first signal line; 상기 절연패턴을 지나는 제2 신호라인을 상기 제1 세라믹 시트의 상부면에 패턴인쇄하는 단계; 및Pattern-printing a second signal line passing through the insulating pattern on an upper surface of the first ceramic sheet; And 상기 제1 및 제2 신호라인을 덮도록 상기 제1 세라믹 시트의 상부에 제2 세라믹 시트를 적층하는 단계;를 포함하며,Stacking a second ceramic sheet on top of the first ceramic sheet to cover the first and second signal lines; 상기 절연패턴은 상기 제1 신호라인과 제2 신호라인의 교차중심으로부터 상기 제1 신호라인 폭의 2배 이상 10배 이하의 크기의 반경 범위 내에 구비되어 상기 제1신호라인과 제2신호라인이 서로 단락되는 것을 방지하는 것을 특징으로 하는 세라믹 다층 기판 제조 방법. The insulating pattern is provided within a radius range of two to ten times the width of the first signal line from the center of the intersection of the first signal line and the second signal line, so that the first signal line and the second signal line are separated. A method of manufacturing a ceramic multilayer substrate, characterized by preventing short circuits with each other. 제4항에 있어서, 상기 절연패턴은 오버 글레이즈 페이스트가 패턴인쇄되어 구비되는 것을 특징으로 하는 세라믹 다층 기판 제조 방법.The method of claim 4, wherein the insulating pattern is formed by pattern printing of an overglaze paste. 제4항에 있어서, 상기 절연패턴은 오버 글레이즈 필름이 부착되어 구비되는 것을 특징으로 하는 세라믹 다층 기판 제조 방법.The method of claim 4, wherein the insulating pattern is provided with an over glaze film attached thereto. 삭제delete
KR1020070108395A 2007-10-26 2007-10-26 Ceramic multilayer board and method thereof KR100896599B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108395A KR100896599B1 (en) 2007-10-26 2007-10-26 Ceramic multilayer board and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108395A KR100896599B1 (en) 2007-10-26 2007-10-26 Ceramic multilayer board and method thereof

Publications (2)

Publication Number Publication Date
KR20090042561A KR20090042561A (en) 2009-04-30
KR100896599B1 true KR100896599B1 (en) 2009-05-08

Family

ID=40765275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108395A KR100896599B1 (en) 2007-10-26 2007-10-26 Ceramic multilayer board and method thereof

Country Status (1)

Country Link
KR (1) KR100896599B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864829A (en) * 1994-08-24 1996-03-08 Hitachi Ltd Semiconductor device and liquid crystal display using same
KR19980018547A (en) 1996-08-09 1998-06-05 가나이 쯔도무 Printed Circuit Boards, IC Cards and Manufacturing Methods Thereof
JPH1117343A (en) * 1997-06-24 1999-01-22 Tdk Corp Manufacture of ceramic substrate
JP2004214573A (en) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd Manufacturing method for multilayered ceramic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864829A (en) * 1994-08-24 1996-03-08 Hitachi Ltd Semiconductor device and liquid crystal display using same
KR19980018547A (en) 1996-08-09 1998-06-05 가나이 쯔도무 Printed Circuit Boards, IC Cards and Manufacturing Methods Thereof
JPH1117343A (en) * 1997-06-24 1999-01-22 Tdk Corp Manufacture of ceramic substrate
JP2004214573A (en) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd Manufacturing method for multilayered ceramic substrate

Also Published As

Publication number Publication date
KR20090042561A (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100277400B1 (en) Board and Ceramic Package
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
JP5842859B2 (en) Multilayer wiring board and module having the same
JP2001284808A (en) Laminated circuit board
KR100896599B1 (en) Ceramic multilayer board and method thereof
JP2004056115A (en) Multilayer wiring board
JPH05347227A (en) Laminated thin film capacitor
KR100558443B1 (en) Outer Terminal Structure of Low Temperature Co-fired Ceramic Substrate and the Manufacturing Process
KR100764857B1 (en) Low temperature co-fired ceramic board
KR100519813B1 (en) terminal structure of multi-layer substrate and its manufacture
JP4369732B2 (en) Electronic equipment
JP2002171035A (en) Large-scaled circuit board
KR20090100916A (en) Multilayer substrate for high reliability and method for producing the same
JP3940659B2 (en) Multilayer circuit board manufacturing method
KR100476027B1 (en) Method for manufacturing ceramic stacking device with built-in capacitor
KR100647021B1 (en) Low temperature co-fired ceramic substrate having conductive via and method for manufacturing the same
KR100887112B1 (en) Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same
JP2004153023A (en) Multilayer circuit board for high frequency wave
KR101038891B1 (en) Ceramic substrate and manufacturing method of the same
JPH11284297A (en) Hybrid module and method for manufacturing the same
JP2002359474A (en) Surface-mounted multilayer circuit board
JP2002368426A (en) Laminated ceramic electronic component and its manufacturing method as well as electronic device
JPH06232528A (en) Hybrid integrated circuit board and manufacture thereof
JP2002359473A (en) Surface-mounted multilayer circuit board
JP2001352011A (en) Electronic component and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee