JP2001284808A - Laminated circuit board - Google Patents

Laminated circuit board

Info

Publication number
JP2001284808A
JP2001284808A JP2000096536A JP2000096536A JP2001284808A JP 2001284808 A JP2001284808 A JP 2001284808A JP 2000096536 A JP2000096536 A JP 2000096536A JP 2000096536 A JP2000096536 A JP 2000096536A JP 2001284808 A JP2001284808 A JP 2001284808A
Authority
JP
Japan
Prior art keywords
cavity
wiring pattern
bonding wire
laminated
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000096536A
Other languages
Japanese (ja)
Inventor
Hiroyuki Arikawa
浩幸 有川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000096536A priority Critical patent/JP2001284808A/en
Publication of JP2001284808A publication Critical patent/JP2001284808A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Abstract

PROBLEM TO BE SOLVED: To provide a laminated circuit board wherein bonding reliability is improved. SOLUTION: In this laminated circuit board, a plurality of insulating layers 1a-1e are laminated, a wiring pattern 2 is arranged in a laminated board 1 having a cavity 51, an electrode 2 for bonding wire connection is stuck on the periphery of an aperture of the cavity 51 of the laminated board 1, an IC chip 5 is accommodated in the cavity 51, and the IC chip 5 and the electrode 2 are connected by using a bonding wire W. An insulating film 6 is interposed between insulating layers 1a, 1b in regions of the electrode 2 and the inner wall surface of the cavity 51.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、キャビティー部に
ICチップを収容し、該ICチップとキャビティー部周
囲のボンディングワイヤ接続用電極との間をボンディン
グワイヤによって接続してなる積層回路基板に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated circuit board in which an IC chip is housed in a cavity and a bonding wire is connected between the IC chip and a bonding wire connection electrode around the cavity. Things.

【0002】[0002]

【従来の技術】近年、携帯電話等に用いられる部品の高
周波化、小型化に伴い、誘電体材料の低温焼成化と内部
パターンのAg、Au、Cuやそれらの合金がの適用さ
れた積層回路基板が提案されている。即ち、積層回路基
板での高機能化及び高密度化が要求されている。
2. Description of the Related Art In recent years, with the increase in frequency and miniaturization of components used in mobile phones and the like, laminated circuits in which a dielectric material is fired at a low temperature and Ag, Au, Cu, or an alloy thereof of an internal pattern are applied. Substrates have been proposed. That is, high performance and high density of the laminated circuit board are required.

【0003】このため、積層回路基板内には、共振回路
を形成し、さらにその動作のためにICチップなどを収
容していた。
For this reason, a resonance circuit has been formed in a laminated circuit board, and an IC chip and the like have been accommodated for its operation.

【0004】例えば、一般に積層回路基板は、図4に示
されるように、例えば絶縁層1a〜1eからなる積層基
板1に、ICチップ5を収容するキャビティー部51が
形成されている。
[0004] For example, in general, as shown in FIG. 4, a cavity portion 51 for accommodating an IC chip 5 is formed on a laminated substrate 1 composed of, for example, insulating layers 1a to 1e.

【0005】そして、積層基板1の各絶縁層1a〜1e
との層間に、内部配線パターン3が配置され、また、各
絶縁層1a〜1eの厚み方向に延びるビアホール導体4
が形成されている。また、積層基板1の表面にはボンデ
ィングワイヤ接続用電極2などを構成する表面配線パタ
ーンが形成さられる。
The insulating layers 1a to 1e of the laminated substrate 1
And a via-hole conductor 4 extending in the thickness direction of each of the insulating layers 1a to 1e.
Are formed. On the surface of the laminated substrate 1, a surface wiring pattern constituting the bonding wire connection electrode 2 and the like is formed.

【0006】そして、キャビティー部51の内部に、I
Cチップ5を収容し、このICチップ5の入出力電極と
ボンディングワイヤ接続用電極2との間にボンディング
ワイヤWによって接続していた。
[0006] Then, I
The C chip 5 is accommodated, and the input / output electrodes of the IC chip 5 and the bonding wire connection electrodes 2 are connected by bonding wires W.

【0007】尚、内部配線パターン3は、所定回路網を
構成する配線の他に、容量成分、インダクタンス成分、
さらにはグランド導体膜などに用いられる。
The internal wiring pattern 3 has a capacitance component, an inductance component,
Further, it is used for a ground conductor film or the like.

【0008】上述の積層回路基板の製造方法を説明す
る。
A method for manufacturing the above-described laminated circuit board will be described.

【0009】まず、絶縁層1a〜1eとなるグリーンシ
ートを作成する。例えば、グリーンシートは、例えば、
誘電体セラミック粉末の無機物フィラーと、低温焼成化
のための酸化物粉末と、低融点ガラス粉末と、例えばア
ルキルメタクリレート等の有機バインダーとからなるス
ラリーを作成し、ドクターブレード法などテープ成型
し、所定寸法に切断してグリーンシートを作成する。
First, green sheets to be the insulating layers 1a to 1e are prepared. For example, a green sheet, for example,
An inorganic filler of a dielectric ceramic powder, an oxide powder for low-temperature firing, a low-melting glass powder, and a slurry made of an organic binder such as an alkyl methacrylate are prepared, and tape-formed by a doctor blade method, etc. Cut to dimensions to create a green sheet.

【0010】次に、所定グリーンシートにビアホール導
体4となる貫通孔を形成し、この貫通孔にビアホール導
体4及びキャビティー部51となる貫通穴(絶縁層1
a、1bとなるグリーンシートのみ)を形成する。
Next, a through hole serving as the via hole conductor 4 is formed in a predetermined green sheet, and the through hole serving as the via hole conductor 4 and the cavity portion 51 (the insulating layer 1) is formed in the through hole.
a, 1b only).

【0011】その後、ビアホール導体4となる貫通穴に
は、ビアホール導体4となる導体を導電性ペーストの充
填により形成し、ボンディングワイヤ接続用電極2など
の表面配線パターンとなる導体膜、内部配線パターン3
となる導体膜を導電性ペーストの印刷により形成する。
Thereafter, a conductor serving as the via hole conductor 4 is formed in the through hole serving as the via hole conductor 4 by filling with a conductive paste, and a conductor film serving as a surface wiring pattern such as the bonding wire connection electrode 2 and the internal wiring pattern are formed. 3
Is formed by printing a conductive paste.

【0012】尚、導電性ペーストは、Ag系(Ag単体
またはAg−Pd合金など)材料、必要に応じて、例え
ば所定量のホウケイ酸系低融点ガラスと、例えばエチル
セルロース等の有機バインダーと、例えば2.2.4−
トリメチル−1.3−ペンタジオールモノイソブチレー
ト等の有機溶剤を均質混合して調整される。
The conductive paste is made of an Ag-based material (eg, Ag alone or an Ag—Pd alloy), and if necessary, for example, a predetermined amount of a low-melting borosilicate glass, and an organic binder such as ethyl cellulose. 2.2.4-
It is adjusted by homogeneously mixing an organic solvent such as trimethyl-1.3-pentadiol monoisobutyrate.

【0013】このように、キャビティー部51となる貫
通穴や内部配線パターン3、ビアホール導体4、ボンデ
ィングワイヤ接続用電極2などの表面配線パターンとな
る導体膜が形成されたグリーンシートを、積層基板1の
積層順序に応じて、熱圧着して、未焼成状態の積層基板
を形成する。
A green sheet on which a conductor film serving as a surface wiring pattern such as a through hole serving as a cavity portion 51, an internal wiring pattern 3, a via hole conductor 4, and a bonding wire connection electrode 2 is formed is laminated on a laminated substrate. In accordance with the order of lamination, thermocompression bonding is performed to form an unfired laminated substrate.

【0014】その後、未焼成状態の積層基板を一体的に
800〜1000℃の比較的低温で大気雰囲気、または
中性雰囲気にて焼成する。
Thereafter, the unfired laminated substrate is integrally fired at a relatively low temperature of 800 to 1000 ° C. in an air atmosphere or a neutral atmosphere.

【0015】その後、焼成された積層基板1に、必要に
応じて、表面配線パターンに厚膜抵抗膜を焼き付けた
り、また、絶縁保護膜を被覆したりして、最後に、積層
回路基板のキャビティー部51内に、ICチップ5を収
容接合し、ICチップ5の入出力電極と、キャビティー
部51の開口周囲のボンディングワイヤ接続用電極2と
の間にボンディングワイヤWによって接続を行う。
After that, the fired laminated substrate 1 is burned with a thick-film resistive film on the surface wiring pattern or covered with an insulating protective film, if necessary. The IC chip 5 is housed and joined in the tee portion 51, and a connection is made between the input / output electrode of the IC chip 5 and the bonding wire connection electrode 2 around the opening of the cavity portion 51 by a bonding wire W.

【0016】尚、ICチップ5は、必要に応じて樹脂で
モールドしたり、また、キャビティー部を二段構造し
て、ICチップ5を金属蓋体などにより気密封止する。
The IC chip 5 is molded with resin if necessary, or the cavity is formed in a two-stage structure, and the IC chip 5 is hermetically sealed with a metal cover or the like.

【0017】上述の積層回路基板において、小型化を達
成するために、キャビティー部51の開口周囲に形成し
たボンディングワイヤ接続用電極2は、印刷の位置ずれ
を許容する範囲で近接配置する。例えば、平面視した
時、ボンディングワイヤ接続用電極2とキャビティー部
51の内壁面との間を例えば200μm程度にまで近接
配置させている。
In the above-described laminated circuit board, the bonding wire connecting electrode 2 formed around the opening of the cavity portion 51 is arranged as close as possible to the extent that the printing misalignment is allowed in order to achieve miniaturization. For example, when viewed in a plan view, the distance between the bonding wire connection electrode 2 and the inner wall surface of the cavity 51 is arranged close to, for example, about 200 μm.

【0018】また、内部配線パターン3の高密度に配置
するために、キャビティー部51の内壁を構成する絶縁
層、図4では、絶縁層1a、1bの層間、例えば、1a
と1bとの層間、1bと1cとの層間などに、キャビテ
ィー部51に近接して内部配線パターン3を形成してい
た。
In order to arrange the internal wiring patterns 3 at a high density, an insulating layer constituting the inner wall of the cavity 51, in FIG. 4, between the insulating layers 1a and 1b, for example, 1a
The internal wiring pattern 3 is formed close to the cavity portion 51 between the layers 1b and 1b and between the layers 1b and 1c.

【0019】[0019]

【発明が解決しょうとする課題】しかし、上述のように
キャビティー部51の開口周囲に配置したボンディング
ワイヤ接続用電極2が、図3に示すように、安定して平
坦面が得られないという問題あった。
However, the bonding wire connecting electrode 2 disposed around the opening of the cavity 51 as described above cannot stably obtain a flat surface as shown in FIG. There was a problem.

【0020】これは、キャビティー部51の開口周囲
で、絶縁層1a〜1cの層間で内部配線パターン3が形
成されている部位と、内部配線パターン3が形成されて
いない部位とを比較すると、積層厚みの差が生じるため
である。
This is because, when the internal wiring pattern 3 is formed between the insulating layers 1a to 1c around the opening of the cavity 51 and the internal wiring pattern 3 is not formed, This is because a difference in lamination thickness occurs.

【0021】即ち、キャビティー部51の内壁周囲から
例えば200μmでは、内部配線パターン3が全く配置
されていないため、従って、この領域では積層厚みが薄
くなる。
That is, at 200 μm from the periphery of the inner wall of the cavity portion 51, for example, the internal wiring pattern 3 is not arranged at all, so that the lamination thickness is reduced in this region.

【0022】また、上述のグリーンシートの積層時、圧
着力を上下方向に印加されるものの、キャビティー部5
1の開口周囲では、この圧着力がキャビティー部51側
に逃げてしまう。
When the green sheets are laminated, a pressing force is applied in the vertical direction, but the cavity 5
In the vicinity of the opening 1, the pressing force escapes to the cavity 51 side.

【0023】この2つの作用により、実際には、図3に
示す積層回路基板のように、キャビティー部51の開口
周囲は、キャビティー部51側に落ち込む傾斜面Sが形
成されてしまう。
By these two actions, actually, as in the laminated circuit board shown in FIG. 3, an inclined surface S which falls toward the cavity 51 is formed around the opening of the cavity 51.

【0024】そして、この傾斜面Sの影響により、ボン
ディングワイヤ接続用電極21の平坦度が低下してしま
い、このボンディングワイヤ接続用電極21にボンディ
ングワイヤにより接合した時、接合不良が発生する。例
えば、その発生率は、約1%であった。
The flatness of the bonding wire connection electrode 21 is reduced by the influence of the inclined surface S, and when the bonding wire connection electrode 21 is bonded by a bonding wire, a bonding failure occurs. For example, the incidence was about 1%.

【0025】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、キャビティー部周囲に配置し
たボンディングワイヤ接続用電極への接合信頼性が高い
積層回路基板を提供するものである。
The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a laminated circuit board having high bonding reliability to bonding wire connection electrodes arranged around a cavity. Things.

【0026】[0026]

【課題を解決するための手段】本発明は、複数の絶縁層
を積層するとともに、キャビティー部を有する積層基板
内に、内部配線パターンを配し、前記積層基板のキャビ
ティー部の開口周囲にボンディングワイヤ接続用電極を
被着し、前記キャビティー部内にICチップを収容し、
該ICチップと前記ボンディングワイヤ接続用電極とを
ボンディングワイヤによって接続して成る積層回路基板
において、前記キャビティー部の内壁面に位置する絶縁
層間で、前記ボンディングワイヤ接続用電極とキャビテ
ィー部内壁面との間の領域に、絶縁膜を介在させたこと
を特徴とする積層回路基板である。
According to the present invention, a plurality of insulating layers are laminated, an internal wiring pattern is arranged in a laminated substrate having a cavity, and an inner wiring pattern is formed around the opening of the cavity of the laminated substrate. An electrode for bonding wire connection is attached, and an IC chip is accommodated in the cavity,
In a laminated circuit board formed by connecting the IC chip and the bonding wire connection electrode by bonding wires, the bonding wire connection electrode and the cavity portion inner wall surface are disposed between insulating layers located on the inner wall surface of the cavity portion. Characterized in that an insulating film is interposed in a region between the two.

【0027】また、好ましくは、前記絶縁膜は、実質的
に絶縁層と同一の絶縁材料からなり、その厚みは、内部
配線パターンの厚みと実質同一またはそれ以上の厚みで
ある。
Preferably, the insulating film is made of substantially the same insulating material as the insulating layer, and has a thickness substantially equal to or greater than the thickness of the internal wiring pattern.

【作用】以上のように、キャビティー部の側面部分にお
いて、ボンディングワイヤ接続用電極とキャビティー部
の内壁面との領域の絶縁層間に、絶縁膜を介在させてい
る。即ち、キャビティー部の側面部分に、その内壁面に
内部配線パターンが近接して配置されても、積層厚みを
調整するダミーの絶縁膜を介在させることにより、その
厚みの変位差を抑制することができる。
As described above, on the side surface of the cavity, the insulating film is interposed between the insulating layers in the region between the bonding wire connection electrode and the inner wall surface of the cavity. That is, even if an internal wiring pattern is arranged close to the inner wall surface on the side surface portion of the cavity portion, the displacement difference of the thickness is suppressed by interposing the dummy insulating film for adjusting the lamination thickness. Can be.

【0028】これにより、積層工程時に圧着しても、内
部配線パターンの有無の影響が回避でき、その結果、キ
ャビティー部の開口周囲の基板表面が平坦化できる。即
ち、キャビティー部の開口周囲に配置されるボンディン
グワイヤ接続用電極の平坦度が向上し、ボンディングワ
イヤによる安定したボンディング接合が達成できる。
With this, even if pressure bonding is performed during the laminating step, the influence of the presence or absence of the internal wiring pattern can be avoided, and as a result, the substrate surface around the opening of the cavity can be flattened. That is, the flatness of the bonding wire connection electrode arranged around the opening of the cavity is improved, and stable bonding by the bonding wire can be achieved.

【0029】また、この絶縁膜が被着形成時または積層
圧着時、キャビティー部の内壁の内部にはみ出したとし
ても絶縁材料であるため、ICチップの短絡や誤動作な
どを発生させることがない。
Further, even if the insulating film protrudes into the inner wall of the cavity during the formation of the insulating film or the pressure bonding, the insulating film does not cause a short circuit or malfunction of the IC chip because it is an insulating material.

【0030】さらに、絶縁膜は、絶縁層と実質的に同一
材料とすることにより、絶縁層と絶縁膜との焼結挙動が
一致する。また、両者の接着の接着強度が維持でき、剥
離などは一切発生しない。
Further, by making the insulating film substantially the same material as the insulating layer, the sintering behavior of the insulating layer and the insulating film match. In addition, the bonding strength of the bonding between the two can be maintained, and peeling does not occur at all.

【0031】[0031]

【発明の実施の形態】以下、本発明の積層回路基板を図
面に基づいて詳説する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The laminated circuit board of the present invention will be described below in detail with reference to the drawings.

【0032】図1は、本発明の積層回路基板の断面図で
あり、図2は、本発明の主要工程における断面図であ
る。
FIG. 1 is a cross-sectional view of the laminated circuit board of the present invention, and FIG. 2 is a cross-sectional view of main steps of the present invention.

【0033】図において、10は積層回路基板であり、
積層回路基板10は、絶縁層1a〜1eが積層した積層
基板1、該積層基板1の表面に被着形成された表面配線
パターン2、該積層基板1の内部に配置された内部配線
パターン3、ビアホール導体4とから構成されている。
In the figure, reference numeral 10 denotes a laminated circuit board;
The laminated circuit board 10 includes a laminated substrate 1 on which insulating layers 1 a to 1 e are laminated, a surface wiring pattern 2 formed on the surface of the laminated substrate 1, an internal wiring pattern 3 disposed inside the laminated substrate 1, And a via-hole conductor 4.

【0034】積層基板1を構成する絶縁層1a〜1e
は、セラミック材料と低温焼成化を可能とする酸化物や
低融点ガラス材料とから構成されている。
The insulating layers 1a to 1e constituting the laminated substrate 1
Is composed of a ceramic material and an oxide or a low-melting glass material that can be fired at a low temperature.

【0035】1つの組み合せとしては、セラミック材料
に、例えば、BaO−TiO2系、CaO−TiO2系、
MgO−TiO2系等が例示でき、低温焼成化するため
の酸化物にCuO、Li2O、B23、MnO2などが例
示できる。
As one combination, ceramic materials such as BaO—TiO 2 , CaO—TiO 2 ,
MgO—TiO 2 and the like can be exemplified, and CuO, Li 2 O, B 2 O 3 , MnO 2 and the like can be exemplified as oxides for low-temperature firing.

【0036】また、別の組み合わせとして、セラミック
材料(無機物フィラー材)に、クリストバライト、石
英、コランダム(αアルミナ)等が例示でき、低融点ガ
ラス成分に、コージェライト、ムライト、アノートサイ
ト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライト、オオスミライト及びその
置換誘電体等の結晶相のうち少なくとも1種類を析出し
得るガラス成分が例示できる。
As another combination, cristobalite, quartz, corundum (α-alumina) and the like can be exemplified as the ceramic material (inorganic filler material), and cordierite, mullite, anorthite, Celsian, Glass components capable of precipitating at least one of the crystal phases such as spinel, garnite, willemite, dolomite, petalite, osmilite and substituted dielectrics thereof can be exemplified.

【0037】絶縁層1a〜1eは、1層あたり50〜3
00μm程度の厚みを有し、その厚み方向にビアホール
導体4が形成されている。
The insulating layers 1a to 1e are 50 to 3 per layer.
It has a thickness of about 00 μm, and the via-hole conductor 4 is formed in the thickness direction.

【0038】また、絶縁層1a〜1eの層間には、所定
回路網を構成する内部配線パターン3が形成されてい
る。尚、内部配線パターン3は、所定回路網を構成する
以外に、インダクタンス成分、容量成分を構成するパタ
ーンとして用いられる。
Further, an internal wiring pattern 3 forming a predetermined circuit network is formed between the insulating layers 1a to 1e. The internal wiring pattern 3 is used as a pattern for forming an inductance component and a capacitance component in addition to forming a predetermined circuit network.

【0039】この積層基板1の表面には、ICチップ5
が収容されるキャビティー部51が形成されている。
尚、キャビティー部51の底面は、絶縁層1cの上面で
構成されており、絶縁層1bと1cとの層間に形成され
た内部配線パターン3は、キャビティー部51の底面に
延出している。
On the surface of the laminated substrate 1, an IC chip 5
Is formed therein.
Note that the bottom surface of the cavity portion 51 is constituted by the upper surface of the insulating layer 1c, and the internal wiring pattern 3 formed between the insulating layers 1b and 1c extends to the bottom surface of the cavity portion 51. .

【0040】また、積層体1の表面には、表面配線パタ
ーンが形成されている。ここで、表面配線パターンは、
積層基板1の表面で所定回路網を形成する配線として用
いられる以外に、ボンディングワイヤ接続用電極2とし
て、また、外部回路と接続する端子電極として用いられ
る。
A surface wiring pattern is formed on the surface of the laminate 1. Here, the surface wiring pattern is
In addition to being used as wiring for forming a predetermined circuit network on the surface of the laminated substrate 1, it is used as a bonding wire connection electrode 2 and as a terminal electrode connected to an external circuit.

【0041】上述のボンディングワイヤ接続用電極2を
含む表面配線パターン、内部配線パターン3、ビアホー
ル導体4は、Ag系(Ag単体、Ag−Pd、Ag−P
tなどのAg合金等)、Cu系(Cu単体、Cu合金)
の導体材料により構成されている。
The surface wiring pattern including the bonding wire connection electrode 2, the internal wiring pattern 3, and the via hole conductor 4 are made of Ag (Ag alone, Ag-Pd, Ag-P).
Ag alloy such as t), Cu-based (Cu simple substance, Cu alloy)
Of the conductive material.

【0042】また、ボンディングワイヤ接続用電極2
は、キャビティー部51の開口周囲に近接されて被着形
成されいてる。例えば、積層基板1の小型化及びボンデ
ィングワイヤの倒れ防止のため、例えば200μm程度
の距離を離して形成されている。
The bonding wire connection electrode 2
Are formed close to the periphery of the opening of the cavity 51. For example, in order to reduce the size of the laminated substrate 1 and prevent the bonding wires from falling down, they are formed at a distance of, for example, about 200 μm.

【0043】この200μmとは、ボンディングワイヤ
接続用電極2となる導体膜を導電性ペーストの印刷で形
成した時、印刷位置ずれを許容する値であり、印刷位置
ずれ精度が向上すれば、もっと近接配置することが望ま
しい。
This 200 μm is a value that allows a printing position shift when a conductive film serving as the bonding wire connection electrode 2 is formed by printing a conductive paste. It is desirable to arrange.

【0044】また、積層基板1のうちキャビティー部5
1の内壁部を構成する絶縁層1a、1bにおいて、この
絶縁層1a、1bの上下面には、内部配線配線パターン
3が形成されている。特に、この内部配線パターンのう
ち、キャビティー部51の内壁に近接する内部配線パタ
ーンを「30」と表記する。
The cavity 5 of the laminated substrate 1
In the insulating layers 1a and 1b constituting the inner wall portion of the semiconductor device 1, internal wiring patterns 3 are formed on the upper and lower surfaces of the insulating layers 1a and 1b. In particular, among these internal wiring patterns, the internal wiring pattern close to the inner wall of the cavity portion 51 is denoted by “30”.

【0045】本発明の積層回路基板10では、この内部
配線パターン30が形成された絶縁層の層間、例えば1
aと1bとの間で、内部配線パターン30の先端とキャ
ビティー部5の内壁面との領域には、絶縁膜6が形成さ
れている。
In the laminated circuit board 10 according to the present invention, for example, between the insulating layers where the internal wiring patterns 30 are formed,
Between a and 1b, an insulating film 6 is formed in a region between the tip of the internal wiring pattern 30 and the inner wall surface of the cavity portion 5.

【0046】この絶縁膜6は、上述の絶縁層となるスラ
リーをペースト化したものを用い、選択的な印刷により
形成される。この絶縁膜6は、絶縁性ペーストを塗布し
た塗布した状態で、内部配線パターン30となる導体膜
の厚みと同一またはそれよりも若干厚いものである。
The insulating film 6 is formed by selective printing using a paste of the above-mentioned slurry for forming an insulating layer. The insulating film 6 is the same as or slightly thicker than the thickness of the conductor film that will become the internal wiring pattern 30 when the insulating paste is applied.

【0047】このように積層基板1の表面に形成された
キャビティー部51内には、ICチップ5が、キャビテ
ィー部51の底面に露出する内部配線パターン3にダイ
アタッチなどにより接合される。
In the cavity 51 formed on the surface of the laminated substrate 1, the IC chip 5 is bonded to the internal wiring pattern 3 exposed on the bottom of the cavity 51 by die attach or the like.

【0048】キャビティー部51に収容されたICチッ
プ5は、積層回路基板10の所定回路で所期の動作を達
成するためのものであり、ICチップ5の上面側の入出
力電極と、キャビティー部51の開口周囲のボンディン
グワイヤ接続用電極2との間をAuワイヤなどによって
ボンディング接続されている。
The IC chip 5 housed in the cavity portion 51 is for achieving a desired operation in a predetermined circuit of the laminated circuit board 10, and includes an input / output electrode on the upper surface side of the IC chip 5 and a cabinet. The bonding wire connection electrode 2 around the opening of the tee portion 51 is bonded by an Au wire or the like.

【0049】尚、図には、省略しているが、積層基板1
の表面には、表面配線パターンの外に、必要に応じて厚
膜抵抗体膜や絶縁保護膜が形成され、さらに、チップコ
ンデンサ、チップ抵抗器などの各種電極部品が実装され
る。
Although not shown in the figure, the laminated substrate 1
On the surface of the substrate, a thick-film resistor film and an insulating protective film are formed as required, in addition to the surface wiring pattern, and various electrode components such as a chip capacitor and a chip resistor are mounted.

【0050】本発明では、上述のように、キャビティー
部51の内壁を構成する絶縁層1a、1bの上下面に位
置する内部配線パターン30と、キャビティー部51の
内壁面までの領域、即ち、内部配線パターンが存在して
いない領域に、実質的に内部配線パターン30と同一ま
たはそれ以上あつみを有する絶縁膜6が介在されてい
る。
According to the present invention, as described above, the internal wiring pattern 30 located on the upper and lower surfaces of the insulating layers 1a and 1b constituting the inner wall of the cavity 51, and the region up to the inner wall of the cavity 51, that is, In a region where no internal wiring pattern is present, an insulating film 6 having substantially the same or higher thickness as the internal wiring pattern 30 is interposed.

【0051】尚、図1の断面図では、キャビティー部5
1の内壁面までの領域に形成されている。
Incidentally, in the sectional view of FIG.
1 is formed in the region up to the inner wall surface.

【0052】このため、従来、内部配線パターン30が
存在していないことにより、キャビティー部51の開口
周囲で発生していた落ち込みが有効に防止でき、キャビ
ティー部51の開口周囲の平坦度が向上する。
For this reason, since the internal wiring pattern 30 does not exist in the related art, the drop which has occurred around the opening of the cavity 51 can be effectively prevented, and the flatness around the opening of the cavity 51 can be reduced. improves.

【0053】その結果、キャビティー部51開口周囲に
形成されたボンディングワイヤ接続用電極2の表面平坦
度が、非常に安定して維持できる。即ち、このボンディ
ングワイヤ接続用電極2にAuなどのワイヤをボンディ
ング接続しても、確実な接続が達成できる。
As a result, the surface flatness of the bonding wire connection electrode 2 formed around the opening of the cavity 51 can be maintained very stably. That is, even if a wire such as Au is bonded to the bonding wire connection electrode 2, a reliable connection can be achieved.

【0054】尚、絶縁膜6は、内部配線パターン30と
キャビティー部51の内壁面との間で、少なくとも内部
配線パターン30のパターン幅で形成することもある
が、キャビティー部51の開口周囲を取り巻くようにリ
ング状の絶縁膜を形成しても構わない。
The insulating film 6 may be formed between the internal wiring pattern 30 and the inner wall surface of the cavity 51 at least in the pattern width of the internal wiring pattern 30. A ring-shaped insulating film may be formed so as to surround.

【0055】尚、絶縁膜6と内部配線パターン30のキ
ャビティー部側の先端とは、互いに接触することが望ま
しい。絶縁膜6が内部配線パターン30の先端部分にオ
ーバーラップしても、そのオーバーラップ量は50μm
以内とする。仮に、50μm以上にオーバーラップする
と、その部分の積層厚みが増加してしまい、逆にボンデ
ィングワイヤ接続用電極2の中心部分(ボンディングの
中心部分)において、平坦度が劣化してしまい、ボンデ
ィング接合性が低下してしまう。
It is desirable that the insulating film 6 and the tip of the internal wiring pattern 30 on the cavity side contact each other. Even if the insulating film 6 overlaps the tip of the internal wiring pattern 30, the amount of overlap is 50 μm.
Within. If it overlaps with 50 μm or more, the lamination thickness of that part increases, and conversely, the flatness is deteriorated at the center part (the center part of the bonding) of the bonding wire connection electrode 2, and the bonding property is reduced. Will decrease.

【0056】次に、上述の積層回路基板10の製造方法
を説明する。
Next, a method of manufacturing the above-described laminated circuit board 10 will be described.

【0057】まず、誘電体層1a〜1eとなるとなるグ
リーンシートを作成する。ば、グリーンシートは、例え
ば、上述のセラミック粉末(無機物フィラー)と、低温
焼成化のための酸化物粉末(ガラス粉末)とを有機バイ
ンダー、溶剤とを混合してスラリーを作成する。そし
て、スラリーをドクターブレード法で約100μmのテ
ープ成型し、所定寸法に切断してグリーンシートを作成
する。
First, a green sheet to be the dielectric layers 1a to 1e is prepared. For example, for the green sheet, for example, a slurry is prepared by mixing the above-mentioned ceramic powder (inorganic filler) and an oxide powder (glass powder) for low-temperature firing with an organic binder and a solvent. Then, the slurry is formed into a tape of about 100 μm by a doctor blade method and cut into a predetermined size to form a green sheet.

【0058】尚、このスラリーは、さらにペーストとし
て処理を加え、絶縁膜6を形成するための絶縁性ペース
トとする。
The slurry is further processed as a paste to form an insulating paste for forming the insulating film 6.

【0059】次に、所定グリーンシートにビアホール導
体4となる貫通孔を形成し、同時に、絶縁層1a、1b
となる所定グリーンシートには、キャビティー部51と
なる貫通穴を形成する。
Next, a through hole serving as a via-hole conductor 4 is formed in a predetermined green sheet, and at the same time, the insulating layers 1a and 1b are formed.
A predetermined green sheet is formed with a through hole serving as the cavity 51.

【0060】次に、ビアホール導体4となる貫通孔に、
ビアホール導体4となる導体を導電性ペーストの充填に
より形成して、さらに、各グリーンシートの上にボンデ
ィングワイヤ接続用電極2を含む表面配線パターンとな
る導体膜、内部配線パターン3(30)となる導体膜を
導電性ペーストの印刷により形成する。
Next, a through-hole serving as the via-hole conductor 4 is
A conductor serving as the via-hole conductor 4 is formed by filling a conductive paste, and a conductive film serving as a surface wiring pattern including the bonding wire connection electrode 2 and an internal wiring pattern 3 (30) are formed on each green sheet. A conductive film is formed by printing a conductive paste.

【0061】ここで、上述の導電性ペーストは、例えば
所定量のAg系(Ag単体、Ag−Pd、Ag−Ptな
どの合金、複合体)金属粉末と、ホウケイ酸系低融点ガ
ラスと、エチルセルロース等の有機バインダーと、例え
ば2.2.4−トリメチル−1.3−ペンタジオールモ
ノイソブチレート等の有機溶剤を混合して形成する。
The above-mentioned conductive paste is made of, for example, a predetermined amount of Ag-based (Ag alone, alloy such as Ag-Pd, Ag-Pt, composite) metal powder, borosilicate-based low-melting glass, and ethyl cellulose. And an organic solvent such as 2.2.4-trimethyl-1.3-pentadiol monoisobutyrate.

【0062】次に、図1では、絶縁層1bとなるグリー
ンシーキにおいて、キャビティー部51となる貫通穴と
内部配線パターン30となる導体膜との間の領域に、こ
の導体膜と実質的に同一、またはそれ以上の厚みで絶縁
膜6となる塗布膜を形成する。この塗布膜は上述の絶縁
性ペーストを印刷により形成する。
Next, in FIG. 1, in the green seek serving as the insulating layer 1b, a region between the through-hole serving as the cavity portion 51 and the conductive film serving as the internal wiring pattern 30 substantially corresponds to the conductive film. Then, a coating film which becomes the insulating film 6 with the same thickness or more is formed. This coating film is formed by printing the above-mentioned insulating paste.

【0063】このようボンディングワイヤ接続用電極2
となる表面配線パターンとなる導体膜、内部配線パター
ン3となる導体膜、ビアホール導体4となる導体が形成
されたグリーンシートを、積層基板1の積層順序に応じ
て、熱圧着により積層して、未焼成状態の積層基板1を
形成する。
As described above, the bonding wire connection electrode 2
A green sheet on which a conductive film serving as a surface wiring pattern, a conductive film serving as an internal wiring pattern 3, and a conductor serving as a via-hole conductor 4 are formed by thermocompression bonding in accordance with the lamination order of the laminated substrate 1. An unfired laminated substrate 1 is formed.

【0064】ここで、図2は絶縁層1aとなるグリーン
シート10aと絶縁層1bとなるグリーンシート10b
の関係を示している。図2において、51a、51bと
はキャビティー部51を形成する貫通穴であり、20は
ボンディングワイヤ接続用電極2となる導体膜であり、
30aは内部配線パターン30となる導体膜であり、6
0は絶縁膜6となる塗布膜である。
Here, FIG. 2 shows a green sheet 10a to be the insulating layer 1a and a green sheet 10b to be the insulating layer 1b.
Shows the relationship. In FIG. 2, reference numerals 51a and 51b denote through-holes forming the cavity portion 51, reference numeral 20 denotes a conductor film serving as the bonding wire connection electrode 2,
Reference numeral 30a denotes a conductor film serving as the internal wiring pattern 30;
Numeral 0 is a coating film to be the insulating film 6.

【0065】そして、図2(a)はグリーンシート10
a、10bを積層する前の状態を示し、図2(b)は、
グリーンシート10a、10bを積層一体化した状態の
断面図である。
FIG. 2A shows the green sheet 10.
a and 10b before lamination, FIG. 2 (b)
It is sectional drawing of the state which laminated | stacked and integrated the green sheets 10a and 10b.

【0066】即ち、このグリーンシート10a、10b
を含むグリーンシートの積層において、積層体の上下方
向に係る圧着力を印加しても、貫通穴51bの周回で塗
布膜60の存在により、絶縁層1aとなるグリーンシー
ト10aの表面が非常に平坦化することになる。
That is, the green sheets 10a, 10b
In the stacking of the green sheets including the above, even if a pressing force in the vertical direction of the stacked body is applied, the surface of the green sheet 10a serving as the insulating layer 1a is very flat due to the presence of the coating film 60 around the through holes 51b. Will be transformed.

【0067】また、塗布膜60の厚みを、導体膜30a
の厚みより若干厚くしておくことにより、圧着力がキャ
ビティー部30aの周囲に上下方向に安定して印加され
る。
Further, the thickness of the coating film 60 is set to
By slightly increasing the thickness, a pressing force can be stably applied to the periphery of the cavity 30a in the vertical direction.

【0068】次に、未焼成状態の積層基板1を一体的に
800〜1000℃の比較的低温で焼成する。この焼成
における脱バインダ過程は、概ね600℃以下の温度領
域であり、絶縁層1a〜1eとなるグリーンシート及び
ボンディングワイヤ接続用電極2などの表面配線パター
ンとなる導体膜、内部配線パターン3となる導体膜、ビ
アホール導体4となる導体、絶縁膜6となる塗布膜60
に含まれている有機バインダを焼失する過程である。
Next, the unfired laminated substrate 1 is integrally fired at a relatively low temperature of 800 to 1000 ° C. The binder removal process in this firing is performed in a temperature range of about 600 ° C. or less, and becomes a green sheet serving as the insulating layers 1 a to 1 e, a conductive film serving as a surface wiring pattern such as the bonding wire connection electrode 2, and an internal wiring pattern 3. Conductive film, conductor serving as via-hole conductor 4, coating film 60 serving as insulating film 6
This is the process of burning off the organic binder contained in the organic solvent.

【0069】焼成過程は、例えばピーク温度800〜1
000℃、例えば950℃30分の大気雰囲気または中
性雰囲気である。これより、絶縁層1a〜1eが一体化
して積層基板1を構成するとともに、積層基板1にボン
ディングワイヤ接続用電極2、内部配線パターン3、ビ
アホール導体4、絶縁膜6などが形成されることにな
る。
The firing process is performed, for example, at a peak temperature of 800 to 1
It is an air atmosphere or a neutral atmosphere at 000 ° C., for example, 950 ° C. for 30 minutes. Thus, the insulating layers 1 a to 1 e are integrated to form the laminated substrate 1, and the bonding wire connection electrode 2, the internal wiring pattern 3, the via hole conductor 4, the insulating film 6, and the like are formed on the laminated substrate 1. Become.

【0070】その後、この積層基板1に必要に応じて表
面配線パターンに接続するように厚膜抵抗膜を焼き付け
たり、また絶縁保護膜を被覆する。
Thereafter, if necessary, a thick-film resistance film is baked on the laminated substrate 1 so as to be connected to the surface wiring pattern, or an insulating protective film is coated.

【0071】最後に、積層基板1のキャビティー部51
内に、ICチップ5をダイアタッチ接合し、ICチップ
5の入出力電極とボンディングワイヤ接続用電極2との
間を、Auなどのボンディングワイヤでボンディング接
合を行う。これより、図1に示す積層回路基板10が達
成できる。
Finally, the cavity 51 of the laminated substrate 1
Inside, the IC chip 5 is die-attached, and the bonding between the input / output electrode of the IC chip 5 and the bonding wire connection electrode 2 is performed with a bonding wire such as Au. Thus, the laminated circuit board 10 shown in FIG. 1 can be achieved.

【0072】ここで、上述のように、絶縁膜6をキャビ
ティー部51の開口周囲で、キャビティー部51の側壁
部に構成する絶縁層1a〜1bの上下面に形成している
ため、従来のようにキャビティー部51の開口周囲がキ
ャビティー部51側に落ち込んで傾斜面Sとなることが
ない。従って、キャビティー部51の開口周囲のボンデ
ィングワイヤ接続用電極2が非常に平坦化された部位に
形成される。
Here, as described above, since the insulating film 6 is formed on the upper and lower surfaces of the insulating layers 1a and 1b formed on the side wall of the cavity 51 around the opening of the cavity 51, As described above, the periphery of the opening of the cavity portion 51 does not drop to the cavity portion 51 side to form the inclined surface S. Therefore, the bonding wire connection electrode 2 around the opening of the cavity 51 is formed in a very flattened portion.

【0073】これにより、ICチップ5とボンディング
ワイヤ接続用電極2とをAuなどのワイヤWでボンディ
ングしても、安定した接合が達成できる。本発明者の実
験では、従来、1%の割合で発生していた接合不良が皆
無となることを確認した。
As a result, stable bonding can be achieved even when the IC chip 5 and the bonding wire connecting electrode 2 are bonded with the wire W such as Au. In the experiments of the present inventor, it was confirmed that there was no bonding defect that had occurred at a rate of 1% in the past.

【0074】また、絶縁層1aと絶縁層1bとの層間に
介在させた絶縁膜6が、仮にキャビティー部51の内壁
面に突出しても、絶縁材料であるため、ICチップ5と
短絡することが一切なく、安定したICチップ5の動作
が維持できる。
Even if the insulating film 6 interposed between the insulating layer 1a and the insulating layer 1b protrudes from the inner wall surface of the cavity 51, the insulating film 6 may be short-circuited with the IC chip 5 because it is an insulating material. And stable operation of the IC chip 5 can be maintained.

【0075】さらに、絶縁膜6が、実質的に基板材料
(グリーンシート)と同一絶縁材料で構成されるため、
焼成過程で絶縁層1a、1bと絶縁膜6との間で焼結挙
動が相違したり、また、両者の接合面で剥離が発生する
ことが一切ない。
Further, since the insulating film 6 is substantially composed of the same insulating material as the substrate material (green sheet),
There is no difference in the sintering behavior between the insulating layers 1a and 1b and the insulating film 6 during the firing process, and no separation occurs at the joint surface between them.

【0076】尚、上述の実施例では、キャビティー部5
1の内壁が2つの絶縁層1a、1bで構成されており、
キャビティー部51の底面が絶縁層1cで構成されてい
る。そして、この絶縁層1aと1bとの層間で、キャビ
ティー部51に近接して内部配線パターン30が形成さ
れているため、絶縁膜6を絶縁層1aと1bとの層間に
配置している。この絶縁膜6を、絶縁層1bと1cとの
層間のキャビティー部51の開口周囲部分に形成しても
構わない。
In the above embodiment, the cavity 5
1 is formed of two insulating layers 1a and 1b,
The bottom surface of the cavity 51 is formed of the insulating layer 1c. Since the internal wiring pattern 30 is formed near the cavity 51 between the insulating layers 1a and 1b, the insulating film 6 is disposed between the insulating layers 1a and 1b. This insulating film 6 may be formed around the opening of the cavity 51 between the insulating layers 1b and 1c.

【0077】また、キャビティー部51の内壁が1層の
絶縁層1a(絶縁層1bがキャビティー部51の底面を
構成する)であっても、この絶縁層1aと1bとの層間
に絶縁膜6を介在させても構わない。
Even if the inner wall of the cavity 51 is a single insulating layer 1a (the insulating layer 1b forms the bottom surface of the cavity 51), an insulating film is provided between the insulating layers 1a and 1b. 6 may be interposed.

【0078】また、キャビティー部の構造として、キャ
ビティー部51を包含する大きなキャビティー部を構成
し、図1に示すキャビティー部51を大きなキャビティ
ー部内のボンディングワイヤ接続用段差部としても構わ
ない。
As the structure of the cavity portion, a large cavity portion including the cavity portion 51 may be formed, and the cavity portion 51 shown in FIG. 1 may be used as a bonding wire connecting step in the large cavity portion. Absent.

【0079】[0079]

【発明の効果】本発明によれば、キャビティー部開口の
周囲領域で積層基板の表面の平滑度が向上し、同時に、
キャビティー部の周囲に近接したボンディングワイヤ接
続用電極の表面平滑性が向上する。これにより、キャビ
ティー部の開口にボンディングワイヤ接続用電極を近接
しても、その表面の平滑性が維持できる。キャビティー
部の開口周囲に配置されるボンディングワイヤ接続用電
極の平坦度が向上し、ボンディングワイヤによる安定し
たボンディング接合が達成できる。ICチップの短絡、
誤動作などがなく、また、絶縁層との接合強度の劣化が
発生することがない。
According to the present invention, the smoothness of the surface of the laminated substrate is improved in the region around the cavity opening, and at the same time,
The surface smoothness of the bonding wire connection electrode close to the periphery of the cavity is improved. Thereby, even if the bonding wire connection electrode is brought close to the opening of the cavity, the surface smoothness can be maintained. The flatness of the bonding wire connection electrode disposed around the opening of the cavity is improved, and stable bonding by the bonding wire can be achieved. Short circuit of IC chip,
There is no malfunction or the like, and the deterioration of the bonding strength with the insulating layer does not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る積層回路基板の断面図である。FIG. 1 is a sectional view of a laminated circuit board according to the present invention.

【図2】本発明の2つの絶縁層の関係を示す断面図であ
り、(a)は、積層前の関係を示し、(b)は積層後の
関係を示す。
2A and 2B are cross-sectional views illustrating a relationship between two insulating layers according to the present invention, wherein FIG. 2A illustrates a relationship before lamination, and FIG. 2B illustrates a relationship after lamination.

【図3】従来の積層回路基板の断面図である。FIG. 3 is a cross-sectional view of a conventional laminated circuit board.

【図4】典型的な積層回路基板の断面図である。FIG. 4 is a cross-sectional view of a typical laminated circuit board.

【符号の説明】[Explanation of symbols]

10・・・・積層回路基板 1・・・・・積層基板 1a〜1e・・・絶縁層 2・・・・・ボンディングワイヤ接続用電極 3・・・・・内部配線パターン 4・・・・・ビアホール導体 6・・・・・絶縁膜 10 laminated circuit board 1 laminated board 1a-1e insulating layer 2 bonding wire connecting electrode 3 internal wiring pattern 4 Via-hole conductor 6 ... Insulating film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の絶縁層を積層するとともに、キャ
ビティー部を有する積層基板内に、内部配線パターンを
配し、前記積層基板のキャビティー部の開口周囲にボン
ディングワイヤ接続用電極を被着し、前記キャビティー
部内にICチップを収容し、該ICチップと前記ボンデ
ィングワイヤ接続用電極とをボンディングワイヤによっ
て接続して成る積層回路基板において、 前記キャビティー部の内壁面に位置する絶縁層間で、前
記ボンディングワイヤ接続用電極とキャビティー部内壁
面との間の領域に、絶縁膜を介在させたことを特徴とす
る積層回路基板。
An internal wiring pattern is arranged in a laminated substrate having a cavity portion, and a bonding wire connection electrode is attached around an opening of the cavity portion of the laminated substrate. In a laminated circuit board comprising an IC chip housed in the cavity and connecting the IC chip and the bonding wire connection electrode by a bonding wire, an insulating layer located on an inner wall surface of the cavity is provided. An insulating film interposed in a region between the bonding wire connection electrode and an inner wall surface of the cavity.
【請求項2】前記絶縁膜は、実質的に絶縁層と同一の絶
縁材料からなり、内部配線パターンの厚みと同一または
それ以上の厚みを有することを特徴とする請求項1記載
の積層回路基板。
2. The laminated circuit board according to claim 1, wherein said insulating film is made of substantially the same insulating material as the insulating layer, and has a thickness equal to or greater than the thickness of the internal wiring pattern. .
JP2000096536A 2000-03-31 2000-03-31 Laminated circuit board Pending JP2001284808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000096536A JP2001284808A (en) 2000-03-31 2000-03-31 Laminated circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000096536A JP2001284808A (en) 2000-03-31 2000-03-31 Laminated circuit board

Publications (1)

Publication Number Publication Date
JP2001284808A true JP2001284808A (en) 2001-10-12

Family

ID=18611289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000096536A Pending JP2001284808A (en) 2000-03-31 2000-03-31 Laminated circuit board

Country Status (1)

Country Link
JP (1) JP2001284808A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168901A (en) * 2001-11-29 2003-06-13 Kyocera Corp Electronic-component device
JP2006019643A (en) * 2004-07-05 2006-01-19 Hitachi Metals Ltd Laminated substrate and manufacturing method thereof
JP2006041345A (en) * 2004-07-29 2006-02-09 Hitachi Metals Ltd Laminated substrate and its manufacturing method
JP2006108482A (en) * 2004-10-07 2006-04-20 Hitachi Metals Ltd Multilayered ceramic board having cavity and its manufacturing method
JPWO2006120826A1 (en) * 2005-05-12 2008-12-18 株式会社村田製作所 Ceramic multilayer substrate
JP2010045271A (en) * 2008-08-18 2010-02-25 Hitachi Metals Ltd Multilayer circuit board
JP2014222107A (en) * 2013-05-14 2014-11-27 アスモ株式会社 Laminated gear and manufacturing method of laminated gear
JP2014232851A (en) * 2013-05-30 2014-12-11 京セラ株式会社 Electronic element mounting substrate and electronic device
JP2016092283A (en) * 2014-11-07 2016-05-23 三菱電機株式会社 Circuit board
JP2016154185A (en) * 2015-02-20 2016-08-25 京セラ株式会社 Electronic component mounting package, electronic apparatus, and electronic module
JP2019192245A (en) * 2018-04-24 2019-10-31 京セラ株式会社 RFID tag and RFID system

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168901A (en) * 2001-11-29 2003-06-13 Kyocera Corp Electronic-component device
JP4543374B2 (en) * 2004-07-05 2010-09-15 日立金属株式会社 Multilayer substrate and manufacturing method thereof
JP2006019643A (en) * 2004-07-05 2006-01-19 Hitachi Metals Ltd Laminated substrate and manufacturing method thereof
JP2006041345A (en) * 2004-07-29 2006-02-09 Hitachi Metals Ltd Laminated substrate and its manufacturing method
JP4565381B2 (en) * 2004-07-29 2010-10-20 日立金属株式会社 Laminated board
JP2006108482A (en) * 2004-10-07 2006-04-20 Hitachi Metals Ltd Multilayered ceramic board having cavity and its manufacturing method
JP4565383B2 (en) * 2004-10-07 2010-10-20 日立金属株式会社 Multilayer ceramic substrate with cavity and method for manufacturing the same
JPWO2006120826A1 (en) * 2005-05-12 2008-12-18 株式会社村田製作所 Ceramic multilayer substrate
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2010045271A (en) * 2008-08-18 2010-02-25 Hitachi Metals Ltd Multilayer circuit board
JP2014222107A (en) * 2013-05-14 2014-11-27 アスモ株式会社 Laminated gear and manufacturing method of laminated gear
JP2014232851A (en) * 2013-05-30 2014-12-11 京セラ株式会社 Electronic element mounting substrate and electronic device
JP2016092283A (en) * 2014-11-07 2016-05-23 三菱電機株式会社 Circuit board
JP2016154185A (en) * 2015-02-20 2016-08-25 京セラ株式会社 Electronic component mounting package, electronic apparatus, and electronic module
JP2019192245A (en) * 2018-04-24 2019-10-31 京セラ株式会社 RFID tag and RFID system
JP7344003B2 (en) 2018-04-24 2023-09-13 京セラ株式会社 RFID tags and RFID systems

Similar Documents

Publication Publication Date Title
KR19980701656A (en) Glass bonding layer for ceramic circuit board support substrate
JP2001284808A (en) Laminated circuit board
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JPH05243330A (en) Connecting structure for multilayer interconnection substrate with flip chip ic
US7820490B2 (en) Method for LTCC circuitry
JP3854095B2 (en) Multilayer circuit board
JP4493140B2 (en) Multilayer circuit board
JP2002141646A (en) Circuit board
JP2002231860A (en) Electronic part device
JPH09237855A (en) Ceramic multilayer wiring substrate
JP2001189550A (en) Circuit board
JP3493264B2 (en) Circuit board
JP3825352B2 (en) Circuit board
JP3493294B2 (en) Circuit board
JP2003197810A (en) Electronic component
JPH11186681A (en) Board for mounting electronic parts
JP2009147160A (en) Manufacturing method of multilayer ceramic substrate, multilayer ceramic substrate, and electronic component using the same
KR100896599B1 (en) Ceramic multilayer board and method thereof
JP2001345522A (en) Method of manufacturing circuit board and the circuit board
JPH0818235A (en) Method for manufacturing layered ceramic circuit board
JP2001284489A (en) Laminated circuit board
JP2003318317A (en) Electronic device and its manufacturing method
JP4593817B2 (en) Low temperature fired ceramic circuit board
JPH06232528A (en) Hybrid integrated circuit board and manufacture thereof
JP2003046253A (en) Multilayer circuit board