JP3940659B2 - Multilayer circuit board manufacturing method - Google Patents
Multilayer circuit board manufacturing method Download PDFInfo
- Publication number
- JP3940659B2 JP3940659B2 JP2002313834A JP2002313834A JP3940659B2 JP 3940659 B2 JP3940659 B2 JP 3940659B2 JP 2002313834 A JP2002313834 A JP 2002313834A JP 2002313834 A JP2002313834 A JP 2002313834A JP 3940659 B2 JP3940659 B2 JP 3940659B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- rectangular
- circuit board
- substrate regions
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置や複合電子部品等に用いられる多層回路基板の製造方法に関するものである。
【0002】
【従来の技術】
多層回路基板は、半導体装置や複合電子装置等に幅広く用いられている。
かかる従来の多層回路基板としては、例えば図3に示すように、複数の誘電体層を積層して成る矩形状積層体51の内部に回路パターン(図示せず)を形成するとともに、矩形状積層体51の上面中央部に所定の凹部52を形成し、この凹部52内や矩形状積層体51の上面等に電子部品素子53を搭載した構造のものが知られている。
【0003】
尚、前記凹部52の内部には、電子部品素子53の中でも比較的厚みの厚いものが収容されており、これによって多層回路基板全体の厚みが厚くなるのを防止するようにしている。
【0004】
また、上述した従来の多層回路基板は以下の製造方法によって製作される。
即ち、まず前記矩形状積層体51に対応する複数の基板領域を有した大型積層体を従来周知のセラミックグリーンシート積層法により形成するとともに、該大型積層体の各基板領域内で、各基板領域の中央部に所定の凹部52を形成し、次に前記大型積層体を一体焼成し、しかる後、大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体51を切り出し、最後に、得られた矩形状積層体51の凹部52内や上面等に電子部品素子53を搭載することにより製品としての多層回路基板が完成する(例えば、特許文献1参照。)。
【0005】
このような従来の製造方法において、矩形状積層体51の内部に設けられる回路パターンは、セラミックグリーンシートを積層する前に、各セラミックグリーンシートの主面に導電ペーストを所定パターンに印刷しておくことによって形成され、また凹部52は、積層されるセラミックグリーンシートのうち最上層もしくはその近傍に位置するセラミックグリーンシートをパンチ型等で打ち抜いて貫通孔を形成しておくことにより形成される。
【0006】
【特許文献1】
特開2001−217334号公報 (図2乃至図5)
【0007】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法によれば、1個の大型積層体から複数の矩形状積層体を得るようにしており、各基板領域に凹部52を形成するのに基板領域の数と同じ回数だけセラミックグリーンシートを打ち抜く必要がある。このため、セラミックグリーンシートの孔開け工程に長時間を要してしまい、生産性の向上に供することが不可となる不都合があった。
【0008】
そこで上述の不都合を解消するために、大型積層体の形成に使用されるセラミックグリーンシートを複数のパンチ型で同時に打ち抜くことにより凹部52と1対1に対応する複数の貫通孔を一括的に形成することが考えられる。
【0009】
しかしながら、セラミックグリーンシートを複数のパンチ型で同時に打ち抜く場合、個々の凹部に対応する大きさのパンチ型を凹部のピッチに合わせて配置させる必要がある。それ故、多層回路基板の小型化を図るべく各基板領域の面積を小さくすると、個々のパンチ型を微細に形成しなければならなくなる上に、これらのパンチ型を基板領域の配列ピッチに合わせて高密度に配置させる必要があり、パンチ型が取り付けられる打ち抜き装置の構造が複雑化する欠点が誘発される。
【0010】
本発明は上記欠点に鑑み案出されたもので、その目的は、簡単な製造設備で多層回路基板を効率的に製作することが可能な多層回路基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明の多層回路基板の製造方法は、複数の誘電体層を積層して成る矩形状積層体の内部に回路パターンを形成するとともに、前記矩形状積層体の上面に、一部が前記矩形状積層体の一端面に開口した切り欠き部を形成し、該切り欠き部の形成領域に露出する誘電体層の表面に前記回路パターンに電気的に接続される電子部品素子を搭載してなる多層回路基板であって、前記矩形状積層体が、前記矩形状積層体に対応する複数の基板領域を有した大型積層体を形成するとともに、該大型積層体の各基板領域に、前記切り欠き部に対応する凹部を、隣接する基板領域間を跨ぐようにして連続的に形成する工程1と、前記大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体を切り出す工程2とを経て形成されることを特徴とするものである。
【0012】
また本発明の多層配線基板の製造方法は、前記複数の基板領域がm列×n行(n,mは2以上の自然数)のマトリクス状に配されており、前記凹部が4個の基板領域の角部同士が接する部位に形成されていることを特徴とするものである。
【0013】
本発明によれば、大型積層体の各基板領域に、切り欠き部に対応する凹部を、隣接する基板領域間を跨ぐようにして連続的に形成するとともに、この大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体を切り出すようにしている。これにより、隣接する複数の基板領域に対して1個のパンチ型でセラミックグリーンシートを打ち抜くだけで各基板領域に切り欠き部に対応する凹部を同時に形成することができるようになり、セラミックグリーンシートの孔開けに要する時間を短縮して、多層回路基板の生産性を向上させることが可能となる。
【0014】
また本発明によれば、多層回路基板の切り欠き部に対応する凹部は大型積層体の各基板領域に隣接する基板領域間を跨ぐようにして連続的に形成されるため、大型積層体の形成に用いられるセラミックグリーンシート等を複数のパンチ型で同時に打ち抜いて凹部に対応する貫通孔を形成するような場合であっても、隣接する複数の基板領域に対して1個のパンチ型を配置させれば済む上に、パンチ型の配列ピッチを基板領域の配列ピッチの2倍に相当する広いピッチで配列させれば良く、多層回路基板の小型化を図るべく各基板領域の面積を小さくしたとしても、個々のパンチ型の大きさを大きく、その配列ピッチも広く設定することができる。したがって、パンチ型が取り付けられる打ち抜き装置等の製造設備の構造が簡素に維持されるようになり、これによっても多層回路基板の生産性向上に供することが可能となる。
【0015】
更に本発明によれば、大型積層体に設けられる複数の基板領域をm列×n行(n,mは2以上の自然数)のマトリクス状に配した上、前記凹部を4個の基板領域の角部同士が接する部位に形成することにより、1個のパンチ型で4個の基板領域に切り欠き部に対応した凹部を同時に形成することができ、かかる構成を採用することによって上述の作用効果がより有効に発揮されるようになる。
【0016】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の製造方法によって製作された多層回路基板の外観斜視図であり、同図に示す多層回路基板は、複数の誘電体層を積層して成る矩形状積層体1の内部や表面に所定の回路パターンを形成するとともに、前記矩形状積層体1の上面に、一部が矩形状積層体1の一端面に開口した切り欠き部2を設け、この切り欠き部2の形成領域に露出する誘電体層の表面に前記回路パターンに電気的に接続される電子部品素子3を搭載した構造を有している。
【0017】
前記矩形状積層体1を形成する各誘電体層の厚みは、例えば20μm〜300μmに設定され、その材質としては、例えば800℃〜1200℃の比較的低い温度で焼成が可能なガラス−セラミック材料等が好適に用いられる。
かかるガラス−セラミック材料のセラミック成分としては、例えば、クリストバライト、石英、コランダム(αアルミナ)、ムライト、コージェライト等の絶縁セラミック材料、MgTiO3、CaTiO3、BaTiO3、TiO2等の誘電体セラミック材料、Ni−Znフェライト、Mn−Znフェライト等の磁性体セラミック材料等が用いられ、例えば、平均粒径0.5〜6.0μm、好ましくは0.5〜2.0μmに粉砕したものが使用される。尚、セラミック材料は2種以上を混合して用いても構わない。
一方、誘電体層を形成するガラス−セラミック材料のガラス成分としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればどのようなガラスを用いてもよく、例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリット等が用いられる。これらのガラスフリットは、ガラス化範囲が広く、また屈伏点が例えば600〜800℃に設定されている。
【0018】
また、前記矩形状積層体1の表面や内部に設けられる回路パターンは、誘電体層間に介在された導体層や誘電体層の内部に埋設されたビアホール導体,矩形状積層体1の表面で電子部品素子3等に電気的に接続される接続パッド等によって構成されており、かかる回路パターンの材質は誘電体層を形成する誘電体材料との相性を考慮して選定される。このような回路パターンは、例えばAg、Ag−Pd、Ag−Pt等のAg合金を主成分とする導電材料やCu系、W系、Mo系、Pd系導電材料等によって形成され、その厚みは例えば5〜25μmに設定される。尚、前記ビアホール導体の直径は誘電体層の厚み等に応じて適宜設定されるものであり、ビアホール導体が埋設される誘電体層の厚みが20μm〜300μmの場合、ビアホール導体の直径は例えば50μm〜300μmに設定される。
【0019】
そして前記矩形状積層体1の上面に設けられた切り欠き部2は、本実施形態においては、一部が矩形状積層体1の隣合う二つの端面に開口するようにして形成されている。
かかる切り欠き部2に臨む誘電体層の表面には、前記回路パターンの一部を構成する複数の接続パッドが配設されており、これらの接続パッドは切り欠き部2内に配置される電子部品素子3、例えば、コンデンサやインダクタ,SAW素子等のチップ型電子部品,半導体素子等の端子電極に対して半田等の導電性接着剤を介し電気的に接続される。尚、電子部品素子3としてSAW素子や半導体素子を用いる場合は、その周囲を樹脂材や金属製のケース等で覆っておくことにより電子部品素子3が気密封止されることとなる。
【0020】
次に、上述した多層回路基板の矩形状積層体1を製作するための方法について図2を用いて説明する。
(工程1)まず、矩形状積層体1に対応する複数の基板領域を有した大型積層体20を準備し、該大型積層体20の各基板領域に、切り欠き部2に対応する凹部6を、隣接する基板領域間を跨ぐようにして連続的に形成する。
本実施形態において、1個の大型積層体20に設けられている複数の基板領域は、大型積層体20を平面視した際、m列×n行(n,mは2以上の自然数)のマトリクス状に配置されており、前記凹部6を4個の基板領域の角部同士が接する部位に形成するようにしている。
【0021】
このような大型積層体20は、図2(a)(b)に示すように、矩形状積層体1の誘電体層を形成するセラミック原料粉末に適当な有機バインダー等を添加して得た複数のセラミックグリーンシート1a,1bを所定の枚数だけ積層することによって形成され、これらのセラミックグリーンシート1a,1bを積層する前に、その最上層もしくは最上層から下方に連続する数層のセラミックグリーンシート1aの所定部位をパンチ型等で打ち抜き、セラミックグリーンシート1aに貫通孔4を穿設しておくことにより凹部6が形成される。
【0022】
また、矩形状積層体1の表面や内部に設けられる回路パターンは、各セラミックグリーンシート1a,1bの表面に所定の導電ペーストを予めスクリーン印刷等によって塗布しておいたり、セラミックグリーンシート1a,1bの内部に導体ペーストを埋め込んでおくことにより形成され、かかる大型積層体20の一主面には、図2(b)に示すように、基板領域間の境界5に例えばカッター刃等によって切断用の溝が形成される。
【0023】
この工程1において、大型積層体20の凹部6は、隣接する基板領域間を跨ぐようにして連続的に形成されるため、隣接する複数の基板領域に対して1個のパンチ型でセラミックグリーンシート1aを打ち抜くだけで各基板領域に切り欠き部2に対応する凹部6を同時に形成することができ、セラミックグリーンシート1aの孔開けに要する時間を短縮して、多層回路基板の生産性を向上させることが可能となる。
【0024】
また、前記凹部6は隣接する基板領域間を跨ぐようにして連続的に形成されることから、セラミックグリーンシート1aを複数のパンチ型で同時に打ち抜いて貫通孔4を形成するような場合であっても、隣接する複数の基板領域に対して1個のパンチ型を配置させれば済む上に、パンチ型の配列ピッチを基板領域の配列ピッチの2倍に相当する広いピッチで配列させれば良く、多層回路基板の小型化を図るべく各基板領域の面積を小さくしたとしても、個々のパンチ型の大きさを大きく、その配列ピッチも広く設定することができる。したがって、パンチ型が取り付けられる打ち抜き装置等の製造設備の構造が簡素に維持されるようになり、これによっても多層回路基板の生産性向上に供することが可能となる。
【0025】
更に、大型積層体20に設けられる複数の基板領域5は、m列×n行(n,mは2以上の自然数)のマトリクス状に配され、しかも凹部6を4個の基板領域の角部同士が接する部位に形成するようにしたことから、1個のパンチ型で4個の基板領域5に切り欠き部2に対応した凹部6を同時に形成することができ、かかる構成を採用することによって上述の作用効果がより有効に発揮されるようになる。
【0026】
尚、この工程1において、セラミックグリーンシート1aに貫通孔4を形成し易くするために、可塑剤を添加しておいても構わない。
【0027】
(工程2)次に、先の工程1で得た大型積層体20を高温で焼成し、しかる後、図2(c)に示すように、大型積層体20を基板領域間の境界5に沿って切断することにより複数の矩形状積層体1を切り出す。
【0028】
かかる大型積層体20の切断は、例えば、大型積層体20の上下両面から圧力を印加して、大型積層体20を基板領域間の境界5に形成した溝を起点として分割する手法(いわゆるチョコレートブレイク)によって行なわれ、これによって複数の矩形状積層体1が同時に製作される。
【0029】
以上のような製造工程を経て多層回路基板を製作することにより、簡単な製造設備で多層回路基板を効率的に製作することが可能となる。
【0030】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更・改良が可能である。
【0031】
例えば、上述の実施形態では、大型積層体20を基板領域5に沿って切り出すとき、大型積層体20の表面に予め溝6を形成しておき、この溝に沿って大型積層体20を分割することにより個々の矩形状積層体1を切り出すようにしたが、これに代えて、大型積層体20を基板領域の境界5に沿ってダイシングする等して複数の矩形状積層体1を切り出すようにしても構わない。
【0032】
また、上述の実施形態においては、矩形状積層体1をセラミック系材料で形成するようにしたが、これに代えて、矩形状積層体1をエポキシ樹脂等の有機材料や有機材料と無機材料との複合材料によって形成するようにしても構わない。
【0033】
更に、上述の実施形態においては、大型積層体20の凹部6を4個の基板領域の角部同士が接する部位に形成するようにしたが、これに代えて、大型積層体20の凹部6を2個の基板領域の辺同士が接する部位に形成するようにしても構わない。
【0034】
【発明の効果】
本発明によれば、大型積層体の各基板領域に、切り欠き部に対応する凹部を、隣接する基板領域間を跨ぐようにして連続的に形成するとともに、この大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体を切り出すようにしている。これにより、隣接する複数の基板領域に対して1個のパンチ型でセラミックグリーンシートを打ち抜くだけで各基板領域に切り欠き部に対応する凹部を同時に形成することができるようになり、セラミックグリーンシートの孔開けに要する時間を短縮して、多層回路基板の生産性を向上させることが可能となる。
【0035】
また本発明によれば、多層回路基板の切り欠き部に対応する凹部は大型積層体の各基板領域に隣接する基板領域間を跨ぐようにして連続的に形成されるため、大型積層体の形成に用いられるセラミックグリーンシート等を複数のパンチ型で同時に打ち抜いて凹部に対応する貫通孔を形成するような場合であっても、隣接する複数の基板領域に対して1個のパンチ型を配置させれば済む上に、パンチ型の配列ピッチを基板領域の配列ピッチの2倍に相当する広いピッチで配列させれば良く、多層回路基板の小型化を図るべく各基板領域の面積を小さくしたとしても、個々のパンチ型の大きさを大きく、その配列ピッチも広く設定することができる。したがって、パンチ型が取り付けられる打ち抜き装置等の製造設備の構造が簡素に維持されるようになり、これによっても多層回路基板の生産性向上に供することが可能となる。
【0036】
更に本発明によれば、大型積層体に設けられる複数の基板領域をm列×n行(n,mは2以上の自然数)のマトリクス状に配した上、前記凹部を4個の基板領域の角部同士が接する部位に形成することにより、1個のパンチ型で4個の基板領域に切り欠き部に対応した凹部を同時に形成することができ、かかる構成を採用することによって上述の作用効果がより有効に発揮されるようになる。
【図面の簡単な説明】
【図1】本発明の製造方法によって製作した多層回路基板の外観斜視図である。
【図2】(a)〜(c)は本発明の一実施形態に係る製造方法を説明するための工程毎の外観斜視図である。
【図3】従来の製造方法によって製作した多層回路基板の外観斜視図である。
【符号の説明】
1・・・矩形状積層体
1a、1b・・・セラミックグリーンシート
2・・・切り欠き部
3・・・電子部品素子
4・・・貫通孔
5・・・隣接する基板領域間の境界
6・・・凹部
10・・・多層回路基板
20・・・大型積層体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer circuit board used for semiconductor devices, composite electronic components, and the like.
[0002]
[Prior art]
Multilayer circuit boards are widely used in semiconductor devices and composite electronic devices.
As such a conventional multilayer circuit board, for example, as shown in FIG. 3, a circuit pattern (not shown) is formed inside a
[0003]
The
[0004]
The conventional multilayer circuit board described above is manufactured by the following manufacturing method.
That is, first, a large laminate having a plurality of substrate regions corresponding to the
[0005]
In such a conventional manufacturing method, the circuit pattern provided in the rectangular laminated
[0006]
[Patent Document 1]
JP 2001-217334 A (FIGS. 2 to 5)
[0007]
[Problems to be solved by the invention]
However, according to the above-described conventional manufacturing method, a plurality of rectangular laminates are obtained from one large laminate, and the same number of times as the number of substrate regions is formed to form the
[0008]
Therefore, in order to eliminate the inconvenience described above, a plurality of through-holes corresponding to the
[0009]
However, when a ceramic green sheet is simultaneously punched with a plurality of punch dies, it is necessary to arrange punch dies having sizes corresponding to the individual recesses in accordance with the pitches of the recesses. Therefore, if the area of each substrate region is reduced in order to reduce the size of the multilayer circuit board, individual punch dies must be formed finely, and these punch dies are matched to the arrangement pitch of the substrate regions. It is necessary to arrange them at a high density, which causes a disadvantage that the structure of the punching device to which the punch mold is attached becomes complicated.
[0010]
The present invention has been devised in view of the above-described drawbacks, and an object of the present invention is to provide a method for manufacturing a multilayer circuit board capable of efficiently manufacturing the multilayer circuit board with simple manufacturing equipment.
[0011]
[Means for Solving the Problems]
In the method for manufacturing a multilayer circuit board according to the present invention, a circuit pattern is formed inside a rectangular laminate formed by laminating a plurality of dielectric layers, and a part of the rectangular laminate is formed on the upper surface of the rectangular laminate. A multilayer formed by forming a notch portion opened at one end face of the laminate, and mounting an electronic component element electrically connected to the circuit pattern on the surface of the dielectric layer exposed in the formation region of the notch portion In the circuit board, the rectangular laminate forms a large laminate having a plurality of substrate regions corresponding to the rectangular laminate, and the notch portion is formed in each substrate region of the large laminate. A
[0012]
In the method for manufacturing a multilayer wiring board according to the present invention, the plurality of substrate regions are arranged in a matrix of m columns × n rows (n and m are natural numbers of 2 or more), and the recess has four substrate regions. It is formed in the site | part which the corner | angular parts contact | connect.
[0013]
According to the present invention, a concave portion corresponding to a notch is continuously formed in each substrate region of the large laminate so as to straddle between adjacent substrate regions, and the large laminate is adjacent to the substrate region. A plurality of rectangular laminated bodies are cut out by cutting along the boundary between them. Accordingly, it becomes possible to simultaneously form the concave portions corresponding to the cutout portions in each substrate region by punching out the ceramic green sheet with a single punch die for a plurality of adjacent substrate regions. It is possible to improve the productivity of the multilayer circuit board by shortening the time required for perforating.
[0014]
Further, according to the present invention, the concave portion corresponding to the cutout portion of the multilayer circuit board is continuously formed so as to straddle between the substrate regions adjacent to each substrate region of the large-sized laminate, so that the formation of the large-sized laminate is performed. Even when a plurality of punch dies are used to punch out ceramic green sheets or the like used in the process, a single punch die is arranged for a plurality of adjacent substrate regions. In addition, it is only necessary to arrange the punch-type arrangement pitch at a wide pitch corresponding to twice the arrangement pitch of the substrate region, and the area of each substrate region is reduced in order to reduce the size of the multilayer circuit board. However, the size of the individual punch dies can be increased and the arrangement pitch can be set wide. Therefore, the structure of a manufacturing facility such as a punching device to which the punch mold is attached is maintained in a simple manner, and this can also be used to improve the productivity of the multilayer circuit board.
[0015]
Furthermore, according to the present invention, a plurality of substrate regions provided in the large laminate are arranged in a matrix of m columns × n rows (n and m are natural numbers of 2 or more), and the recesses are formed by four substrate regions. By forming the corner portions in contact with each other, the concave portions corresponding to the cutout portions can be simultaneously formed in the four substrate regions with one punch mold. By adopting such a configuration, the above-described effects are obtained. Becomes more effective.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an external perspective view of a multilayer circuit board manufactured by the manufacturing method of the present invention. The multilayer circuit board shown in FIG. 1 is the interior or surface of a
[0017]
The thickness of each dielectric layer forming the
Examples of the ceramic component of the glass-ceramic material include insulating ceramic materials such as cristobalite, quartz, corundum (α alumina), mullite, and cordierite, and dielectric ceramic materials such as MgTiO 3 , CaTiO 3 , BaTiO 3 , and TiO 2. Magnetic ceramic materials such as Ni-Zn ferrite and Mn-Zn ferrite are used, for example, those having an average particle size of 0.5 to 6.0 μm, preferably 0.5 to 2.0 μm. The Two or more ceramic materials may be mixed and used.
On the other hand, as a glass component of the glass-ceramic material forming the dielectric layer, by performing a firing treatment, crystals or spinel of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite and substituted derivatives thereof Any glass may be used as long as it precipitates the crystalline phase of the structure. For example, B 2 O 3 , SiO 2 , Al 2 O 3 , ZnO, glass frit containing alkaline earth oxide, etc. are used. It is done. These glass frits have a wide vitrification range, and the yield point is set to, for example, 600 to 800 ° C.
[0018]
Further, the circuit pattern provided on the surface or inside of the
[0019]
In the present embodiment, the
A plurality of connection pads constituting a part of the circuit pattern are arranged on the surface of the dielectric layer facing the
[0020]
Next, a method for manufacturing the above-described
(Step 1) First, a
In the present embodiment, the plurality of substrate regions provided in one
[0021]
Such a
[0022]
In addition, the circuit pattern provided on the surface or inside of the
[0023]
In this
[0024]
In addition, since the concave portion 6 is continuously formed so as to straddle between adjacent substrate regions, the ceramic green sheet 1a is simultaneously punched out with a plurality of punch dies to form the through holes 4. In addition, it is only necessary to arrange one punch die for a plurality of adjacent substrate regions, and it is sufficient to arrange the arrangement pitch of the punch dies at a wide pitch corresponding to twice the arrangement pitch of the substrate regions. Even if the area of each substrate region is reduced in order to reduce the size of the multilayer circuit board, the size of each punch die can be increased and the arrangement pitch can be set wide. Therefore, the structure of a manufacturing facility such as a punching device to which the punch mold is attached is maintained in a simple manner, and this can also be used to improve the productivity of the multilayer circuit board.
[0025]
Further, the plurality of substrate regions 5 provided in the
[0026]
In this
[0027]
(Step 2) Next, the
[0028]
The
[0029]
By manufacturing a multilayer circuit board through the above manufacturing processes, it becomes possible to efficiently manufacture a multilayer circuit board with simple manufacturing equipment.
[0030]
In addition, this invention is not limited to the above-mentioned embodiment, A various change and improvement are possible in the range which does not deviate from the summary of this invention.
[0031]
For example, in the above-described embodiment, when the
[0032]
Moreover, in the above-mentioned embodiment, although the rectangular
[0033]
Furthermore, in the above-described embodiment, the concave portion 6 of the
[0034]
【The invention's effect】
According to the present invention, a concave portion corresponding to a notch is continuously formed in each substrate region of the large laminate so as to straddle between adjacent substrate regions, and the large laminate is adjacent to the substrate region. A plurality of rectangular laminated bodies are cut out by cutting along the boundary between them. Accordingly, it becomes possible to simultaneously form the concave portions corresponding to the cutout portions in each substrate region by punching out the ceramic green sheet with a single punch die for a plurality of adjacent substrate regions. It is possible to improve the productivity of the multilayer circuit board by shortening the time required for perforating.
[0035]
Further, according to the present invention, the concave portion corresponding to the cutout portion of the multilayer circuit board is continuously formed so as to straddle between the substrate regions adjacent to each substrate region of the large-sized laminate, so that the formation of the large-sized laminate Even when a plurality of punch dies are used to punch out ceramic green sheets or the like used in the process, a single punch die is arranged for a plurality of adjacent substrate regions. In addition, it is only necessary to arrange the punch-type arrangement pitch at a wide pitch corresponding to twice the arrangement pitch of the substrate region, and the area of each substrate region is reduced in order to reduce the size of the multilayer circuit board. However, the size of each punch die can be increased, and the arrangement pitch can be set wide. Therefore, the structure of a manufacturing facility such as a punching device to which the punch mold is attached is maintained in a simple manner, and this can also be used to improve the productivity of the multilayer circuit board.
[0036]
Furthermore, according to the present invention, a plurality of substrate regions provided in the large laminate are arranged in a matrix of m columns × n rows (n and m are natural numbers of 2 or more), and the recesses are formed by four substrate regions. By forming the corner portions in contact with each other, the concave portions corresponding to the cutout portions can be simultaneously formed in the four substrate regions with one punch mold. By adopting such a configuration, the above-described effects are obtained. Becomes more effective.
[Brief description of the drawings]
FIG. 1 is an external perspective view of a multilayer circuit board manufactured by a manufacturing method of the present invention.
2A to 2C are external perspective views for each step for explaining a manufacturing method according to an embodiment of the present invention.
FIG. 3 is an external perspective view of a multilayer circuit board manufactured by a conventional manufacturing method.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記矩形状積層体が下記工程1及び工程2を経て形成されることを特徴とする多層配線基板の製造方法。
工程1:前記矩形状積層体に対応する複数の基板領域を有した大型積層体を形成するとともに、該大型積層体の各基板領域に、前記切り欠き部に対応する凹部を、隣接する基板領域間を跨ぐようにして連続的に形成する工程。
工程2:前記大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体を切り出す工程。A circuit pattern is formed inside a rectangular laminate formed by laminating a plurality of dielectric layers, and a cutout portion is formed on the upper surface of the rectangular laminate, and a part of the cutout is opened at one end surface of the rectangular laminate. A multilayer circuit board on which an electronic component element electrically connected to the circuit pattern is mounted on the surface of the dielectric layer exposed in the formation region of the notch,
The method for manufacturing a multilayer wiring board, wherein the rectangular laminate is formed through the following steps 1 and 2.
Step 1: A large laminate having a plurality of substrate regions corresponding to the rectangular laminate is formed, and a concave portion corresponding to the notch is provided in each substrate region of the large laminate. The process of forming continuously so as to straddle the gap.
Step 2: a step of cutting a plurality of rectangular laminates by cutting the large laminate along a boundary between adjacent substrate regions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002313834A JP3940659B2 (en) | 2002-10-29 | 2002-10-29 | Multilayer circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002313834A JP3940659B2 (en) | 2002-10-29 | 2002-10-29 | Multilayer circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004152835A JP2004152835A (en) | 2004-05-27 |
JP3940659B2 true JP3940659B2 (en) | 2007-07-04 |
Family
ID=32458317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002313834A Expired - Fee Related JP3940659B2 (en) | 2002-10-29 | 2002-10-29 | Multilayer circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3940659B2 (en) |
-
2002
- 2002-10-29 JP JP2002313834A patent/JP3940659B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004152835A (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100451949B1 (en) | Method for manufacturing multilayer ceramic substrates | |
JP4506990B2 (en) | Ceramic multilayer substrate | |
US8139368B2 (en) | Component-containing module | |
US7652213B2 (en) | Internal conductor connection structure and multilayer substrate | |
EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
JP3940659B2 (en) | Multilayer circuit board manufacturing method | |
JP2004056115A (en) | Multilayer wiring board | |
JP4369732B2 (en) | Electronic equipment | |
JP2003249755A (en) | Method for producing ceramic multilayer printed wiring board and ceramic multilayer printed wiring board | |
JPS62244631A (en) | Manufacture of composite laminated ceramic part | |
JP2004153023A (en) | Multilayer circuit board for high frequency wave | |
JP4383141B2 (en) | Manufacturing method of multilayer ceramic parts | |
JP2001044599A (en) | Manufacture of multi-board ceramic wiring board | |
JP2004259995A (en) | Circuit board mounted with electronic component and manufacturing method thereof | |
KR100896599B1 (en) | Ceramic multilayer board and method thereof | |
JP2005072416A (en) | Multiple component mounting mother board | |
JP2004152836A (en) | Multilayer circuit board for high frequency wave | |
JP2002359474A (en) | Surface-mounted multilayer circuit board | |
JP4303539B2 (en) | Multiple wiring board | |
JPH0738258A (en) | Manufacture of multilayer ceramics sintered body | |
JP2005136172A (en) | Wiring substrate capable of being divided into a multitude of pieces | |
JPH0750462A (en) | Electronic circuit board | |
JPH06140764A (en) | Multilayer circuit board provided with built-in capacitor | |
JP2001244408A (en) | Semiconductor device | |
JP2004296946A (en) | Manufacturing method of substrate for mounting electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |