KR100476027B1 - Method for manufacturing ceramic stacking device with built-in capacitor - Google Patents

Method for manufacturing ceramic stacking device with built-in capacitor Download PDF

Info

Publication number
KR100476027B1
KR100476027B1 KR10-2002-0030019A KR20020030019A KR100476027B1 KR 100476027 B1 KR100476027 B1 KR 100476027B1 KR 20020030019 A KR20020030019 A KR 20020030019A KR 100476027 B1 KR100476027 B1 KR 100476027B1
Authority
KR
South Korea
Prior art keywords
vias
green sheet
group
conductive paste
capacitor
Prior art date
Application number
KR10-2002-0030019A
Other languages
Korean (ko)
Other versions
KR20030092379A (en
Inventor
박성대
유찬세
박종철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2002-0030019A priority Critical patent/KR100476027B1/en
Publication of KR20030092379A publication Critical patent/KR20030092379A/en
Application granted granted Critical
Publication of KR100476027B1 publication Critical patent/KR100476027B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

본 발명은 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법에 관한 것으로, 사진식각 공정을 수행하여 정밀한 전극 패턴의 구현으로 표준편차가 적은 캐패시터가 내장된 세라믹 적층 소자를 제조함으로써, 고주파 모듈의 적용시 모듈의 신뢰성을 향상시킬 수 있는 효과가 발생한다.The present invention relates to a method of manufacturing a ceramic laminated device having a built-in capacitor, and to performing a photolithography process to produce a ceramic laminated device with a built-in capacitor having a small standard deviation by implementing a precise electrode pattern, when applying a high-frequency module module The effect is to improve the reliability of the.

Description

내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법{Method for manufacturing ceramic stacking device with built-in capacitor} Method for manufacturing ceramic stacking device with built-in capacitor}

본 발명은 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법에 관한 것으로, 보다 상세하게는 사진식각 공정을 수행하여 정밀한 전극 패턴의 구현으로 표준편차가 적은 캐패시터가 내장된 세라믹 적층 소자를 제조함으로써, 고주파 모듈의 적용시 모듈의 신뢰성을 향상시키는 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a ceramic laminated device having a built-in capacitor, and more particularly, by performing a photolithography process to manufacture a ceramic laminated device with a built-in capacitor having a small standard deviation by implementing a precise electrode pattern, a high frequency module The present invention relates to a method for manufacturing a ceramic laminated element having a built-in capacitor for improving the reliability of the module when the application of the present invention.

일반적으로, 저온 소성 다층 세라믹 회로 기판은 은, 금, 구리와 같은 낮은 융점을 가진 전도성 금속을 사용할 수 있는 장점을 가지고 있다.In general, low temperature calcined multilayer ceramic circuit boards have the advantage of being able to use low melting point conductive metals such as silver, gold, and copper.

또한, 저온 소성 다층 세라믹 회로 기판은 1000℃이하의 온도에서 소성되는 유리-세라믹 복합재를 주원료로 만들어져 낮은 열팽창계수를 가지며, 이는 실리콘(Si)이나 갈륨 비소(GaAs) 디바이스의 열팽창계수와 유사한 값이기 때문에, 집적회로의 패키지 기판으로 사용이 가능하다. In addition, low-temperature calcined multilayer ceramic circuit boards are made of glass-ceramic composites fired at temperatures below 1000 ° C as the main raw material and have a low coefficient of thermal expansion, which is similar to that of silicon (Si) or gallium arsenide (GaAs) devices. Therefore, it can be used as a package substrate of an integrated circuit.

특히, 내장형 세라믹 캐패시터는 저온 소성 세라믹 회로 기판으로 제조되어, 고주파 모듈에 적용되고 있다.In particular, built-in ceramic capacitors are made of low-temperature fired ceramic circuit boards and applied to high frequency modules.

이런 고주파 모듈용 내장형 세라믹 캐패시터를 제조하기 위해서는, 먼저, 그린시트를 만들어야 한다.In order to manufacture such a built-in ceramic capacitor for a high frequency module, first, a green sheet must be made.

그린시트는 유리-세라믹 복합재의 분말과 유기바인더, 용제, 분산제 등을 혼합하여 슬러리를 생성하고, 이 슬러리를 테이프 캐스터에 통과시켜, 성형 및 건조시킴으로써 만들어진다.The green sheet is made by mixing a powder of a glass-ceramic composite with an organic binder, a solvent, a dispersant, and the like to produce a slurry, and passing the slurry through a tape caster to form and dry it.

그 후, 상기 그린시트의 상부에 은과 금 등의 전도성 금속분말, 유기바인더, 용제와 유리재 분말 등을 혼합하여 제조된 전도성 페이스트를 스크린 인쇄한다. Thereafter, the conductive paste prepared by mixing a conductive metal powder such as silver and gold, an organic binder, a solvent and a glass powder, and the like is screen printed on the green sheet.

여기서, 스크린 인쇄법은 회로패턴이 형성되어 있는 스크린 마스크 위를 페이스트가 지나면서 패턴 부위로만 빠져나오게 함으로써, 원하는 회로패턴을 그린시트나 알루미나 등의 기판 상부에 인쇄하는 방법이다.Here, the screen printing method is a method of printing a desired circuit pattern on an upper surface of a substrate such as a green sheet or alumina by allowing the paste to pass through the screen mask on which the circuit pattern is formed and to exit only the pattern portion.

그 다음, 전도성 페이스트를 각각의 그린시트에 교번되도록 인쇄한 후, 각각의 그린시트를 적층하고 소성하면, 회로패턴이 내장된 세라믹 패키지 기판이 만들어진다.Then, the conductive paste is printed alternately on each green sheet, and then the respective green sheets are laminated and fired to form a ceramic package substrate incorporating a circuit pattern.

물론, 각 그린시트들은 천공되어, 전도성 페이스트로 채워진 비아에 의해 적층된 각각의 그린시트들이 전기적으로 연결된다.Of course, each green sheet is perforated so that the respective green sheets stacked by vias filled with conductive paste are electrically connected.

한편, 그린시트의 상부에 스크린 인쇄법으로 회로패터닝하고, 적층 및 소성하여 내장형 저온 동시 소성 캐패시터를 제조하였다. Meanwhile, circuit patterning was performed on the upper portion of the green sheet by screen printing, lamination and firing to prepare an embedded low temperature co-firing capacitor.

이러한 그린시트를 이용한 캐패시터 제조방법은 크게 두 가지로 나눌 수 있다. 첫 번째로, 그린시트 자체를 유전체층으로 이용하는 방법이 있고, 두 번째로, 그린시트 상부에 유전체 페이스트를 이용하여 유전체층을 형성하는 방법이 있다.Capacitor manufacturing method using such a green sheet can be largely divided into two. First, there is a method of using the green sheet itself as a dielectric layer, and second, there is a method of forming a dielectric layer using a dielectric paste on the green sheet.

먼저, 그린시트 자체를 유전층으로 이용하는 방법은 주로 저온소성 세라믹의 낮은 유전율을 이용하기 위한 것으로, 그린시트 상부에 전도성 페이스트로 인쇄된 두 개의 전극을 복수로 상호 교번되게 인쇄하여 원하는 용량만큼의 캐패시터를 만들 수 있다.First, the method of using the green sheet itself as a dielectric layer is mainly to use the low dielectric constant of the low-temperature fired ceramic. The two electrodes printed with the conductive paste on the green sheet are alternately printed with a plurality of capacitors to have a desired capacity. I can make it.

그리고, 그린시트 상부에 유전체 페이스트를 인쇄하는 방법은 저온 소성 세라믹 기판만으로는 얻기 어려운 고용량 캐패시터를 제조할 수 있다.In addition, the method of printing a dielectric paste on the green sheet may produce a high capacity capacitor that is difficult to obtain only by using a low temperature calcined ceramic substrate.

이런 유전체 페이스트를 이용하여 캐패시터를 제조하는 방법은, 우선, 전도성 페이스트로 하부전극을 그린시트위에 인쇄하고, 건조 후, 하부전극 위에 유전체 페이스트를 인쇄한다. In the method of manufacturing a capacitor using such a dielectric paste, first, the lower electrode is printed on the green sheet with the conductive paste, and after drying, the dielectric paste is printed on the lower electrode.

이 때, 원하는 용량을 얻기 위해 유전체의 인쇄 두께 또는 횟수를 조절한다.At this time, the printing thickness or the number of times of the dielectric is adjusted to obtain the desired capacity.

건조 후에, 상부 전극을 인쇄하면, 캐패시터 구조가 만들어지며, 적층 및 소성하면 캐패시터가 완성된다.After drying, the upper electrode is printed to form a capacitor structure, and when laminated and fired, the capacitor is completed.

이와 같은 종래의 세라믹 내장형 캐패시터는 스크린 인쇄를 모두 이용하고 있으며, 이 스크린 인쇄에 의해 형성된 패턴은 스크린 마스크를 구성하고 있는 와이어의 영향과 인쇄 후 페이스트의 유동에 의해 인쇄의 정밀도가 저하되어, 원하는 패턴의 형상을 구현하기가 어려운 문제점이 있었다.Such conventional ceramic embedded capacitors utilize screen printing, and the pattern formed by the screen printing reduces the accuracy of printing due to the influence of the wires constituting the screen mask and the flow of paste after printing, and thus the desired pattern. It was difficult to implement the shape of the problem.

더불어, 구현할 수 있는 도선의 해상도와 선간 공백에 한계가 있어, 캐패시터의 경우, 스크린 인쇄시의 얼라인먼트(Alignment) 정도와 패턴의 정밀도에 따라 기판 내 또는 기판간 특성편차가 존재하게 되는 문제점도 야기된다.In addition, there is a limit in the resolution of the conductive wires and the spaces between the wires, and in the case of the capacitors, there is a problem in that there is a characteristic deviation in the substrate or between the substrates depending on the degree of alignment and pattern precision during screen printing. .

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 사진식각 공정을 수행하여 정밀한 전극 패턴의 구현으로 표준편차가 적은 캐패시터가 내장된 세라믹 적층 소자를 제조함으로써, 고주파 모듈의 적용시 모듈의 신뢰성을 향상시키는 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems described above, by performing a photolithography process to produce a ceramic laminated device with a built-in capacitor having a small standard deviation by implementing a precise electrode pattern, when applying a high-frequency module module SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a ceramic laminated device having a built-in capacitor that improves the reliability of the same.

상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 그린시트를 관통하고 각각 이격되며, 제 1 그룹과 제 2 그룹으로 이루어진 복수개의 비아(Via)들을 그린시트에 펀칭하고, 전도성 페이스트를 각각의 비아에 충진시켜 복수의 그린시트들을 형성하는 제 1 단계와; 상기 복수개의 비아들을 감싸며, 상기 복수의 그린시트 각각의 상부에 감광 전도성 페이스트를 인쇄하는 제 2 단계와; 상기 복수의 그린시트 중, 일부 그린시트들의 감광 전도성 페이스트를 제 1 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로 전극 패턴이외의 부분을 제거하여, 상기 제 1 그룹의 비아들의 각각을 감싸고, 각각 분리되는 제 1 전극들을 상기 그린시트들 상부에 각각 형성하는 제 3 단계와; 상기 남아있는 그린시트들 각각의 감광 전도성 페이스트를 제 2 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로 전극 패턴이외의 부분을 제거하여, 상기 제 2 그룹의 비아들 각각을 감싸고, 각각 분리되는 제 2 전극들을 상기 그린시트 상부에 각각 형성하는 제 4 단계와; 상기 제 1 전극이 형성된 그린시트의 상부에 제 2 전극이 형성된 그린시트를 교대로 적층시키되, 제 1그룹의 비아는 제 1 그룹의 비아와 전기적으로 연결시키고, 제 2 그룹의 비아는 제 2 그룹의 비아와 전기적으로 연결시켜 적층시키는 제 5 단계와; 상기 적층시킨 그린시트를 소성하는 제 6 단계로 구성된 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법이 제공된다. A preferred aspect for achieving the above object of the present invention is to penetrate the green sheet and spaced apart from each other, punching a plurality of vias of the first group and the second group into the green sheet, and Filling a paste into each via to form a plurality of green sheets; Wrapping the plurality of vias and printing a photosensitive conductive paste on top of each of the plurality of green sheets; Among the plurality of green sheets, a photolithography process of exposing and developing the photosensitive conductive paste of some green sheets with a mask having a first electrode pattern is performed to remove portions other than the electrode patterns to cover each of the vias of the first group. A third step of forming separate first electrodes on the green sheets, respectively; A photolithography process of exposing and developing the photosensitive conductive paste of each of the remaining green sheets with a mask on which a second electrode pattern is formed to remove portions other than the electrode pattern to cover each of the vias of the second group, and to separate them. Forming a plurality of second electrodes on the green sheet, respectively; The green sheet having the second electrode is alternately stacked on the green sheet on which the first electrode is formed, wherein vias of the first group are electrically connected to vias of the first group, and vias of the second group are second group. A fifth step of electrically connecting and stacking the vias; Provided is a method of manufacturing a ceramic multilayer device having a built-in capacitor configured as a sixth step of firing the laminated green sheet.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 1d는 본 발명에 따른 내장형 세라믹 캐패시터의 제조 공정도로써, 먼저, 그린시트(10)를 관통하고 각각 이격되며, 제 1 그룹과 제 2 그룹으로 이루어진 복수개의 비아(Via)들(11)을 그린시트(10)에 펀칭하고, 전도성 페이스트를 각각의 비아(11)에 충진시켜 복수의 그린시트들을 형성한다.(도 1a)1A to 1D are diagrams illustrating a manufacturing process of a built-in ceramic capacitor according to the present invention. First, a plurality of vias 11 formed through a green sheet 10 and spaced apart from each other are formed of a first group and a second group. Is punched into the green sheet 10, and a conductive paste is filled into each via 11 to form a plurality of green sheets (FIG. 1A).

여기서, 각각의 그린시트들의 상기 제 1 그룹과 제 2 그룹 비아는 상호 인접되어 있는 한 쌍의 비아 중, 하나는 제 1 그룹에 속하고, 나머지 하나는 제 2 그룹에 속한다.(도 2 참조하여, 제 1 그룹 비아는 '11a'이고, 제 2 그룹 비아는 '11b'이다.)Here, the first group and the second group vias of the respective green sheets are one of a pair of vias adjacent to each other, one belonging to the first group, and the other belonging to the second group (see FIG. 2). , The first group via is '11a' and the second group via is '11b'.)

그러므로, 복수개의 비아들은 상호 인접되어 있는 비아들의 쌍으로 이루어져 있다.Therefore, the plurality of vias consist of pairs of vias that are adjacent to each other.

그 후, 상기 복수개의 비아(11)들을 감싸며, 상기 복수의 그린시트(10) 각각의 상부에 감광 전도성 페이스트(12)를 인쇄한다.(도 1b)Thereafter, the plurality of vias 11 are wrapped and a photosensitive conductive paste 12 is printed on each of the plurality of green sheets 10 (FIG. 1B).

이 때, 감광 전도성 페이스트(12)는 두께 균일성을 향상시키기 위해 페이스트가 평탄화될 수 있는 시간동안 상온에서 유지시킨 후, 약 80℃ 오븐에서 10분 ~ 20분 동안 건조시킨다. At this time, the photosensitive conductive paste 12 is kept at room temperature for a time that the paste can be planarized to improve thickness uniformity, and then dried in an oven at about 80 ° C. for 10 to 20 minutes.

연이어, 상기 복수의 그린시트 중, 일부 그린시트들의 감광 전도성 페이스트를 제 1 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로, 전극 패턴이외의 부분을 제거하여, 각각 분리되는 제 1 전극들(12a,12b,12c,12d)을 상기 그린시트들 상부에 각각 형성한다.(도 1c와 도 1d)Subsequently, a photolithography process of exposing and developing the photosensitive conductive paste of some green sheets of the plurality of green sheets with a mask on which a first electrode pattern is formed, and removing the portions other than the electrode pattern to separate the first electrodes. 12a, 12b, 12c, and 12d are formed on the green sheets, respectively (FIGS. 1C and 1D).

상기 제 1 전극들(12a,12b,12c,12d)은 전술된 제 1 그룹의 비아들의 각각을 감싸게 된다.  The first electrodes 12a, 12b, 12c, and 12d surround each of the first group of vias described above.

그 다음, 도 1c와 도 1d에 도시된 공정과 동일하게, 상기 남아있는 그린시트들 각각의 감광 전도성 페이스트를 제 2 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로 전극 패턴이외의 부분을 제거하여, 상기 제 2 그룹의 비아들 각각을 감싸고, 각각 분리되는 제 2 전극들을 상기 그린시트 상부에 각각 형성한다.Then, in the same manner as shown in FIGS. 1C and 1D, a photolithography process of exposing and developing a photosensitive conductive paste of each of the remaining green sheets with a mask having a second electrode pattern is performed to remove portions other than the electrode pattern. The second electrode is formed to surround each of the second group of vias, and second electrodes are formed on the green sheet.

이러한, 공정을 수행하면, 제 1 전극들이 형성된 그린시트가 제조되고, 제 2 전극들이 형성된 그린시트가 제조된다.When such a process is performed, a green sheet on which first electrodes are formed is manufactured, and a green sheet on which second electrodes are formed is manufactured.

그리고, 제 1 전극들은 제 1 그룹의 비아들을 감싸며, 각각 분리되어 있고, 제 2 전극들은 제 2 그룹의 비아들을 감싸며, 각각 분리되어 있다.The first electrodes surround the first group of vias and are separated, and the second electrodes surround the second group of vias, and are separated.

도 2는 본 발명에 따른 내장형 세라믹 캐패시터를 적층한 상태를 도시한 도면으로써, 상기 제 1 전극(21)이 형성된 그린시트(31,33)의 상부에 제 2 전극(22)이 형성된 그린시트(32,34)를 교대로 적층시키되, 제 1그룹의 비아(11a)는 제 1 그룹의 비아(11a)들과 전기적으로 연결시키고, 제 2 그룹의 비아(11b)는 제 2 그룹의 비아(11b)들과 전기적으로 연결시켜 적층시킨다.FIG. 2 is a diagram illustrating a state in which embedded ceramic capacitors according to the present invention are stacked, and the green sheet having the second electrode 22 formed on the green sheets 31 and 33 having the first electrode 21 formed thereon (FIG. 32 and 34 are alternately stacked, with the first group of vias 11a electrically connected to the first group of vias 11a, and the second group of vias 11b being the second group of vias 11b. ) To be electrically connected and stacked.

그 후, 상기 적층시킨 그린시트(31,32,33,34)를 850 ~ 900℃의 온도에서 소성하면, 내장형 세라믹 캐패시터의 제조가 완료된다.Thereafter, when the laminated green sheets 31, 32, 33, and 34 are fired at a temperature of 850 to 900 ° C, manufacturing of the embedded ceramic capacitor is completed.

즉, 제 1 전극들은 제 1 그룹의 비아에 연결되고, 제 2 전극들은 제 2 그룹의 비아들과 연결되므로, 제 1 전극과 제 2 전극의 전기적인 쇼트(Short)는 발생되지 않는다.That is, since the first electrodes are connected to the vias of the first group and the second electrodes are connected to the vias of the second group, electrical short between the first electrode and the second electrode does not occur.

도 3a와 3b는 본 발명에 따른 그린시트의 상부에 형성된 전도성 페이스트 패턴으로 제 1 전극과 제 2 전극이 형성된 상태를 도시한 도면으로써, 도 3a는 제 1 전극 패턴이 그린시트에 형성되어 있는 상태이고, 도 3b는 제 2 전극 패턴이 그린시트에 형성되어 있는 상태이다.3A and 3B illustrate a state in which a first electrode and a second electrode are formed in a conductive paste pattern formed on an upper portion of the green sheet according to the present invention, and FIG. 3A illustrates a state in which the first electrode pattern is formed in the green sheet. 3B shows a state in which the second electrode pattern is formed on the green sheet.

따라서, 제 1 전극과 제 2 전극 패턴은 각각 상반되는 형상으로 형성되며, 전술된 그린시트를 적층시킬 때에, 제 1 전극과 제 2 전극 패턴의 형상을 상반되도록 위치시켜, 그린시트들을 적층한다. Therefore, the first electrode and the second electrode pattern are respectively formed in a shape opposite to each other, and when the above-described green sheets are stacked, the green sheets are stacked by placing the shapes of the first electrode and the second electrode pattern to be opposite to each other.

도 4는 본 발명에 따른 그린시트의 상부에 정렬용 비아를 형성한 상태를 도시한 도면으로써, 그린시트(10)의 전도성 페이스트를 사진식각하는 공정시에 마스크와 정밀한 정렬을 위하여, 그린시트(10)에 복수개의 비아를 펀칭할 때, 그린시트의 가장자리(Edge)에 정렬용 비아(15)를 형성한다. FIG. 4 is a view illustrating a state in which alignment vias are formed on an upper portion of the green sheet according to the present invention. In order to precisely align the mask with the mask during the photoetching of the conductive paste of the green sheet 10, the green sheet ( When punching a plurality of vias 10, an alignment via 15 is formed at the edge of the green sheet.

이러한 정렬용 비아는 도 5에 도시된 바와 같이, 그린시트(10) 상부에 정렬되는 마스크(17)의 정렬 마크(18)와 일치시켜 정렬시킨 후에, 노광 공정을 수행함으로써, 본 발명에서는 더욱 정밀한 전극 패턴을 형성할 수 있다.The alignment vias are aligned with the alignment marks 18 of the mask 17 aligned on the green sheet 10, as shown in FIG. 5, and then subjected to an exposure process. An electrode pattern can be formed.

전술된 그린시트는 결합제 성분이 물에 용해되지 않는 비수계의 특성이 있으며, 저온동시소성이 가능한 즉, 850 ~ 900℃에서 소성이 가능한 유리-세라믹 복합재를 이용한다. 그리고, 전극은 Ag, AgPt, Au와 Cu 중 선택된 어느 하나의 저융점 금속이 포함된 감광 도전성 페이스트를 이용하여 형성한다.The above-described green sheet has a non-aqueous property in which the binder component is not dissolved in water, and uses a glass-ceramic composite capable of low temperature co-firing, that is, firing at 850 to 900 ° C. The electrode is formed using a photosensitive conductive paste containing any one of low melting point metals selected from Ag, AgPt, Au, and Cu.

이러한 본 발명의 내장형 세라믹 캐패시터는 표 1과 같이, 각각의 전극들로 이루어진 캐패시터들의 특성값은 표준편차(캐패시턴스 평균값에 대한 표준편차의 백분율)가 2.5%를 넘는 것이 없어, 5%정도의 특성 편차를 갖는 종래의 방법으로 제조된 캐패시터보다 표준편차가 매우 적음을 알 수 있다. 여기서, 측정된 캐패시턴스의 단위는 pF이다.In the embedded ceramic capacitor of the present invention, as shown in Table 1, the characteristic value of the capacitors each of the electrodes does not have a standard deviation (percentage of the standard deviation with respect to the average value of the capacitances) of more than 2.5%. It can be seen that the standard deviation is much less than the capacitor produced by the conventional method having a. Here, the unit of measured capacitance is pF.

캐패시터 번호Capacitor number 제 1 층 캐패시터First layer capacitor 제 2 층 캐패시터2nd layer capacitor 제 3 층 캐패시터3rd layer capacitor 캐패시턴스Capacitance 표준편차Standard Deviation 캐패시턴스Capacitance 표준편차Standard Deviation 캐패시턴스Capacitance 표준편차Standard Deviation 1One 0.6700.670 1.921.92 1.2031.203 1.301.30 1.8721.872 2.342.34 22 0.7840.784 1.511.51 1.4161.416 1.941.94 2.2272.227 1.711.71 33 0.8890.889 1.251.25 1.6071.607 1.301.30 2.5372.537 1.571.57 44 1.1341.134 1.221.22 2.0302.030 2.392.39 3.1963.196 1.381.38 55 1.4671.467 1.351.35 2.6572.657 1.081.08 4.2644.264 1.131.13 66 1.8231.823 1.801.80 3.3633.363 1.401.40 5.3595.359 1.331.33 77 2.1252.125 0.850.85 3.9953.995 1.291.29 6.4016.401 1.571.57 88 2.7242.724 1.011.01 5.0805.080 1.061.06 8.1808.180 1.201.20 99 3.2733.273 1.651.65 6.1556.155 1.311.31 9.9509.950 1.281.28 1010 3.5543.554 0.980.98 6.7306.730 1.861.86 10.77710.777 1.401.40 1111 3.8693.869 0.930.93 7.3267.326 0.840.84 11.85011.850 2.142.14 1212 4.1744.174 1.161.16 7.9557.955 1.231.23 12.84812.848 2.002.00 1313 5.7715.771 0.970.97 11.13711.137 1.091.09 18.08318.083 1.721.72 1414 7.1767.176 0.720.72 14.07714.077 0.990.99 22.68022.680 1.231.23 1515 3.3833.383 1.201.20 6.1586.158 0.530.53 9.7349.734 1.681.68 1616 4.1554.155 0.740.74 7.6477.647 0.650.65 12.06412.064 1.441.44 1717 5.1195.119 0.560.56 9.5489.548 1.021.02 15.00515.005 1.031.03 1818 6.1586.158 0.880.88 11.48811.488 0.940.94 18.12018.120 0.830.83

이상에서 상세히 설명한 바와 같이 본 발명은 사진식각 공정을 수행하여 정밀한 전극 패턴의 구현으로 표준편차가 적은 캐패시터가 내장된 세라믹 적층 소자를 제조함으로써, 고주파 모듈의 적용시 모듈의 신뢰성을 향상시키는 효과가 있다.As described in detail above, the present invention has the effect of improving the reliability of the module when the high frequency module is applied by manufacturing a ceramic multilayer device having a low standard deviation capacitor embedded therein by performing a photolithography process to implement a precise electrode pattern. .

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

도 1a 내지 1d는 본 발명에 따른 내장형 세라믹 캐패시터의 제조 공정도이다.1A to 1D are manufacturing process diagrams of the embedded ceramic capacitor according to the present invention.

도 2는 본 발명에 따른 내장형 세라믹 캐패시터를 적층한 상태를 도시한 도면이다.2 is a view showing a state in which the built-in ceramic capacitor according to the invention stacked.

도 3a와 3b는 본 발명에 따른 그린시트의 상부에 형성된 전도성 페이스트 패턴으로 제 1 전극과 제 2 전극이 형성된 상태를 도시한 도면이다.3A and 3B illustrate a state in which a first electrode and a second electrode are formed in a conductive paste pattern formed on the green sheet according to the present invention.

도 4는 본 발명에 따른 그린시트의 상부에 정렬용 비아를 형성한 상태를 도시한 도면이다.4 is a view illustrating a state in which alignment vias are formed on an upper portion of the green sheet according to the present invention.

도 5는 본 발명에 따른 마스크의 정렬마크와 그린시트의 정렬용 비아를 일치시켜 그린시트의 상부에 마스크가 정렬된 상태를 도시한 도면이다. 5 is a view showing a state in which the mask is aligned on the top of the green sheet by matching the alignment mark of the mask and the alignment via of the green sheet according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10,31,32,33,34 : 그린시트 11 : 비아10,31,32,33,34 Green Sheet 11: Via

11a : 제 1 그룹비아 11b : 제 2 그룹비아11a: the first group via 11b: the second group via

12 : 감광 전도성 페이스트 12 photosensitive conductive paste

12a,12b,12c,12d,21 : 제 1 전극 15 : 정렬용 비아12a, 12b, 12c, 12d, 21: first electrode 15, alignment via

17 : 마스크 18 : 정렬마크17: mask 18: alignment mark

22 : 제 2 전극 22: second electrode

Claims (6)

그린시트를 관통하고 각각 이격되며, 제 1 그룹과 제 2 그룹으로 이루어진 복수개의 비아(Via)들을 그린시트에 펀칭하고, 전도성 페이스트를 각각의 비아에 충진시켜 복수의 그린시트들을 형성하는 제 1 단계와;A first step of penetrating the green sheet and spaced apart from each other, punching a plurality of vias of the first group and the second group into the green sheet, and filling the vias with conductive paste to form a plurality of green sheets. Wow; 상기 복수개의 비아들을 감싸며, 상기 복수의 그린시트 각각의 상부에 감광 전도성 페이스트를 인쇄하는 제 2 단계와;Wrapping the plurality of vias and printing a photosensitive conductive paste on top of each of the plurality of green sheets; 상기 복수의 그린시트 중, 일부 그린시트들의 감광 전도성 페이스트를 제 1 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로 전극 패턴이외의 부분을 제거하여, 상기 제 1 그룹의 비아들의 각각을 감싸고, 각각 분리되는 제 1 전극들을 상기 그린시트들 상부에 각각 형성하는 제 3 단계와;Among the plurality of green sheets, a photolithography process of exposing and developing the photosensitive conductive paste of some green sheets with a mask having a first electrode pattern is performed to remove portions other than the electrode patterns to cover each of the vias of the first group. A third step of forming separate first electrodes on the green sheets, respectively; 상기 남아있는 그린시트들 각각의 감광 전도성 페이스트를 제 2 전극 패턴이 형성된 마스크로 노광하고 현상하는 사진식각 공정으로 전극 패턴이외의 부분을 제거하여, 상기 제 2 그룹의 비아들 각각을 감싸고, 각각 분리되는 제 2 전극들을 상기 그린시트 상부에 각각 형성하는 제 4 단계와;A photolithography process of exposing and developing the photosensitive conductive paste of each of the remaining green sheets with a mask on which a second electrode pattern is formed to remove portions other than the electrode pattern to cover each of the vias of the second group, and to separate them. Forming a plurality of second electrodes on the green sheet, respectively; 상기 제 1 전극이 형성된 그린시트의 상부에 상기 제 2 전극이 형성된 그린시트를 교대로 적층시키되, 상기 제 1 그룹의 비아는 상기 제 1 그룹의 비아와 전기적으로 연결시키고, 상기 제 2 그룹의 비아는 상기 제 2 그룹의 비아와 전기적으로 연결시켜 적층시키는 제 5 단계와;The green sheet on which the second electrode is formed is alternately stacked on the green sheet on which the first electrode is formed, wherein the vias of the first group are electrically connected to the vias of the first group, and the vias of the second group are A fifth step of electrically connecting and stacking the vias of the second group; 상기 제 5 단계를 통해 적층된 적층시킨 그린시트를 소성하는 제 6 단계로 구성된 것을 특징으로 하는 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법.And a sixth step of firing the stacked green sheets stacked through the fifth step. 제 1 항에 있어서, The method of claim 1, 상기 제 2 단계와 제 3 단계 사이에,Between the second and third steps, 상기 감광 전도성 페이스트의 두께 균일성을 위하여 상온에서 인쇄된 감광 전도성 페이스트를 상온에서 평탄화시키고, 80℃ 오븐에서 10분 ~ 20분 동안 건조시키는 단계가 더 구비된 것을 특징으로 하는 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법.Flattening the photosensitive conductive paste printed at room temperature to uniform thickness of the photosensitive conductive paste at room temperature, and drying in an oven at 80 ℃ for 10 minutes to 20 minutes characterized in that the ceramic laminate having a built-in capacitor Method of manufacturing the device. 제 1 항에 있어서, The method of claim 1, 상기 제 6 단계의 소성은,The sixth step of firing, 850 ~ 900℃의 온도에서 수행하는 것을 특징으로 하는 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법.Method for producing a ceramic laminated device having a built-in capacitor, characterized in that carried out at a temperature of 850 ~ 900 ℃. 제 1 항에 있어서, The method of claim 1, 상기 그린시트는 결합제 성분이 물에 용해되지 않는 비수계이고, 유리-세라믹 복합재인 것을 특징으로 하는 내장형 세라믹 캐패시터의 제조방법.Wherein the green sheet is a non-aqueous binder in which the binder component is not dissolved in water, the manufacturing method of the embedded ceramic capacitor, characterized in that the glass-ceramic composite. 제 1 항에 있어서, The method of claim 1, 상기 감광 전도성 페이스트는 Ag, AgPt, Au와 Cu 중 선택된 어느 하나의 저융점 금속이 포함된 것을 특징으로 하는 내장형 세라믹 캐패시터의 제조방법.The photosensitive conductive paste is a method of manufacturing a built-in ceramic capacitor, characterized in that the low melting point of any one metal selected from Ag, AgPt, Au and Cu. 제 1 항에 있어서, The method of claim 1, 상기 제 1 단계에는, 복수개의 비아(Via)들을 그린시트에 펀칭할 때, 상기 제 3 단계와 상기 제 4 단계에서 그린시트의 감광 전도성 페이스트를 사진식각하는 공정시에, 마스크의 정렬마크와 정밀한 정렬을 위하여, 각각의 그린시트의 가장자리(Edge)에 정렬용 비아를 펀칭하는 것이 포함된 것을 특징으로 하는 내장형 세라믹 캐페시터의 제조방법.In the first step, when the plurality of vias are punched into the green sheet, in the process of photographic etching the photosensitive conductive paste of the green sheet in the third step and the fourth step, the alignment mark of the mask and the precision are precise. Punching the alignment via to the edge (Edge) of each green sheet for alignment, characterized in that the manufacturing method of the embedded ceramic capacitor.
KR10-2002-0030019A 2002-05-29 2002-05-29 Method for manufacturing ceramic stacking device with built-in capacitor KR100476027B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030019A KR100476027B1 (en) 2002-05-29 2002-05-29 Method for manufacturing ceramic stacking device with built-in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030019A KR100476027B1 (en) 2002-05-29 2002-05-29 Method for manufacturing ceramic stacking device with built-in capacitor

Publications (2)

Publication Number Publication Date
KR20030092379A KR20030092379A (en) 2003-12-06
KR100476027B1 true KR100476027B1 (en) 2005-03-10

Family

ID=32384962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030019A KR100476027B1 (en) 2002-05-29 2002-05-29 Method for manufacturing ceramic stacking device with built-in capacitor

Country Status (1)

Country Link
KR (1) KR100476027B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481197B1 (en) * 2002-05-29 2005-04-13 전자부품연구원 Method for manufacturing built-in ceramic inductor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267790A (en) * 1992-06-30 1994-09-22 Mitsubishi Materials Corp Laminated lead-through capacitor array
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
KR20010036982A (en) * 1999-10-13 2001-05-07 김춘호 Radio frequency condensor using for integrated ceramic module
JP2001313230A (en) * 2000-04-28 2001-11-09 Kyocera Corp Capacitor array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267790A (en) * 1992-06-30 1994-09-22 Mitsubishi Materials Corp Laminated lead-through capacitor array
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
KR20010036982A (en) * 1999-10-13 2001-05-07 김춘호 Radio frequency condensor using for integrated ceramic module
JP2001313230A (en) * 2000-04-28 2001-11-09 Kyocera Corp Capacitor array

Also Published As

Publication number Publication date
KR20030092379A (en) 2003-12-06

Similar Documents

Publication Publication Date Title
WO1999041019A1 (en) Individual, embedded capacitors for laminated printed circuit boards
JP2002015939A (en) Multilayered electronic component and its manufacturing method
KR20090050664A (en) Manufactuirng method of multi-layer ceramic condenser
KR100748238B1 (en) Non-shrinkage ceramic substrate and method of manufacturing the same
JP2006510233A (en) Printed wiring board having low-inductance embedded capacitor and manufacturing method thereof
KR100476027B1 (en) Method for manufacturing ceramic stacking device with built-in capacitor
KR20110020098A (en) Space transformer for probe card and manufacturing method of space transformer for probe card
KR100607568B1 (en) Method for manufacturing multilayer substrate using dissimilar dielectric material
KR20070081223A (en) Antenna embedded low temperature co-fired ceramic
KR100566052B1 (en) Built-in capacitor using dissimilar dielectrics and method of manufacturing the same
KR100481197B1 (en) Method for manufacturing built-in ceramic inductor
KR100956212B1 (en) Manufacturing method of multi-layer substrate
KR100882101B1 (en) Method of manufacturing the non-shrinkage ceramic substrate
KR101051590B1 (en) Ceramic substrate and its manufacturing method
KR20060114562A (en) Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JPH11163192A (en) Ceramic multilayered coaxial signal wiring board, manufacture thereof, and electronic circuit device
US9236845B2 (en) Ceramic multilayer component
JPH05347227A (en) Laminated thin film capacitor
JP2000232019A (en) Inductor and its manufacture
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
KR20000045202A (en) Method for fabricating embedded capacitor of low temperature cofired ceramic
JP3563580B2 (en) High frequency composite circuit board and method of manufacturing the same
KR100896599B1 (en) Ceramic multilayer board and method thereof
KR100513348B1 (en) Chip component having air electrode pattern and the process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee