KR100566052B1 - Built-in capacitor using dissimilar dielectrics and method of manufacturing the same - Google Patents
Built-in capacitor using dissimilar dielectrics and method of manufacturing the same Download PDFInfo
- Publication number
- KR100566052B1 KR100566052B1 KR1020030097648A KR20030097648A KR100566052B1 KR 100566052 B1 KR100566052 B1 KR 100566052B1 KR 1020030097648 A KR1020030097648 A KR 1020030097648A KR 20030097648 A KR20030097648 A KR 20030097648A KR 100566052 B1 KR100566052 B1 KR 100566052B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- dielectric
- capacitor
- tape
- via hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Abstract
본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a built-in capacitor using a heterogeneous dielectric and a method of manufacturing the same, wherein the dielectric between the upper and lower electrodes has a relatively low dielectric constant and a dielectric having a high dielectric constant filled in the via holes of the green sheet. By forming the film, there is no need to worry about the warpage of the module substrate due to the mismatch of shrinkage and thermal expansion coefficient which may occur when the heterogeneous dielectric is produced by green sheet, and the unnecessary waste of material can be prevented, and the dielectric paste printing Since the process is simpler than the method using the method and the thickness can be formed, the characteristic deviation can be reduced in the substrate, and the device can be miniaturized by fabricating a built-in capacitor of high capacitance using heterogeneous dielectrics. .
이종, 유전체, 캐패시터, 그린시트, 비아홀, 소성Heterogeneous, Dielectric, Capacitor, Green Sheet, Via Hole, Plastic
Description
도 1a 내지 1d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제조 공정도1a to 1d is a manufacturing process diagram of a built-in capacitor using a heterogeneous dielectric according to the present invention
도 2a 내지 2d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 1 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도2A to 2D are plan and cross-sectional views illustrating a process of manufacturing a first green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention.
도 3a 내지 3c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도3A to 3C are plan and cross-sectional views illustrating a process of manufacturing a second green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention.
도 4a 내지 4c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 3 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도4A to 4C are plan and cross-sectional views illustrating a process of manufacturing a third green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
100,110,120 : 그린시트 101,121,111 : 비아홀100,110,120 Green Sheet 101,121,111 Via Hole
102 : 유전체막 105 : 상부전극102: dielectric film 105: upper electrode
112,122 : 도전성 물질 115,127 : 전극패드112,122: conductive material 115,127: electrode pad
125 : 하부전극 200 : 테이프125: lower electrode 200: tape
본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것이다.The present invention relates to a built-in capacitor using a heterogeneous dielectric and a method of manufacturing the same. More particularly, the dielectric material between the upper and lower electrodes has a high dielectric constant filled in the green sheet having a relatively low dielectric constant and via holes of the green sheet. By forming a dielectric film having a dielectric layer, it is not necessary to be concerned about the warpage of the module substrate due to the shrinkage rate and thermal expansion coefficient mismatch that may occur when the heterogeneous dielectric is made of a green sheet and fired, and it is possible to prevent unnecessary waste of materials. Since the process is simpler than the method using dielectric paste printing, and the thickness can be formed, the characteristic deviation can be reduced in the substrate, and the device can be miniaturized by fabricating a high capacitance internal capacitor using heterogeneous dielectrics. Embedded capacitors using heterogeneous dielectrics It relates to a manufacturing method thereof.
일반적으로, 저온 소성 다층 세라믹 회로 기판은 은, 금, 구리와 같은 낮은 융점을 가진 전도성 금속을 사용할 수 있는 장점을 가지고 있다.In general, low temperature calcined multilayer ceramic circuit boards have the advantage of being able to use low melting point conductive metals such as silver, gold, and copper.
또한, 저온 소성 다층 세라믹 회로 기판은 1000℃이하의 온도에서 소성되는 유리-세라믹 복합재를 주원료로 만들어져 낮은 열팽창계수를 가지며, 이는 실리콘(Si)이나 갈륨 비소(GaAs) 디바이스의 열팽창 계수와 유사한 값이기 때문에, 집적회로의 패키지 기판으로 사용이 가능하다.In addition, low-temperature calcined multilayer ceramic circuit boards are made of glass-ceramic composites fired at temperatures below 1000 ° C as the main raw material and have a low coefficient of thermal expansion, which is similar to that of silicon (Si) or gallium arsenide (GaAs) devices. Therefore, it can be used as a package substrate of an integrated circuit.
또한, 저항, 캐패시터, 인덕터 등의 수동소자를 그린시트 적층 기술로 내장할 수 있는 장점을 가지고 있어, 납땜 작업이 불필요하므로 신뢰성이 우수하다. In addition, it has the advantage that the passive elements such as resistors, capacitors, inductors, etc. can be embedded in the green sheet stacking technology.
특히, 내장형 세라믹 캐패시터는 저온 소성 세라믹 회로 기판용으로 제조되 어, 고주파 모듈에 적용되고 있다.In particular, embedded ceramic capacitors are manufactured for low temperature fired ceramic circuit boards, and are applied to high frequency modules.
이런, 고주파 모듈용 내장형 세라믹 캐패시터를 제조하기 위해서는, 먼저, 그린시트를 만들어야 한다.In order to manufacture such a built-in ceramic capacitor for a high frequency module, first, a green sheet must be made.
그린시트는 유리-세라믹 복합재의 분말과 유기바인더, 용제, 분산제 등을 혼합하여 슬러리를 생성하고, 이 슬러리를 테이프 캐스터에 통과시켜, 성형 및 건조시킴으로써 만들어진다.The green sheet is made by mixing a powder of a glass-ceramic composite with an organic binder, a solvent, a dispersant, and the like to produce a slurry, and passing the slurry through a tape caster to form and dry it.
그 후, 상기 그린시트의 상부에 은과 금 등의 전도성 금속분말, 유기바인더, 용제와 유리재 분말 등을 혼합하여 제조된 전도성 페이스트를 스크린 인쇄한다.Thereafter, the conductive paste prepared by mixing a conductive metal powder such as silver and gold, an organic binder, a solvent and a glass powder, and the like is screen printed on the green sheet.
여기서, 스크린 인쇄법은 패턴이 형성되어 있는 스크린 마스크 상부를 페이스트가 지나면서 패턴 부위로만 페이스트가 빠져나옴으로써, 원하는 전극 패턴을 그린시트 상부에 인쇄하는 방법이다.Here, the screen printing method is a method of printing a desired electrode pattern on the upper part of the green sheet by passing the paste only through the upper part of the screen mask on which the pattern is formed and passing through the pattern part.
이와 같이, 전도성 페이스트를 각각의 그린시트에 교번되도록 인쇄한 후, 각각의 그린시트를 적층하고 소성하면, 캐패시터가 내장된 세라믹 패키지 기판이 만들어진다.As described above, after the conductive paste is printed to be alternately printed on the green sheets, the green sheets are laminated and fired to form a ceramic package substrate in which a capacitor is embedded.
물론, 각 그린시트들은 미리 천공되어 전도성 페이스트로 채워진 비아(Via)에 의해, 적층된 각각의 그린시트들이 전기적으로 연결될 수 있다.Of course, each of the green sheets may be electrically connected to each other by vias pre-drilled and filled with conductive paste.
이러한, 그린시트 자체를 유전층으로 이용하는 방법은 주로 저온소성 세라믹의 낮은 유전율을 이용하기 위한 것으로, 그린시트 상부에 전도성 페이스트로 인쇄된 두 개의 전극을 복수로 상호 교번되게 인쇄하여 원하는 용량만큼의 캐패시터를 만들 수 있다.Such a method of using the green sheet itself as a dielectric layer is mainly to use the low dielectric constant of the low-temperature fired ceramic. The two electrodes printed with the conductive paste on the green sheet are alternately printed with a plurality of alternating capacitors to have a desired capacity. I can make it.
또한, 내장형 세라믹 캐패시터를 제조하는 두 번째 방법으로, 그린시트 상부에 유전체 페이스트를 이용하여 유전체층을 형성하는 방법이 있다.Also, as a second method of manufacturing the embedded ceramic capacitor, there is a method of forming a dielectric layer using a dielectric paste on the green sheet.
이 방법은, 우선, 전도성 페이스트를 그린시트 상부에 인쇄하고, 건조시켜 하부전극을 형성한 다음, 상기 하부전극 상부에 유전체 페이스트를 인쇄한다.In this method, first, the conductive paste is printed on the green sheet, dried to form a lower electrode, and then a dielectric paste is printed on the lower electrode.
이 때, 원하는 용량을 얻기 위해 유전체의 인쇄 두께 또는 횟수를 조절한다.At this time, the printing thickness or the number of times of the dielectric is adjusted to obtain the desired capacity.
그 다음, 건조 후에, 상부 전극을 인쇄하면, 캐패시터 구조가 만들어지며, 인쇄가 완료된 시트를 다른 층의 그린시트와 함께 적층하여 내장시킨 후 소성하면 또 다른 형태의 내장형 캐패시터가 완성된다.Then, after drying, the upper electrode is printed, a capacitor structure is made, and the printed sheet is stacked together with other layers of green sheets, embedded, and then fired to complete another type of embedded capacitor.
전술된 두 가지 내장형 캐패시터의 제조방법은 고정전용량의 캐패시터를 내장하기에 어려움이 있다. The manufacturing method of the two built-in capacitors described above has a difficulty in embedding a fixed capacitance capacitor.
먼저, 그린시트 자체를 이용하는 방법은 전극의 크기를 넓혀야 고정전용량의 캐패시터를 제조할 수 있기 때문에, 소자를 소형화시킬 수 없게 된다. First, in the method using the green sheet itself, it is not possible to reduce the size of the device because a capacitor having a high capacitance can be manufactured only by increasing the size of the electrode.
이에 대한 해결책으로, 고유전율을 가진 재료를 그린시트로 제작하여 이종 적층체를 구현하는 방법이 시도되고 있으나, 수축율 및 열팽창계수의 불일치에 의해 휨이나 소성밀도의 저하 등이 발생하여 안정된 특성을 얻기가 힘들다.As a solution to this, a method of realizing a heterogeneous laminate by fabricating a material having a high dielectric constant into a green sheet has been attempted, but a stable property is obtained due to a decrease in warpage or plastic density due to a mismatch of shrinkage rate and thermal expansion coefficient. Is hard.
또한, 이종 유전체층을 효과적으로 활용하지 못하면 불필요한 영역의 손실이 많아진다.In addition, if the heterogeneous dielectric layer is not effectively utilized, the loss of unnecessary areas increases.
그리고, 유전체 페이스트를 인쇄하는 방법은 스크린 인쇄의 특성상 위치별 두께편차를 가질 수밖에 없기 때문에, 전체 기판 내에서 특성편차가 크게 나타나는 단점을 가지고 있어, 최소의 허용편차를 요구하는 추세에 발맞추기 어렵다.In addition, since the method of printing the dielectric paste has a thickness deviation for each position due to the characteristics of screen printing, there is a disadvantage in that the characteristic deviation is large in the entire substrate, and it is difficult to keep up with the trend of requiring the minimum allowable deviation.
그리고, 유전체 두께의 조절을 위해 여러 번 인쇄를 함으로써, 적층된 소자내에서 캐패시터 부분이 상대적으로 두꺼워져, 소성 후 크랙이 발생하는 등의 우려가 있다.Further, by printing several times to control the thickness of the dielectric, there is a fear that the capacitor portion becomes relatively thick in the stacked elements, and cracks occur after firing.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems described above, the dielectric material between the upper and lower electrodes is a green sheet having a relatively low dielectric constant and a dielectric having a high dielectric constant filled in the via holes of the green sheet By forming the film, there is no need to worry about the warpage of the module substrate due to the mismatch of shrinkage and thermal expansion coefficient which may occur when the heterogeneous dielectric is produced by green sheet, and the unnecessary waste of material can be prevented, and the dielectric paste printing Since the process is simpler than the method using the method and the thickness can be formed, it is possible to reduce the characteristic deviation in the substrate, and by using the heterogeneous dielectric, a built-in capacitor having a high capacitance can be used to produce a heterogeneous dielectric that can be miniaturized. To provide a built-in capacitor and a method of manufacturing the same Its purpose is to.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있으며, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성된 제 1 그린시트와;According to a preferred aspect of the present invention, a plurality of spaced apart via holes are formed, a dielectric film is filled in each of the via holes, and a top of the dielectric film filled in each of the via holes is formed. A first green sheet having an upper electrode formed thereon;
상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 도전성 물질과 전기적으로 연결되 는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트와;A second green sheet having a via hole filled with a conductive material therein to be electrically connected to the upper electrode of the first green sheet, and having an upper electrode pad electrically connected to the conductive material thereon; ;
상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트로 구성되며, A lower electrode contacting a lower portion of the dielectric layer of the first green sheet is formed at an upper portion, and a via hole filled with a conductive material is formed therein so as to be electrically connected to the lower electrode, and is electrically connected to the via hole. The electrode pad is composed of a third green sheet formed below,
상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트가 순차적으로 적층되어 있으며,A first layer on the third green sheet such that the dielectric film of the first green sheet is in contact with the lower electrode of the third green sheet, and the conductive material of the second green sheet is in contact with the upper electrode of the first green sheet. The green sheet and the second green sheet are stacked in sequence,
상기 유전체막의 유전율과 제 1 그린시트의 유전율은 다른 것을 특징으로 하는 이종 유전체를 이용한 내장형 캐패시터가 제공된다.There is provided an embedded capacitor using a heterogeneous dielectric, wherein the dielectric constant of the dielectric film and the dielectric constant of the first green sheet are different.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, 상호 이격된 복수개의 비아홀들이 형성되며, 비아홀들 내부 각각에 유전체막이 채워져 있고, 상기 비아홀들 내부 각각에 채워진 유전체막 상부를 감싸는 상부전극이 형성되어 있으며, 상기 유전체막의 유전율보다 작은 유전율을 갖는 제 1 그린시트를 형성하는 제 1 단계와;According to another preferred aspect of the present invention, a plurality of spaced apart via holes are formed, a dielectric film is filled in each of the via holes, and an upper portion of the dielectric film is filled in each of the via holes. A first step of forming a first green sheet having a surrounding upper electrode and having a dielectric constant smaller than that of the dielectric film;
상기 제 1 그린시트의 상부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있고, 상기 도전성 물질과 전기적으로 연결되는 상부 전극패드가 상부에 형성되어 있는 제 2 그린시트를 형성하는 제 2 단계와;A via hole filled with a conductive material is formed therein so as to be electrically connected to the upper electrode of the first green sheet, and a second green sheet having an upper electrode pad electrically connected to the conductive material is formed thereon. Performing a second step;
상기 제 1 그린시트의 유전체막 하부에 접촉되는 하부전극이 상부에 형성되 어 있고, 상기 하부전극과 전기적으로 연결시키도록 내부에 도전성 물질이 충진된 비아홀이 형성되어 있으며, 상기 비아홀과 전기적으로 연결된 하부 전극패드가 하부에 형성되어 있는 제 3 그린시트를 형성하는 제 3 단계와;A lower electrode contacting a lower portion of the dielectric layer of the first green sheet is formed at an upper portion, and a via hole filled with a conductive material is formed therein so as to be electrically connected to the lower electrode, and a lower electrically connected to the via hole. A third step of forming a third green sheet having an electrode pad formed thereon;
상기 제 3 그린시트의 하부전극에 상기 제 1 그린시트의 유전체막이 접촉되고, 상기 제 1 그린시트의 상부전극에 상기 제 2 그린시트의 도전성물질이 접촉되도록, 상기 제 3 그린시트 상부에 제 1 그린시트와 제 2 그린시트를 순차적으로 적층시키는 제 4 단계와;A first layer on the third green sheet such that the dielectric film of the first green sheet is in contact with the lower electrode of the third green sheet, and the conductive material of the second green sheet is in contact with the upper electrode of the first green sheet. Stacking the green sheet and the second green sheet sequentially;
상기 제 4 단계 후에, 소성시키는 제 5 단계로 구성된 이종 유전체를 이용한 내장형 캐패시터의 제조 방법이 제공된다.After the fourth step, a method of manufacturing an embedded capacitor using a heterogeneous dielectric composed of a fifth step of firing is provided.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1a 내지 1d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제조 공정도로서, 먼저, 상호 이격된 복수개의 비아홀들(101)이 형성되며, 비아홀들(101) 내부 각각에 유전체막(102)이 채워져 있으며, 상기 비아홀들(101) 내부 각각에 채워진 유전체막(102) 상부를 감싸는 상부전극(105)이 형성된 제 1 그린시트(100)를 형성한다.(도 1a)1A to 1D are manufacturing process diagrams of a built-in capacitor using a heterogeneous dielectric according to the present invention. First, a plurality of spaced apart via
여기서, 상기 유전체막(102)과 제 1 그린시트(100)의 유전율은 다르며, 이 때, 상기 유전체막(102)의 유전율이 상기 제 1 그린시트(100)의 유전율보다 큰 것이 바람직하다.Here, the dielectric constant of the
그리고, 도 1b에 도시된 바와 같이, 상기 상부전극(105)과 전기적으로 연결시키도록 내부에 도전성 물질(112)이 충진된 비아홀(111)이 형성되고, 상기 도전성 물질(112)과 전기적으로 연결되는 상부 전극패드(115)가 상부에 형성된 제 2 그린시트(110)를 형성한다.In addition, as illustrated in FIG. 1B, a via
여기서, 상기 도전성 물질(112)은 전도성 페이스트를 사용하는 것이 바람직하다.In this case, the
그 다음, 상기 제 1 그린시트(100)의 유전체막(102) 하부에 접촉되는 하부전극(125)이 상부에 형성되며, 상기 하부전극(125)과 전기적으로 연결시키도록 내부에 도전성 물질(122)이 충진된 비아홀(121)이 형성되며, 상기 비아홀(121)과 전기적으로 연결된 하부 전극패드(127)가 하부에 형성된 제 3 그린시트(120)를 형성한다.(도 1c)Next, a
마지막으로, 도 1d에 도시된 바와 같이, 상기 제 3 그린시트(120)의 하부전극(125)에 상기 제 1 그린시트(100)의 유전체막(102)이 접촉되고, 상기 제 1 그린시트(100)의 상부전극(105)에 상기 제 2 그린시트(110)의 도전성물질이 접촉되도록, 상기 제 3 그린시트(120), 제 1 그린시트(100)와 제 2 그린시트(110)를 순차적으로 적층시켜, 800 ~ 900℃에서 소성하면, 본 발명에 따른 고정전용량의 내장형 캐패시터를 가지는 저온동시소성 세라믹 모듈이 제조된다.Lastly, as shown in FIG. 1D, the
여기서, 본 발명은 상기 제 1 내지 3 그린시트(100,110,120)의 유전율은 상기 유전체막(102)의 유전율보다 낮게 형성하는 것이며, 저유전율 그린시트와 고유전율 유전체막을 동시 소성하여, 고정전용량의 캐패시터를 제조할 수 있는 것이다.Here, in the present invention, the dielectric constant of the first to third
그러므로, 전술된 제 1 내지 3 그린시트(100,110,120)는 저유전율 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를, 테이프 캐스터를 통과시켜 성형하고, 이를 건조하여 그린시트를 제조한다. Therefore, the first to third
그리고, 상기 유전체막(102)은 고유전율 저온동시소성 분말을 페이스트 형태로 만들어서, 상기 비아홀에 충진시키고, 건조시키면 형성된다. In addition, the
여기서, 고유전율 저온동시소성 분말은 저유전율 분말의 소성온도와 유사한 온도에서 소성이 완료되며, 소성 시작점은 저유전율 분말보다 조금 높되 최종 수축율은 유사한 재료를 사용하는 것이 바람직하다. Here, the high dielectric constant low temperature co-fired powder is finished firing at a temperature similar to the firing temperature of the low dielectric constant powder, the starting point of the firing is slightly higher than the low dielectric constant powder, but the final shrinkage is preferably used a similar material.
이렇게, 유전체막(102)을 형성하기 위해서는, 터피놀과 부틸 카비톨로 이루어진 용매, 에틸셀룰로오스 등의 바인더, 분산제, 레벨링제, 윤활제 등으로 구성되어 있는 비클(Vehicle)을 준비하고, 고유전율 저온동시소성 분말과 비클을 약 8:2의 비율로 혼합한 후, 3본 롤러를 이용하여 분산시킴으로써 고유전율 페이스트를 제조할 수 있다. Thus, in order to form the
그리고, 상기 고유전율 페이스트는 비아홀에 채우기 위하여, 점도가 1000 ~ 2000 Pa.s인 것이 바람직하다.In addition, the high dielectric constant paste preferably has a viscosity of 1000 to 2000 Pa · s to fill the via hole.
도 2a 내지 2d는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 1 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 테이프(200) 상부에 저유전율 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제 1 그린시트(100)를 형성한다.(도 2a)2A to 2D are plan and cross-sectional views illustrating a process of manufacturing a first green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention, wherein a low dielectric constant low temperature co-fired ceramic powder and an organic binder are formed on the
그 후, 상기 제 1 그린시트(100)와 테이프(200)를 관통하는 상호 이격된 복수개의 비아홀들(101)을 펀칭공정을 수행하여 형성한다.(도 2b) Thereafter, a plurality of spaced apart via
여기서, 상기 비아홀들(101)의 지름(d1)은 100 ~ 500㎛가 바람직하고, 비아홀(101)의 사이 간격(d2)은 150 ~ 400㎛가 바람직하다.Here, the diameter d1 of the via holes 101 is preferably 100 to 500 μm, and the interval d2 between the via holes 101 is preferably 150 to 400 μm.
그 다음, 상기 복수개의 비아홀들(101) 각각에, 상기 제 1 그린시트(100)의 유전율보다 높은 유전율을 갖는 저온동시소성 분말과 비클이 혼합된 페이스트를 충진하고 건조시켜, 상기 복수개의 비아홀들(101)에 채워진 유전체막(102)을 형성한다.(도 2c)Next, each of the plurality of via
연이어, 상기 유전체막(102) 상부를 감싸도록, 상기 제 1 그린시트(100) 상부에 상부전극(105)을 형성한다.(도 2d)Subsequently, an
마지막으로, 상기 제 1 그린시트(210)에서 테이프(200)를 제거한다.Finally, the
도 3a 내지 3c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 전술된 도 3a와 같은 방법으로 테이프(200) 상부에 형성된 제 2 그린시트(110)와 테이프(200)를 관통하는 비아홀(111)을 펀칭공정을 수행하여 형성한다.(도 3a)3A to 3C are plan views and cross-sectional views illustrating a process of manufacturing a second green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention. The second formed on the
그 다음, 상기 비아홀(111)에 도전성 물질(112)인 전도성 페이스트를 충진하고 건조시킨다.(도 3b)Next, the via
그 후, 상기 전도성 페이스트가 충진된 비아홀(111) 상부를 감싸도록, 상기 제 2 그린시트(110) 상부에 상부 전극패드(115)를 형성한다.(도 3c)Thereafter, an
연이어, 상기 제 2 그린시트(110)에서 테이프(200)를 제거한다.Subsequently, the
도 4a 내지 4c는 본 발명에 따른 이종 유전체를 이용한 내장형 캐패시터의 제 3 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도로서, 마찬가지로 도 3a와 같은 방법으로, 테이프(200) 상부에 형성된 제 3 그린시트(120)와 테이프(200)를 관통하는 비아홀(121)을 펀칭공정을 수행하여 형성한다.(도 4a)4A to 4C are plan and cross-sectional views illustrating a process of manufacturing a third green sheet of a built-in capacitor using a heterogeneous dielectric according to the present invention. Similarly to FIG. 3A, a third formed on the
그 다음, 상기 비아홀(121)에 도전성 물질(122)인 전도성 페이스트를 충진하고 건조시킨다.(도 4b)Next, the via
연이어, 상기 전도성 페이스트가 충진된 비아홀(121) 상부를 감싸도록, 상기 제 3 그린시트(120) 상부에 하부 전극(125)을 형성하고, 상기 제 3 그린시트(120)에서 테이프(200)를 제거한 후, 상기 제 3 그린시트(120) 하부에 하부 전극 패드(127)를 형성한다.(도 4c)Subsequently, the
따라서, 본 발명의 이종 유전체를 이용한 내장형 캐패시터는 상부 및 하부 전극(105,125) 사이에 존재하는 유전체는 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 구성됨으로, 고정전용량의 내장형 캐패시터의 구현이 가능해진다.Therefore, in the embedded capacitor using the heterogeneous dielectric of the present invention, the dielectric between the upper and
여기서, 상부 및 하부 전극 사이에 존재하는 전체 유전체의 유전율(K)은 혼합법칙에 따라, 하기 식 (1)을 만족하여야 한다.Here, the dielectric constant K of the entire dielectric existing between the upper and lower electrodes must satisfy the following equation (1) according to the mixing law.
K = (Vlow X Klow) + (Vhigh X Khigh)------- (1)K = (V low XK low ) + (V high XK high ) ------- (1)
이 때, 상기 Vlow는 소성후 상부 및 하부 전극 사이에 존재하는 저유전율 세라믹의 체적이고, Klow는 저유전율의 유전율이며, 상기 Vhigh는 소성후 상부 및 하부 전극 사이에 존재하는 고유전율 유전체막의 체적이고, Khigh는 고유전율 유전체막의 유전율이다. In this case, V low is the volume of the low dielectric constant ceramic present between the upper and lower electrodes after firing, K low is the dielectric constant of the low dielectric constant, and V high is a high dielectric constant dielectric present between the upper and lower electrodes after firing. The volume of the film, K high is the permittivity of the high- k dielectric film.
상기 식 (1)을 이용하여, 원하는 정전용량의 캐패시터를 설계한 후, 본 발명의 제조 방법을 통하여 고정전용량의 캐패시터를 제조할 수 있다.By using the above formula (1), after designing the capacitor of the desired capacitance, it is possible to manufacture a capacitor of a fixed capacitance through the manufacturing method of the present invention.
그리고, 본 발명의 이종 유전체를 이용한 내장형 캐패시터는 설계 정전용량에 따라 제 1 그린시트와 제 3 그린시트 사이에 제 1 그린시트의 유전체막과 대응되는 유전체막을 갖는 적어도 하나 이상의 그린시트를 적층하여 제조할 수도 있다.The embedded capacitor using the heterogeneous dielectric of the present invention is manufactured by stacking at least one green sheet having a dielectric film corresponding to the dielectric film of the first green sheet between the first green sheet and the third green sheet according to the design capacitance. You may.
따라서, 본 발명은 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써 소자의 소형화가 가능한 장점이 있다.Therefore, the present invention does not need to worry about warpage of the module substrate due to mismatch of shrinkage rate and thermal expansion coefficient which may occur when the heterogeneous dielectric is made of green sheet and fired, and it is possible to prevent unnecessary waste of material and to print dielectric paste. Since the process is simpler than the method using the method and can be formed to have a certain thickness, the characteristic deviation can be reduced in the substrate, and the device can be miniaturized by fabricating a built-in capacitor having a high capacitance using a heterogeneous dielectric.
이상 상술한 바와 같이, 본 발명은 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율를 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써 소자의 소형화가 가능한 효과가 있다.As described above, the present invention is to form a heterogeneous dielectric by forming a dielectric between the upper and lower electrodes into a green sheet having a relatively low permittivity and a dielectric film having a high permittivity filled in the via holes of the green sheet. When the sheet is manufactured and fired, there is no need to worry about warpage of the module substrate due to mismatch of shrinkage coefficient and thermal expansion coefficient which may occur, and it is possible to prevent unnecessary waste of material, and the process is simpler and more constant than the method using dielectric paste printing. Since the thickness can be formed, the characteristic deviation can be reduced in the substrate, and the device can be miniaturized by fabricating a high capacitance internal capacitor using a heterogeneous dielectric.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097648A KR100566052B1 (en) | 2003-12-26 | 2003-12-26 | Built-in capacitor using dissimilar dielectrics and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097648A KR100566052B1 (en) | 2003-12-26 | 2003-12-26 | Built-in capacitor using dissimilar dielectrics and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050066372A KR20050066372A (en) | 2005-06-30 |
KR100566052B1 true KR100566052B1 (en) | 2006-03-30 |
Family
ID=37257456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030097648A KR100566052B1 (en) | 2003-12-26 | 2003-12-26 | Built-in capacitor using dissimilar dielectrics and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100566052B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100811138B1 (en) * | 2001-11-13 | 2008-03-07 | 오리온피디피주식회사 | method of manufacturing a multilayer circuit board using low temperature cofired ceramic on metal, and a multilayer circuit board manufactured thereby |
KR100790695B1 (en) * | 2006-05-19 | 2008-01-02 | 삼성전기주식회사 | Method of manufacturing the ceramics board for electronic element package |
KR100790694B1 (en) * | 2006-06-30 | 2008-01-02 | 삼성전기주식회사 | Method of manufacturing a ltcc board with embedded capacitors |
KR100896610B1 (en) * | 2007-11-05 | 2009-05-08 | 삼성전기주식회사 | Multi-layered ceramic board and method for fabricating the same |
-
2003
- 2003-12-26 KR KR1020030097648A patent/KR100566052B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050066372A (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6588097B2 (en) | Method of manufacturing multilayered ceramic substrate and green ceramic laminate | |
JP2001060767A (en) | Method for manufacturing ceramic board and unfired ceramic board | |
KR100972874B1 (en) | Itfc with optimized ct | |
JP2002520878A (en) | Method for producing a ceramic body with integrated passive electronic components, a body of this kind and the use of the body | |
US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
TW201342576A (en) | A high-frequency device having a through-hole via inductor | |
KR20090050664A (en) | Manufactuirng method of multi-layer ceramic condenser | |
JP2002015939A (en) | Multilayered electronic component and its manufacturing method | |
KR100956219B1 (en) | Low Temperature Co-fired Ceramics with diffusion-blocking layer and method of manufacturing the same | |
KR100566052B1 (en) | Built-in capacitor using dissimilar dielectrics and method of manufacturing the same | |
JP3591437B2 (en) | Multilayer ceramic substrate, method of manufacturing the same, and electronic device | |
JP2003304064A (en) | Ceramic multilayer circuit board with built-in air layer and method of manufacturing the same | |
KR20070081223A (en) | Antenna embedded low temperature co-fired ceramic | |
KR100607568B1 (en) | Method for manufacturing multilayer substrate using dissimilar dielectric material | |
KR100289959B1 (en) | Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic | |
JP3540941B2 (en) | Laminate and manufacturing method thereof | |
KR100951264B1 (en) | Method of manufacturing the laminated ceramic substrate | |
US20090117290A1 (en) | Method of manufacturing non-shrinkage ceramic substrate | |
KR100951265B1 (en) | Method of manufacturing the laminated ceramic substrate | |
KR100476027B1 (en) | Method for manufacturing ceramic stacking device with built-in capacitor | |
JP2001144438A (en) | Multilayer ceramic board and method of production | |
KR100872262B1 (en) | Low temperature co-fired ceramics with buffer layer and method of manufacturing the same | |
JP2002368421A (en) | Multilayer ceramic board and method for manufacturing the same | |
KR20090107780A (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
KR100818461B1 (en) | Multi-layer ceramic substrate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |