KR100790695B1 - Method of manufacturing the ceramics board for electronic element package - Google Patents

Method of manufacturing the ceramics board for electronic element package Download PDF

Info

Publication number
KR100790695B1
KR100790695B1 KR1020060045330A KR20060045330A KR100790695B1 KR 100790695 B1 KR100790695 B1 KR 100790695B1 KR 1020060045330 A KR1020060045330 A KR 1020060045330A KR 20060045330 A KR20060045330 A KR 20060045330A KR 100790695 B1 KR100790695 B1 KR 100790695B1
Authority
KR
South Korea
Prior art keywords
heat treatment
ceramic
temperature
substrate
firing
Prior art date
Application number
KR1020060045330A
Other languages
Korean (ko)
Other versions
KR20070111911A (en
Inventor
성제홍
이택정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060045330A priority Critical patent/KR100790695B1/en
Publication of KR20070111911A publication Critical patent/KR20070111911A/en
Application granted granted Critical
Publication of KR100790695B1 publication Critical patent/KR100790695B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

본 발명은, 도전패턴과 도전성 비아홀이 형성된 복수의 그린시트를 적층하여 적층체를 형성하는 단계, 상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계, 상기 LTCC 기판 본체의 일면에 소정 패턴의 도전성 페이스트를 인쇄하는 단계, 상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계 및 상기 외부전극이 형성된 상기 기판 본체를 열처리하여 외부전극 단자와 상기 기판 본체의 내부응력을 완화하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a laminate by stacking a plurality of green sheets on which conductive patterns and conductive via holes are formed, and firing the laminate to form a low temperature co-fired ceramic (LTCC) substrate body. Printing a conductive paste of a predetermined pattern on one surface, baking the conductive paste to form an external electrode terminal, and heat treating the substrate body on which the external electrode is formed to relieve internal stress of the external electrode terminal and the substrate body. It provides a method of manufacturing a ceramic substrate for an electronic component package comprising the step.

저온동시소성세라믹(LTCC), 전극(electrode), 열처리(heat treatment) Low Temperature Simultaneous Plasticity (LTCC), Electrode, Heat Treatment

Description

전자부품 패키지용 세라믹 기판의 제조방법{METHOD OF MANUFACTURING THE CERAMICS BOARD FOR ELECTRONIC ELEMENT PACKAGE}METHODS OF MANUFACTURING THE CERAMICS BOARD FOR ELECTRONIC ELEMENT PACKAGE

도1a 및 도1b는 세라믹 기판과 전극 사이의 고착 강도를 강화시키기 위한 종래기술의 세라믹 기판 제조 방법을 나타낸 단면도이다.1A and 1B are cross-sectional views showing a ceramic substrate manufacturing method of the prior art for enhancing the bonding strength between the ceramic substrate and the electrode.

도2a 내지 도2e는 본 발명의 실시예에 따른 세라믹 기판을 제조하는 방법을 나타내는 공정 흐름도이다.2A through 2E are process flow diagrams illustrating a method of manufacturing a ceramic substrate according to an embodiment of the present invention.

도3a 내지 도3c는 무수축 공정에 의한 세라믹 기판 제조 방법의 공정 흐름도이다.3A to 3C are process flowcharts of a method of manufacturing a ceramic substrate by a non-shrink process.

도4는 본 발명의 실시예에 따라 열처리 전후의 세라믹 기판과 전극 사이의 고착 강도를 측정한 실험치를 나타내는 그래프이다. 4 is a graph showing an experimental value of measuring the bonding strength between the ceramic substrate and the electrode before and after heat treatment in accordance with an embodiment of the present invention.

도5는 본 발명의 실시예에서 열처리 환경에 따른 세라믹 기판과 전극 사이의 고착 강도를 측정한 실험치를 나타내는 그래프이다.FIG. 5 is a graph showing experimental values obtained by measuring adhesion strength between a ceramic substrate and an electrode according to a heat treatment environment in an embodiment of the present invention. FIG.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

21 : 세라믹 기판층 22 : 외부 전극21: ceramic substrate layer 22: external electrode

25 : 도전성 비아홀 26 : 내부 전극25 conductive via hole 26 internal electrode

33 : 글루 37 : 고온 소성용 시트33: glue 37: sheet for high temperature firing

본 발명은 세라믹 적층 기판에 관한 것으로서, 더 상세하게는 세라믹 적층 기판 및 기판상에 형성되는 단자 전극의 고착 강도를 향상시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic laminated substrate, and more particularly, to a method of improving the bonding strength of a ceramic laminated substrate and a terminal electrode formed on the substrate.

플라스틱(plastics)이나 세라믹스(ceramics) 등으로 되는 기판의 표면에, FET, 다이오드(diode)등의 반도체 소자나, 저항 소자, 캐패시턴스(capacitance)소자, 인덕턴스(inductance)소자, 등의 전자 부품을 탑재한 고주파 스위치(switch), VCO, 증폭기 등등의 고주파 전자부품이 알려져 있다. 이와 같은 기판은 반도체 소자나 전자부품의 기계적 응력으로부터의 보호, 전기적 특성의 향상, 열적인 보호가 요구된다.On the surface of a substrate made of plastics or ceramics, semiconductor elements such as FETs and diodes, electronic components such as resistors, capacitance elements, inductance elements, etc. are mounted. High frequency electronics such as high frequency switches, VCOs, amplifiers and the like are known. Such substrates require protection from mechanical stress of semiconductor devices and electronic components, improvement of electrical characteristics, and thermal protection.

최근들어, 휴대전화 등의 이동통신 분야에 있어서, 구성 회로부품을 소형화의 요구가 강하고, 캐패시턴스(capacitance) 소자, 인덕턴스(inductance) 소자 등을 LTCC(low temperature co-fired ceramics) 기술에 의하여 세라믹체에 내장시킨 기술이 소개되고 있다.Recently, in the field of mobile communication such as mobile phones, there is a strong demand for miniaturization of component circuit components, and capacitance elements, inductance elements, and the like are manufactured using LTCC (low temperature co-fired ceramics) technology. The technology built in is introduced.

이와 같은 세라믹 적층 기판을 이용하는 고주파 전자부품에 있어서, 세라믹 적층 기판의 표면에 다양한 기능을 갖는 단자 전극 - 예를 들어 프린트 기판등의 회로기판, 반도체 소자에 구동 전압을 공급하는 단자 전극, 고주파 신호가 입력 또는 출력되는 단자 전극, 접지 전극 등 - 이 스크린 인쇄나 전극 전사 등의 방법으로 형성된다.In a high frequency electronic component using such a ceramic laminated substrate, a terminal electrode having various functions on the surface of the ceramic laminated substrate-for example, a circuit board such as a printed board, a terminal electrode for supplying a driving voltage to a semiconductor element, and a high frequency signal Terminal electrodes to be input or output, ground electrodes, etc.-are formed by screen printing or electrode transfer.

이동통신 기기의 소형화, 고성능화에 따라 고주파 전자부품도 소형화가 강하게 요구되고, 이 때문에 세라믹 적층 기판에 한정되는 크기의 다양한 단자 전극을 배치하지 않으면 안되고, 그 결과 상기 단자 전극의 형성 면적을 작게 하지 않을 수 없다.As miniaturization and high performance of mobile communication devices are required, miniaturization of high-frequency electronic components is also strongly demanded. Therefore, various terminal electrodes having a size limited to ceramic laminated substrates must be disposed, and as a result, the formation area of the terminal electrodes must not be reduced. Can't.

휴대 전화에 있어서, 때로는 이용자가 낙하 등의 충격을 발생시킬 수 있으므로 고주파 전자부품의 단자 전극도 내외적 충격성이 우수한 것이 요구된다. 또 고주파 전자부품을 회로 기판에 실장한 뒤, 상기 회로 기판에 휨이나 비틀림을 더할 수 있는 외력이 더해지고 단자 전극에 응력이 작용하는 경우가 있다. 이와 같은 경우에, 단자 전극의 형성 면적이 작아지고, 상기 단자 전극과 세라믹 적층 기판과의 고착 강도가 불충분하게 되기 쉬워지기 때문에 단자 전극이 회로 기판과의 실장면에서 박리되는 경우가 있다.In a cellular phone, sometimes the user can generate an impact such as a drop, so that the terminal electrode of the high frequency electronic component is also required to have excellent internal and external impact resistance. Moreover, after mounting a high frequency electronic component on a circuit board, the external force which can add curvature and a torsion to the said circuit board may be added, and a stress may act on a terminal electrode. In such a case, since the formation area of a terminal electrode becomes small and the adhesive strength of the said terminal electrode and a ceramic laminated board becomes easy to become inadequate, a terminal electrode may peel from the mounting surface with a circuit board.

또한, 세라믹 적층 기판에 사용되는 세라믹 재료의 20℃ ~ 500℃ 열팽창 계수는 5.0 ~ 10×10-6/℃, 단자 전극의 열팽창 계수는 18 ~ 21×10-6/℃ 이고, 세라믹 재료와 에폭시(epoxy)수지, 유리(glass)-에폭시(epoxy)계 복합 재료 등으로 되는 회로 기판의 열팽창 계수(12 ~ 75×10-6/℃) 및 납땜의 열팽창 계수(24×10-6/℃)가 서로 크게 다르다. 이 때문에, 세라믹 적층 기판과 단자 전극과의 계면에는 응력이 내재하는 결과가 발생한다. 세라믹 적층 기판과 단자 전극과의 고착강도가 떨어지는 경우에는, 세라믹 적층 기판에 탑재한 반도체 소자의 동작시 발열이나, 환경 온도의 변화에 의한 열팽창에 의하여, 세라믹 적층기판, 회로기판 및 이들을 접합하는 납땜에 응력이 작용하여 세라믹 적층기판으로부터 단자 전극이 박리해 버리는 경우가 있다. 이와 같은 경우에는, 고주파 전자 부품이 요구되는 기능을 발휘할 수 없는 문제점이 생긴다.In addition, the thermal expansion coefficient of the ceramic material used for the ceramic laminated substrate is 20 to 500 ° C, 5.0 to 10 × 10 -6 / ° C, and the thermal expansion coefficient of the terminal electrode is 18 to 21 × 10 -6 / ° C, and the ceramic material and the epoxy Thermal expansion coefficient (12 to 75 × 10 -6 / ° C) of a circuit board made of (epoxy) resin, glass-epoxy-based composite material, etc., and thermal expansion coefficient of solder (24 × 10 -6 / ° C) Are significantly different from each other. For this reason, the result which a stress exists in the interface of a ceramic laminated substrate and a terminal electrode arises. When the bonding strength between the ceramic laminated substrate and the terminal electrode is inferior, the ceramic laminated substrate, the circuit board and the solders to be bonded to each other due to heat generation during operation of the semiconductor element mounted on the ceramic laminated substrate or thermal expansion due to a change in environmental temperature are applied. The stress may act on the terminal electrode to peel off from the ceramic laminated substrate. In such a case, there arises a problem that the high frequency electronic component cannot exhibit the required function.

특히 무수축 구속 소성방법의 경우 구속층 제거 및 평탄화를 위해 래핑(lapping)공정을 거친 후 형성된 외부 전극 패턴은 소성된 기판상에 형성된 후 외부 전극 재료만 후 소성되므로 동시 소성 방법에 비하여 LTCC와 외부 단자 전극간 고착강도가 더 약하다.In particular, in the case of the non-shrink constrained firing method, the external electrode pattern formed after the lapping process to remove and planarize the restraint layer is formed on the fired substrate, and only the outer electrode material is fired after the firing process. The adhesion strength between terminal electrodes is weaker.

세라믹 적층기판과 단자 전극과의 고착강도를 강화하기 위한 방법으로 세라믹 적층기판과 단자 전극 사이에 유리 용액(glass frit)을 첨가하거나, 오버글레이징(overglazing) 하는 방법이 사용되어 왔다.As a method for reinforcing the bonding strength between the ceramic laminated substrate and the terminal electrode, a glass frit is added or overglazed between the ceramic laminated substrate and the terminal electrode.

도1a 및 도1b는 세라믹 적층기판과 단자전극 사이의 고착강도를 높이기 위한 종래 기술을 나타낸다.1A and 1B show a prior art for increasing the bonding strength between a ceramic laminate and a terminal electrode.

도1a를 참조하면, 세라믹 적층기판(11)과 단자 전극(12) 사이에 유리 용액(glass frit)(13)을 첨가하였다. 전극내에 글래스(glass)를 첨가하는 경우에는 LTCC 와의 젖음성 및 화학적 친화도에 따라서 제어하기 매우 힘들며, 또한 첨가된 유리 용액(glass frit)으로 인하여 단자 전극 메탈의 노출면이 줄어듦으로 도금이 어려워지고, 패키징 특성에 악영향을 미치게 된다.Referring to FIG. 1A, a glass frit 13 is added between the ceramic laminated substrate 11 and the terminal electrode 12. When glass is added to the electrode, it is very difficult to control according to the wettability and chemical affinity with LTCC, and due to the added glass frit, the surface of the terminal electrode metal is reduced and plating becomes difficult. This will adversely affect the packaging characteristics.

도1b를 참조하면, 세라믹 적층기판(11)상의 단자 전극(12)의 모서리 부위에 오버글레이즈(overglaze)(14)로 보호역할을 하는 패턴을 소성하였다. 이러한 방법을 사용할 경우 단자 전극(12)의 모서리 부분이 박리되는 현상을 방지할 수 있으나, 형성된 전극 패턴의 외곽에 다시 인쇄공정을 추가하여야 하며 패드(pad)의 싸이즈가 커져 설계자유도가 떨어지는 단점이 있다.Referring to FIG. 1B, a pattern serving as a protective role with an overglaze 14 is fired at the corner portion of the terminal electrode 12 on the ceramic laminated substrate 11. In this method, the edge part of the terminal electrode 12 can be prevented from being peeled off. However, the printing process must be added again to the outer edge of the formed electrode pattern. have.

본 발명의 목적은, 상기한 문제점을 해결하기 위해 적층 세라믹 기판과 단자 전극 사이의 계면에 추가하는 물질 없이 패키징 특성을 유지하고, 전극 패턴 외곽에 추가적인 구조를 형성하지 않음으로 패드 사이즈를 소형화하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to reduce the pad size by maintaining the packaging characteristics without forming an additional material at the interface between the multilayer ceramic substrate and the terminal electrode to solve the above problems, and by not forming an additional structure outside the electrode pattern. The present invention provides a method of manufacturing a ceramic substrate for a component package.

본 발명은, 도전패턴과 도전성 비아홀이 형성된 적어도 하나의 그린시트를 적층하여 적층체를 형성하는 단계, 상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계, 상기 저온동시소성 세라믹(LTCC) 기판 본체의 일면에 도전성 페이스트를 인쇄하여 전극 패턴을 형성하는 단계, 상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계 및 상기 외부전극 단자와 상기 저온동시소성 세라믹(LTCC) 기판 본체의 내부 응력이 완화되도록 상기 외부전극 단자가 형성된 상기 저온동시소성 세라믹(LTCC) 기판 본체를 열처리 하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법을 제공한다.The present invention comprises the steps of: forming a laminate by stacking at least one green sheet having a conductive pattern and a conductive via hole; firing the laminate to form a low temperature co-fired ceramic (LTCC) substrate body, the low temperature cofire Forming an electrode pattern by printing a conductive paste on one surface of a ceramic (LTCC) substrate main body, forming an external electrode terminal by firing the conductive paste, and the external electrode terminal and the low temperature co-fired ceramic (LTCC) substrate main body It provides a method of manufacturing a ceramic substrate for an electronic component package comprising the step of heat-treating the low-temperature co-fired ceramic (LTCC) substrate body on which the external electrode terminal is formed so that the internal stress of the.

상기 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계는, 상기 적층체의 상층 및 하층에 상기 그린시트의 소성온도보다 고온에서 소성 가능한 고온 소성용 시트를 적층하고 상기 그린시트의 소성온도로 소성하여 소성체를 형성하는 단계 및 상기 고온 소성용 시트를 박리하고 상기 소성체의 표면을 래핑(lapping)하는 단계를 포함할 수 있다. 즉 무수축 공정에 의해 세라믹 기판을 형성할 수 있다.The forming of the low temperature co-fired ceramic (LTCC) substrate body may include stacking a high temperature firing sheet capable of firing at a higher temperature than the firing temperature of the green sheet on the upper and lower layers of the laminate and firing at a firing temperature of the green sheet. And forming a fired body and peeling the high temperature firing sheet and lapping the surface of the fired body. That is, a ceramic substrate can be formed by a non-shrinkage process.

상기 열처리하는 단계는, 열처리 온도를 150℃ 내지 600℃로 할 수 있다.The heat treatment may be a heat treatment temperature of 150 ℃ to 600 ℃.

열처리 단계에서 금속성 외부전극 단자 표면의 산화를 방지하기 위해서 상기 열처리 환경을 환원분위기로 하는 것이 바람직하다.In order to prevent oxidation of the surface of the metallic external electrode terminal in the heat treatment step, the heat treatment environment is preferably reduced.

상기 열처리하는 단계는, 열처리 유지시간을 30분 이상으로 할 수 있다.In the heat treatment step, the heat treatment holding time may be 30 minutes or more.

이하 도면을 참조하여 발명을 상세히 설명하겠다.Hereinafter, the invention will be described in detail with reference to the accompanying drawings.

도2a 내지 도2e는 본 발명의 실시형태에 따른 세라믹 적층기판 및 전극 단자의 제조 공정도이다.2A to 2E are manufacturing process diagrams of a ceramic laminated substrate and an electrode terminal according to the embodiment of the present invention.

도2a를 참조하면, 표면 및 내부에 도체 패턴(26) 및 도전성 비아홀(25)이 형성된 복수의 그린시트(21a,21b,21c)가 적층되는 단계이다.Referring to FIG. 2A, a plurality of green sheets 21a, 21b, and 21c having conductive patterns 26 and conductive via holes 25 are stacked on the surface and the inside thereof.

상기 그린시트는, PET 등의 수지 필름상에 세라믹스 랠리(ceramics rally)를 도포하고, 건조하여 두께 10~200 마이크론 정도의 세라믹 그린시트를 얻을 수 있다. 상기 세라믹스 랠리(ceramics rally)에 포함되는 세라믹(ceramic)분말로서, 예를 들면 BaO, SiO2 , Al2O3, B2O3, CaO 등을 혼합한 것을 이용할 수 있다.The green sheet may be coated with a ceramic rally on a resin film such as PET and dried to obtain a ceramic green sheet having a thickness of about 10 to 200 microns. As ceramic powder contained in the ceramics rally, for example, BaO, SiO 2 , Al 2 O 3 , B 2 O 3 , or a mixture of CaO and the like can be used.

상기 그린시트에 금형, 레이저 등으로 지름 0.1㎜ 정도의 관통구멍(비아홀)을 뚫고, 은(Ag),또는 구리(Cu)를 주성분으로 하는 금속분, 수지, 유기용제를 혼련한 도전 페이스트(paste)를 비아홀 내에 충전하여 건조시킨다. 이것이 도전성 비아홀(25)이 된다.A conductive paste in which a through hole (via hole) having a diameter of about 0.1 mm is drilled through a mold, a laser, and the like, and the metal sheet, which is composed of silver (Ag) or copper (Cu), is mixed with a metal powder, a resin, and an organic solvent. Is filled into a via hole and dried. This becomes the conductive via hole 25.

도2b를 참조하면, 상기 적층된 그린시트를 소성하여 세라믹 기판을 만드는 단계이다.Referring to FIG. 2B, the laminated green sheet is fired to make a ceramic substrate.

세라믹 기판을 소성하는 온도는 800 ~ 1000℃가 바람직하다.As for the temperature which bakes a ceramic substrate, 800-1000 degreeC is preferable.

본 발명은 세라믹 기판을 소성 후에 상기 세라믹 기판상에 전극을 인쇄하는 단계를 취하고 있다. 이는 그린시트 상에 전극을 인쇄하고 동시에 그린시트 및 전극을 소성하는 경우에 비해서 세라믹 기판과 전극과의 결합강도는 약해지지만, 전극과 세라믹 기판 내부의 수축률의 차이에 따라 발생할 수 있는 문제점을 제거할 수 있다. The present invention takes a step of printing an electrode on the ceramic substrate after firing the ceramic substrate. This decreases the bonding strength between the ceramic substrate and the electrode, compared to the case of printing the electrode on the green sheet and firing the green sheet and the electrode at the same time, but eliminates problems that may occur due to the difference in shrinkage between the electrode and the ceramic substrate. Can be.

바람직하게는 세라믹 기판은 무수축 공정에 의해 제조될 수 있으며, 무수축 공정에 대해서는 도3에서 별도로 설명하겠다.Preferably, the ceramic substrate may be manufactured by a non-shrink process, which will be described separately in FIG. 3.

도2c를 참조하면, 상기 소성된 세라믹 기판상에 도전성 페이스트(paste)를 사용하여 외부전극 단자(22a) 및 회로 패턴이 인쇄된다.Referring to FIG. 2C, an external electrode terminal 22a and a circuit pattern are printed using a conductive paste on the fired ceramic substrate.

이때 형성된 외부전극 단자(22a)의 폭은 W1으로 표시하였다.The width of the external electrode terminal 22a formed at this time is indicated by W 1 .

상기 외부전극 단자를 형성하는 도전성 페이스트는, 금,은,동의 귀금속 또는 그 혼합물로 이루어지거나 상기 귀금속과 무기질 유리를 함유하는 것을 사용할 수 있다.The conductive paste for forming the external electrode terminal may be made of gold, silver, copper noble metal or a mixture thereof, or may contain the noble metal and inorganic glass.

도2d를 참조하면, 도2c에서 인쇄된 도전성 페이스트를 소성하는 단계이다.Referring to FIG. 2D, the conductive paste printed in FIG. 2C is fired.

본 단계에서는 상기 세라믹 기판(21)의 소성 온도보다 낮은 온도(800℃ 이하)에서 소성된다. 이러한 저온 소성에 의해 이미 소성된 세라믹 기판(21)은 수축등의 영향을 받지 않고, 도전성 페이스트 만이 수축하며 소성된다. 이렇게 이미 소성된 세라믹 기판상에 도전성 페이스트를 인쇄하고 상기 인쇄된 도전 페이스트만을 저온으로 소성하는 것을 후 소성 공정이라 한다.In this step, firing is performed at a temperature lower than the firing temperature of the ceramic substrate 21 (800 ° C. or lower). The ceramic substrate 21 which has already been fired by such low temperature firing is not affected by shrinkage or the like, and only the conductive paste is shrunk and fired. Printing the conductive paste on the already baked ceramic substrate and baking only the printed conductive paste at a low temperature is called a post-firing process.

일반적으로 사용되는 동시 소성 공정에 의하면, 세라믹 기판을 소성하기 이전에, 즉 그린시트들이 적층된 상태에서 그린시트의 표면에 도전성 페이스트로 전극 및 회로를 인쇄한 후 상기 그린시트의 소성온도로 동시에 소성한다. 이경우, 그 린시트층 및 도전성 페이스트층이 한꺼번에 소성되며 동시에 수축한다. 따라서 소성된 후 세라믹층과 전극층 사이의 고착강도는 후 소성 공정에 의한 경우보다 강하나, 그린시트층과 도전성 페이스트층의 소성시 수축률의 차이에 의한 미스매치현상으로 발생되는 문제점들이 더 심각하다. 즉, 기판의 휨현상이나 균열이 발생되는 문제점이 있다. According to the commonly used co-firing process, before firing the ceramic substrate, that is, in the state in which the green sheets are laminated, the electrode and the circuit are printed with the conductive paste on the surface of the green sheet, and then simultaneously fired at the firing temperature of the green sheet. do. In this case, the green sheet layer and the conductive paste layer are fired together and shrink at the same time. Therefore, although the bonding strength between the ceramic layer and the electrode layer after firing is stronger than that by the post-firing process, the problems caused by mismatch phenomenon due to the difference in shrinkage rate during firing of the green sheet layer and the conductive paste layer are more serious. That is, there is a problem that warpage or cracking of the substrate occurs.

본 발명에서는, 상기와 같은 동시소성의 문제점을 해결하기 위해 후 소성 공정을 따르고 있다.In the present invention, the post-firing process is followed to solve the above problems of co-firing.

상기 후 소성 공정에서 외부전극 단자(22)는 수축한다. 도면에서는 수축된 전극의 폭을 W2로 표시하였다. 여기서 소성 후의 외부전극 단자의 폭(W2)은 소성 전의 외부전극 단자의 폭(W1)보다 좁아진다. 소성 중 상기 외부전극 단자(22)의 수축에 의해 세라믹 기판(21)과 외부전극 단자(22)사이의 계면에서 치밀화가 이루어지고 이들의 고착 강도는 세라믹 기판의 글래스(glass) 또는 전극내 글래스프릿(glass frit)의 유동에 의한 인터락킹(inter locking)이 형성된다. 이 때, 이종의 재료가 서로 다른 메카니즘으로 상이한 온도 및 수축률에 의한 소성 치밀화가 진행되고 이로 인해 소성 응력(sintering stress)과, 소성 치밀화된 후 냉각 중 세라믹 기판(21)과 외부전극 단자(22)간에 열 응력(thermal stress)이 발생하게 된다. 상기 응력은 세라믹-메탈 계면의 고착강도를 약화시키는 원인이 된다.In the post-firing process, the external electrode terminal 22 shrinks. In the figure, the width of the contracted electrode is denoted by W 2 . Here, the width W 2 of the external electrode terminal after firing is narrower than the width W 1 of the external electrode terminal before firing. The densification occurs at the interface between the ceramic substrate 21 and the external electrode terminal 22 by the contraction of the external electrode terminal 22 during firing, and the bonding strength thereof is determined by the glass of the ceramic substrate or the glass frit in the electrode. Interlocking is created by the flow of glass frit. At this time, different densities of materials are caused by different densities at different temperatures and shrinkage rates, thereby causing plastic stress (sintering stress), densification after firing, and then ceramic substrate 21 and external electrode terminal 22 during cooling. Thermal stresses occur in the liver. The stress causes a weakening of the bonding strength of the ceramic-metal interface.

도2e를 참조하면, 도2d의 단계에서 세라믹 기판과 외부 전극 단자의 계면에 발생된 내부응력을 제거하기 위해 열처리를 하는 단계이다.Referring to FIG. 2E, heat treatment is performed to remove internal stress generated at the interface between the ceramic substrate and the external electrode terminal in the step of FIG. 2D.

상기 열처리는 공기(air) 중에서도 가능하나, 열처리 도중에 금속성의 전극이 산화되는 것을 방지하기 위해 N2 또는 N2 /H2 와 같은 환원분위기에서 행해지는 것이 바람직하다. The heat treatment may be performed in air, but in order to prevent the metallic electrode from being oxidized during the heat treatment, N 2 Or N 2 / H 2 It is preferably carried out in a reducing atmosphere such as.

상기 열처리의 온도는, 약 150℃ 내지 약 600℃가 바람직하다. 이는 상기 외부전극 단자에 열처리의 효과를 주기 위해서는 최소 150℃ 정도의 열이 필요하며, 상기 외부전극 단자의 소성온도가 600℃ 정도이므로, 600℃를 넘는 경우에는 상기 외부전극 단자의 물리적인 변화를 일으킬 염려가 있기 때문이다.As for the temperature of the said heat processing, about 150 degreeC-about 600 degreeC is preferable. In order to give an effect of heat treatment to the external electrode terminal, heat of at least 150 ° C. is required, and since the firing temperature of the external electrode terminal is about 600 ° C., when the temperature exceeds 600 ° C., the physical change of the external electrode terminal is changed. Because there is a fear of causing.

상기 열처리의 지속 시간은 약 30분 이상으로 유지하는 것이 바람직하다. 이는 계면에 발생된 내부 응력을 제거하기 위해서는 어느 정도 지속적인 열처리 시간이 요구되기 때문이다. 그러나 열처리 지속 시간에 비례하여 열처리 효과가 상승하는 것은 아니다. The duration of the heat treatment is preferably maintained at about 30 minutes or more. This is because some heat treatment time is required to remove internal stress generated at the interface. However, the heat treatment effect does not increase in proportion to the heat treatment duration.

이와 같은 열처리 단계를 거침으로써 세라믹 기판과 외부전극 단자 사이의 계면에 발생된 내부 응력이 완화되어 상기 외부전극 단자의 세라믹 기판에 대한 고착 강도가 증가될 수 있다.Through such a heat treatment step, internal stresses generated at the interface between the ceramic substrate and the external electrode terminal may be alleviated, thereby increasing the adhesion strength of the external electrode terminal to the ceramic substrate.

도3a 내지 도3c는 무수축 공정에 의해 세라믹 기판을 만드는 공정의 흐름도이다.3A to 3C are flowcharts of a process of making a ceramic substrate by a non-shrinkage process.

도3a를 참조하면, 그린시트의 적층체(31)를 소성하기 전에 상기 적층체(31)의 상층 및 하층에 상기 그린시트(31)의 소성온도보다 높은 온도(예를 들어, 1500℃이상)에서 소성되는 고온 소성용 시트(37)를 적층한다. 일반적으로 Al2O3, ZrO, SiC, AlN, Mullite 등의 금속 산화물을 포함하는 그린테잎들이 고온 소성용 시트로 사용된다.Referring to FIG. 3A, a temperature higher than the firing temperature of the green sheet 31 (for example, 1500 ° C. or higher) in the upper layer and the lower layer of the stack 31 before firing the stack 31 of the green sheet. The high temperature baking sheet 37 baked at is laminated | stacked. Generally, green tapes containing metal oxides such as Al 2 O 3 , ZrO, SiC, AlN, and Mullite are used as sheets for high temperature baking.

상기 적층체(31)와 상기 고온 소성용 시트(37) 사이에는 접착층인 글루(glue)(33)를 도포한다. 상기 글루(33)는 유기 바인더 및 고온 휘발성 용재로 이루어진 것으로 그린시트(31)와 고온 소성용 시트(37) 사이의 접착력을 강화하여, 소성시 상기 그린시트(31)와 고온 소성용 시트(37)의 이탈을 방지한다.A glue 33, which is an adhesive layer, is applied between the laminate 31 and the high temperature baking sheet 37. The glue 33 is made of an organic binder and a high temperature volatile solvent to strengthen the adhesive force between the green sheet 31 and the high temperature calcining sheet 37, so that the green sheet 31 and the high temperature calcining sheet 37 during firing. ) To prevent separation.

상기 적층된 적층체에 대해서 일정온도 및 일정 압력하에서 압착하는 단계가 포함될 수 있다. 상기 압착하는 단계는 1차 가압착 단계후 2차 등방압력(iso-static press)을 이용하여 압착하는 단계를 포함할 수 있다.Compressing the laminated laminate under a constant temperature and a predetermined pressure may be included. The pressing may include pressing using a second isostatic press after the first pressing step.

상기 등방압력을 이용한 공정은, 적층된 적층체를 물 또는 기름내에서 전방향으로 압력을 가하는 것을 말한다.The process using the isotropic pressure means applying the laminated laminate to water in all directions in water or oil.

도3b를 참조하면, 도3a에서 적층된 적층체는 그린시트의 소성온도로 동시소성(co-firing)된다. 즉 약 800℃ 내지 1000℃의 저온에서 소성공정이 이루어진다. 저온 소성 공정이 실시되면 그린시트층(31)은 수축이 일어나지만, 최상층 및 최하층에 위치하는 고온 소성용 시트(37)는 소성 수축이 일어나지 않게 된다. 따라서 고온 소성용 시트(37)와 고착되어 있는 그린시트층(31)은 수평방향(x축 및 y축)으로는 수축이 억제되고 수직방향(z축), 즉 두께방향으로만 수축이 일어난다. Referring to FIG. 3B, the laminate laminated in FIG. 3A is co-fired at the firing temperature of the green sheet. That is, the baking process is performed at a low temperature of about 800 ℃ to 1000 ℃. When the low temperature baking process is performed, the green sheet layer 31 shrinks, but the high temperature baking sheet 37 positioned at the uppermost layer and the lowermost layer does not cause plastic shrinkage. Therefore, shrinkage is suppressed in the horizontal direction (x-axis and y-axis) and the shrinkage occurs only in the vertical direction (z-axis), that is, in the thickness direction.

이와 같이 소성시 그린시트층이 수평방향으로 수축되는 것을 방지하기 위해서 그린시트층의 상층 및 하층에 고온 소성용 시트를 적층하여 동시소성하는 것을 무수축 공정이라고 한다. In this way, in order to prevent the green sheet layer from shrinking in the horizontal direction during firing, laminating a high temperature baking sheet on the upper layer and the lower layer of the green sheet layer is called a non-shrinkage process.

일반적으로, 단일 종류의 기판재료만을 사용하여 복합 부품 및 복합 모듈을 구현하는 데는 한계가 있다. 예를 들면, 고속 배선을 위해서는 저유전율 특성을 가지는 기판재료를 사용해야 하고, 고주파용 인덕터 및 저용량 캐패시터에는 저유전율 및 저유전손실 특성을 가지는 기판 재료가 사용되어야 한다. 또한 고용량 인덕터에는 고투자율 특성을 가지는 기판재료를 써야 하며, 고용량 캐패시터 및 소형 플래너 필터(planer filter)에는 고유전율 및 저유전손실 특성을 갖는 기판재료가 사용되어야 한다. In general, there are limitations in implementing composite components and composite modules using only a single type of substrate material. For example, a substrate material having low dielectric constant should be used for high-speed wiring, and a substrate material having low dielectric constant and low dielectric loss should be used for a high frequency inductor and a low capacitance capacitor. In addition, a substrate material having high permeability should be used for a high capacity inductor, and a substrate material having high dielectric constant and low dielectric loss should be used for a high capacity capacitor and a small planer filter.

이처럼 적층되는 그린시트를 이종재료 기판을 사용하게 되면, 기판을 구성하는 금속산화물 및 유리 성분의 조성 및 종류가 다르기 때문에 소성 수축량이 서로 다르게 된다. 이러한 이종재료를 동시에 소성하는 경우에는 소성 수축량의 차이에 의한 미스매치(mismatch)에 의해 기판의 휨현상이나 균열이 발생하게 된다. 이러한 현상을 극복하기 위한 방법이 무수축 공정이다.When the green sheets stacked in this way are used with different material substrates, the plastic shrinkage amounts are different because the composition and type of the metal oxide and the glass component constituting the substrate are different. In the case of simultaneously firing the dissimilar materials, warpage or cracking of the substrate occurs due to mismatch due to the difference in the amount of shrinkage of the plastic. A method for overcoming this phenomenon is a shrinkage process.

도3c를 참조하면, 동시 소성후 상기 고온 소성용 시트(37)를 박리하고 세라믹 기판(31)이 형성된다.Referring to FIG. 3C, after the co-firing, the high temperature baking sheet 37 is peeled off to form a ceramic substrate 31.

이때 고온 소성용 시트(37)는 수세 등의 공정을 통해 제거될 수 있다. 이렇게 형성된 세라믹 기판(31)은 다수의 회로층을 가지는 회로 패키지가 된다.At this time, the high temperature baking sheet 37 may be removed through a process such as water washing. The ceramic substrate 31 thus formed becomes a circuit package having a plurality of circuit layers.

이러한 공정을 통해 형성된 세라믹 기판(31)상에 래핑(lapping)공정, 전극 인쇄 공정 및 저온 소성 공정을 통해 외부 전극이 형성될 수 있다.The external electrode may be formed on the ceramic substrate 31 formed through such a process through a lapping process, an electrode printing process, and a low temperature baking process.

인쇄되는 도전성 페이스트와 세라믹 기판과의 마찰력을 증가시키기 위해, 상기 도전성 페이스트를 인쇄하기 전에 상기 세라믹 기판(21)의 표면을 래핑(lapping)하는 공정을 추가하는 것이 바람직하다.In order to increase the friction between the conductive paste to be printed and the ceramic substrate, it is preferable to add a step of lapping the surface of the ceramic substrate 21 before printing the conductive paste.

상기 래핑(lapping)공정은 상기 세라믹 기판(21)의 표면에 일정한 거칠기를 갖는 면을 형성함으로써, 표면에 인쇄되는 도전성 페이스트와의 접촉 면적을 최대화 하여 저온 소성시 전극의 고착강도를 강화시킨다.The lapping process forms a surface having a certain roughness on the surface of the ceramic substrate 21, thereby maximizing the contact area with the conductive paste printed on the surface to enhance the adhesion strength of the electrode during low temperature baking.

여기서, 래핑(lapping)후 상기 세라믹 기판(31)의 거칠기(Ra)는 0.3 ~ 1㎛인 것이 바람직하다.Here, the roughness Ra of the ceramic substrate 31 after lapping is preferably 0.3 to 1 μm.

도4는 열처리한 경우 세라믹 기판과 외부전극 단자와의 고착강도에 대한 실험치를 나타낸다.Figure 4 shows the experimental value for the bonding strength of the ceramic substrate and the external electrode terminal when the heat treatment.

도4에서는 은(Ag)페이스트를 세라믹 기판에 인쇄, 소성한 후 세라믹 기판 및 외부전극 단자에 대해 300℃의 온도로 1시간 이상 열처리를 행한 실험의 그래프이다.4 is a graph of an experiment in which silver (Ag) paste is printed and fired on a ceramic substrate, and then subjected to heat treatment for 1 hour or more at a temperature of 300 ° C for the ceramic substrate and the external electrode terminal.

도4에서 측정한 고착강도는 상기 열처리를 끝낸 외부전극 단자의 표면에 Ni 도금을 한 후 상기 전극을 잡아당기는 필(peel) 테스트를 통해서 측정한 것이다.The adhesion strength measured in FIG. 4 is measured by a peel test that pulls the electrode after Ni plating the surface of the external electrode terminal after the heat treatment.

동일한 거칠기(Ra)를 갖는 경우를 먼저 살펴 보면, Ra = 0.3 ㎛ 일때 열처리 하기 전에 고착강도가 약 0.7 N/㎟ 인 것이 열처리(heat treatment)를 행한 이후의 고착강도는 약 1.2 N/㎟ 로 증가한 것을 볼 수 있다.In the case of having the same roughness Ra, first, the fixation strength of about 0.7 N / mm 2 before the heat treatment at Ra = 0.3 μm increased to 1.2 N / mm 2 after the heat treatment. You can see that.

열처리를 하기 전이라도 거칠기를 다르게 한 경우, 즉 Ra = 0.6 ㎛ 일때의 고착강도가 약 1.2 N/㎟ 로 거칠기가 Ra = 0.3 ㎛ 일 때보다 고착 강도가 큰 것을 볼 수 있다.Even before the heat treatment, when the roughness was changed, that is, the bonding strength at Ra = 0.6 µm was about 1.2 N / mm 2, and the bonding strength was greater than that at the Ra = 0.3 µm.

거칠기를 Ra = 0.6 ㎛ 로 하고, 열처리를 한 경우에는 약 1.8 N/㎟ 의 고착강도를 갖게 되어 고착강도가 현저히 증가하는 것을 볼 수 있다. When the roughness is set to Ra = 0.6 mu m and the heat treatment is performed, it has a fixing strength of about 1.8 N / mm 2, and it can be seen that the fixing strength is significantly increased.

이처럼, 세라믹 기판과 외부 전극 사이의 계면에 형성되는 거칠기(Ra) 및 열처리에 의한 계면의 응력 제거에 의해 세라믹 기판과 외부 전극 사이의 고착강도를 증가시킬 수 있다.As such, the adhesion strength between the ceramic substrate and the external electrode can be increased by removing the stress Ra from the interface formed by the roughness Ra and the heat treatment formed at the interface between the ceramic substrate and the external electrode.

도5는 본 발명의 실시 형태에서 열처리 환경에 따른 고착강도의 변화를 나타내는 그래프이다. 5 is a graph showing a change in the fixing strength according to the heat treatment environment in the embodiment of the present invention.

도5의 그래프는, 은(Ag)페이스트를 세라믹 기판에 인쇄, 소성한 후 열처리 환경을 변화시켜서 외부 전극 단자와 세라믹 기판 사이의 고착 강도의 변화를 측정한 것이다. 본 실험에서 열처리 유지 시간은 1시간으로 하였다.In the graph of FIG. 5, the silver (Ag) paste is printed on a ceramic substrate and then fired, and the heat treatment environment is changed to measure a change in the bonding strength between the external electrode terminal and the ceramic substrate. In this experiment, the heat treatment holding time was 1 hour.

도5를 참조하면, 열처리의 환경을 환원분위기로 한 경우, 즉 열처리 공간을 N2 로 채운 경우에, 열처리를 하지 않은 표준 온도(room temperature)에서는 0.5 N/ ㎟ 의 고착 강도를 갖던 것이 200℃로 열처리를 한 경우에는 2.1 N/㎟ 의 고착강도를 갖게 되어 고착강도가 약 4배 증가된 것을 볼 수 있다. 반면에 열처리 온도를 300℃ 및 400℃로 한 경우에는 고착강도가 각각 2.2 N/㎟ 및 2.1 N/㎟ 로 나타나 200℃인 경우와 큰 차이가 나지 않는 것을 볼 수 있다.Referring to Fig. 5, when the heat treatment environment is set to a reducing atmosphere, that is, when the heat treatment space is filled with N 2 , the fixing temperature of 0.5 N / mm 2 at a standard room temperature without heat treatment is 200 ° C. In the case of furnace heat treatment, it has a fixing strength of 2.1 N / mm 2, and it can be seen that the fixing strength is increased about four times. On the other hand, when the heat treatment temperature is set to 300 ℃ and 400 ℃ it can be seen that the fixing strength is 2.2 N / mm 2 and 2.1 N / mm 2, respectively, not significantly different from the case of 200 ℃.

열처리의 환경을 공기(air)로 한 경우에도 마찬가지로, 열처리 하지 않은 표준 온도(room temperature)에서는 0.45 N/㎟ 의 고착강도를 갖는 것이, 200℃, 300℃ 및 400℃의 열처리 온도에서는 각각 2.2 N/㎟, 2.1 N/㎟ 및 2.0 N/㎟ 의 고착강도를 갖는 것을 볼 수 있다.Similarly, when the heat treatment environment is set to air, those having a fixing strength of 0.45 N / mm 2 at a room temperature without heat treatment are 2.2 N at 200 ° C, 300 ° C, and 400 ° C, respectively. It can be seen that it has a fixing strength of / mm 2, 2.1 N / mm 2 and 2.0 N / mm 2.

도전성 페이스트에 함유되는 금속 전도성 물질의 성분 및 그 함량에 따라서 포화되는 열처리 온도는 변화할 수 있으나, 일정한 포화 온도를 가지므로 포화 온도로 열처리하는 것은 바람직하다.The saturation heat treatment temperature may vary depending on the components of the conductive material and the content of the metal conductive material contained in the conductive paste. However, since the heat treatment temperature has a constant saturation temperature, heat treatment at a saturation temperature is preferable.

이와 같이 열처리 환경을 환원분위기로 하는 것은 금속성 외부 전극 단자의 산화를 방지하여 열처리 단계 이후에 진행되는 외부 전극 단자의 표면에 대한 도금을 용이하게 하기 위함이다. As described above, the heat treatment environment is used to reduce the oxidation of the metallic external electrode terminal to facilitate plating on the surface of the external electrode terminal that is performed after the heat treatment step.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 열처리하는 시간 및 온도 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.As such, the present invention is not limited by the above-described embodiment and the accompanying drawings. That is, the time and temperature for heat treatment may be variously implemented. It is intended that the scope of the invention be defined by the appended claims, and that various forms of substitution, modification, and alteration are possible without departing from the spirit of the invention as set forth in the claims. Will be self-explanatory.

본 발명에 의하면, 세라믹 기판과 외부 전극 사이에 적용되는 내부 응력이 제거되어 고착 강도가 증가된 세라믹 기판을 얻을 수 있어서, 세라믹 기판 외부 전극의 도금성, 패키지 수율 및 신뢰성을 향상시킬 수 있다.According to the present invention, the internal stress applied between the ceramic substrate and the external electrode is removed to obtain a ceramic substrate having increased adhesion strength, thereby improving the plating property, package yield and reliability of the ceramic substrate external electrode.

Claims (5)

도전패턴과 도전성 비아홀이 형성된 적어도 하나의 그린시트를 적층하여 적층체를 형성하는 단계;Stacking at least one green sheet having conductive patterns and conductive via holes to form a laminate; 상기 적층체를 소성하여 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계;Firing the laminate to form a low temperature co-fired ceramic (LTCC) substrate body; 상기 저온동시소성 세라믹(LTCC) 기판 본체의 일면에 도전성 페이스트를 인쇄하여 전극 패턴을 형성하는 단계;Forming an electrode pattern by printing a conductive paste on one surface of the low temperature co-fired ceramic (LTCC) substrate body; 상기 도전성 페이스트를 소성하여 외부전극 단자를 형성하는 단계; 및Baking the conductive paste to form external electrode terminals; And 상기 외부전극 단자와 상기 저온동시소성 세라믹(LTCC) 기판 본체의 내부 응력이 완화되도록 상기 외부전극 단자가 형성된 상기 저온동시소성 세라믹(LTCC) 기판 본체를 열처리하는 단계를 포함하는 전자부품 패키지용 세라믹 기판의 제조방법.And heat-treating the low temperature co-fired ceramic (LTCC) substrate body on which the external electrode terminals are formed such that internal stresses of the external electrode terminal and the low-temperature co-fired ceramic (LTCC) substrate body are alleviated. Manufacturing method. 제1항에 있어서,The method of claim 1, 상기 저온동시소성 세라믹(LTCC) 기판 본체를 형성하는 단계는,Forming the low temperature co-fired ceramic (LTCC) substrate body, 상기 적층체의 상층 및 하층에 상기 그린시트의 소성온도보다 고온에서 소성 가능한 고온 소성용 시트를 각각 적층하고 상기 그린시트의 소성온도로 소성하여 소성체를 형성하는 단계; 및 Stacking high-temperature baking sheets capable of firing at a higher temperature than the firing temperature of the green sheet on upper and lower layers of the laminate, and firing at a firing temperature of the green sheet to form a fired body; And 상기 고온 소성용 시트를 박리하고 상기 소성체 표면을 래핑(lapping)하는 단계를 포함하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.Peeling the high-temperature baking sheet and lapping the surface of the fired body, characterized in that it comprises a step of manufacturing a ceramic substrate for an electronic component package. 제1항에 있어서,The method of claim 1, 상기 열처리하는 단계는,The heat treatment step, 열처리 온도를 150℃ 내지 600℃로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.A method for producing a ceramic substrate for an electronic component package, characterized in that the heat treatment temperature is 150 ° C to 600 ° C. 제1항에 있어서,The method of claim 1, 상기 열처리하는 단계는,The heat treatment step, 열처리 환경을 환원분위기로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.A method of manufacturing a ceramic substrate for an electronic component package, characterized in that the heat treatment environment is reduced. 제1항에 있어서,The method of claim 1, 상기 열처리하는 단계는,The heat treatment step, 열처리 유지시간을 30분 이상으로 하는 것을 특징으로 하는 전자부품 패키지용 세라믹 기판의 제조방법.A method for producing a ceramic substrate for an electronic component package, characterized in that the heat treatment holding time is 30 minutes or more.
KR1020060045330A 2006-05-19 2006-05-19 Method of manufacturing the ceramics board for electronic element package KR100790695B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060045330A KR100790695B1 (en) 2006-05-19 2006-05-19 Method of manufacturing the ceramics board for electronic element package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045330A KR100790695B1 (en) 2006-05-19 2006-05-19 Method of manufacturing the ceramics board for electronic element package

Publications (2)

Publication Number Publication Date
KR20070111911A KR20070111911A (en) 2007-11-22
KR100790695B1 true KR100790695B1 (en) 2008-01-02

Family

ID=39090646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045330A KR100790695B1 (en) 2006-05-19 2006-05-19 Method of manufacturing the ceramics board for electronic element package

Country Status (1)

Country Link
KR (1) KR100790695B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951264B1 (en) 2008-04-21 2010-04-02 삼성전기주식회사 Method of manufacturing the laminated ceramic substrate
KR100956212B1 (en) 2008-04-25 2010-05-04 삼성전기주식회사 Manufacturing method of multi-layer substrate
KR100970659B1 (en) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 Multilayer substrate for high reliability
KR101060906B1 (en) * 2008-08-26 2011-08-30 삼성전기주식회사 Method of manufacturing multilayer LTC substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949545B1 (en) * 2008-02-04 2010-03-25 동의대학교 산학협력단 Non-shrinkage manufacturing method for low temperature co-fired ceramics with glass-ceramics

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529771A (en) * 1991-07-23 1993-02-05 Fujitsu Ltd Ceramic circuit substrate and its manufacture
JPH06326470A (en) * 1993-05-14 1994-11-25 Matsushita Electric Ind Co Ltd Manufacture of multilayered ceramic board
JPH0992977A (en) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd Glass ceramic board with built-in capacitor
JPH0992978A (en) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd Glass ceramic board with built-in capacitor
KR970053870A (en) * 1995-12-23 1997-07-31 김광호 Resistor of semiconductor device
JPH1065341A (en) 1996-08-12 1998-03-06 Sumitomo Kinzoku Electro Device:Kk Manufacturing method of multilayer ceramic board
JP2001118705A (en) * 1999-10-20 2001-04-27 Rohm Co Ltd Chip resistor
KR20010055386A (en) * 1999-12-10 2001-07-04 김덕중 A low temperature cofired ceramic on metal and a forming method of a grounding face
KR20040048000A (en) * 2002-12-02 2004-06-07 전자부품연구원 Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
KR20050066372A (en) * 2003-12-26 2005-06-30 전자부품연구원 Built-in capacitor using dissimilar dielectrics and method of manufacturing the same
JP2006128725A (en) * 2006-01-23 2006-05-18 Murata Mfg Co Ltd Low-temperature fired ceramic circuit substrate and method of manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529771A (en) * 1991-07-23 1993-02-05 Fujitsu Ltd Ceramic circuit substrate and its manufacture
JPH06326470A (en) * 1993-05-14 1994-11-25 Matsushita Electric Ind Co Ltd Manufacture of multilayered ceramic board
JPH0992977A (en) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd Glass ceramic board with built-in capacitor
JPH0992978A (en) * 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd Glass ceramic board with built-in capacitor
KR970053870A (en) * 1995-12-23 1997-07-31 김광호 Resistor of semiconductor device
JPH1065341A (en) 1996-08-12 1998-03-06 Sumitomo Kinzoku Electro Device:Kk Manufacturing method of multilayer ceramic board
JP2001118705A (en) * 1999-10-20 2001-04-27 Rohm Co Ltd Chip resistor
KR20010055386A (en) * 1999-12-10 2001-07-04 김덕중 A low temperature cofired ceramic on metal and a forming method of a grounding face
KR20040048000A (en) * 2002-12-02 2004-06-07 전자부품연구원 Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
KR20050066372A (en) * 2003-12-26 2005-06-30 전자부품연구원 Built-in capacitor using dissimilar dielectrics and method of manufacturing the same
JP2006128725A (en) * 2006-01-23 2006-05-18 Murata Mfg Co Ltd Low-temperature fired ceramic circuit substrate and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970659B1 (en) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 Multilayer substrate for high reliability
KR100951264B1 (en) 2008-04-21 2010-04-02 삼성전기주식회사 Method of manufacturing the laminated ceramic substrate
KR100956212B1 (en) 2008-04-25 2010-05-04 삼성전기주식회사 Manufacturing method of multi-layer substrate
KR101060906B1 (en) * 2008-08-26 2011-08-30 삼성전기주식회사 Method of manufacturing multilayer LTC substrate

Also Published As

Publication number Publication date
KR20070111911A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4409209B2 (en) Manufacturing method of circuit component built-in module
JP2001291955A (en) Multilayered ceramic substrate and manufacturing method therefor, designing method therefor and electronic device
JP2001060767A (en) Method for manufacturing ceramic board and unfired ceramic board
KR100790695B1 (en) Method of manufacturing the ceramics board for electronic element package
JP2002520878A (en) Method for producing a ceramic body with integrated passive electronic components, a body of this kind and the use of the body
JP4277275B2 (en) Ceramic multilayer substrate and high frequency electronic components
KR100447032B1 (en) Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR20090051627A (en) Multilayer ceramic substrate and manufacturing method of the same
JP5207854B2 (en) Component built-in ceramic substrate and manufacturing method thereof
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
KR100951264B1 (en) Method of manufacturing the laminated ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP4089356B2 (en) Manufacturing method of multilayer ceramic substrate
KR100835080B1 (en) Method of manufacturing laminated ceramic substrate
JP2001144438A (en) Multilayer ceramic board and method of production
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
KR100925604B1 (en) Laminated ceramic package and manufacturing the same
KR100916075B1 (en) Method for Fabricating Multi Layer Ceramic Substrate
WO2009151006A1 (en) Method for producing ceramic molded body
KR100951265B1 (en) Method of manufacturing the laminated ceramic substrate
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
KR100302371B1 (en) Low temperature simultaneous firing ceramic substrate and its manufacturing method
KR100607119B1 (en) Multilayer ceramic composition
JP2002368421A (en) Multilayer ceramic board and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee