KR100887112B1 - Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same - Google Patents
Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same Download PDFInfo
- Publication number
- KR100887112B1 KR100887112B1 KR1020070113361A KR20070113361A KR100887112B1 KR 100887112 B1 KR100887112 B1 KR 100887112B1 KR 1020070113361 A KR1020070113361 A KR 1020070113361A KR 20070113361 A KR20070113361 A KR 20070113361A KR 100887112 B1 KR100887112 B1 KR 100887112B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic substrate
- sheet
- buffer layer
- manufacturing
- ceramic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Abstract
Description
본 발명은 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층 세라믹 기판에 관한 것으로, 상세하게는 소성 과정에서 구속용 유전체 시트와 세라믹 적층체 간의 글라스 이동에 의한 피해를 최소화할 수 있는 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층 세라믹 기판에 관한 것이다.The present invention relates to a method for manufacturing a non-shrinkable ceramic substrate and to a multilayer ceramic substrate manufactured thereby, in particular, a non-shrinkable ceramic that can minimize damage caused by glass movement between the restraining dielectric sheet and the ceramic laminate during the firing process. A method of manufacturing a substrate and a multilayer ceramic substrate produced thereby.
일반적으로, 다층 세라믹 기판은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 상기 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.In general, a multilayer ceramic substrate is used as a composite component of an active element such as a semiconductor IC chip and a passive element such as a capacitor, an inductor, and a resistor, or a simple semiconductor IC package. More specifically, the multilayer ceramic substrate is widely used to configure various electronic components such as PA module substrates, RF diode switches, filters, chip antennas, various package components, and composite devices.
이러한 다층 세라믹 기판을 얻기 위해서는, 배선 도체가 형성된 유전체 시트를 적층하고 우수한 특성을 얻기 위하여 반드시 소성 공정을 거쳐야 하는데, 이와 같은 소성 공정을 거치게 되면 세라믹의 소성에 의한 수축이 발생한다. 이러한 수 축은 다층 세라믹 기판 전체에 있어서 균일하게 발생하기 어려워 세라믹층의 면 방향에 관하여 치수 변형을 가져온다.In order to obtain such a multilayer ceramic substrate, it is necessary to go through a firing process in order to laminate the dielectric sheets on which the wiring conductors are formed and to obtain excellent characteristics, but such a firing process causes shrinkage due to firing of the ceramic. Such shrinkage is less likely to occur uniformly throughout the multilayer ceramic substrate, resulting in dimensional deformation with respect to the plane direction of the ceramic layer.
또한, 면 방향으로의 수축은 배선 도체에 있어서 원하지 않는 변형이나 일그러짐을 발생시키며, 보다 구체적으로는, 다층 세라믹 기판상에 탑재되는 칩 부품 등의 접속을 위한 외부전극의 위치 정밀도가 저하되거나, 배선 도체에 있어서 단선이 발생하는 경우가 있다.In addition, shrinkage in the plane direction causes undesired deformation and distortion in the wiring conductors. More specifically, the positional accuracy of the external electrodes for connection of chip components or the like mounted on the multilayer ceramic substrate is reduced, or the wiring Disconnection may occur in a conductor.
이와 같이 면 방향으로의 수축이 생기면 부품의 실장 시에 도체 패턴과의 사이에 어긋남이 발생하여, CSP(Chip Size Package), MCM(Multi-Chip Modules) 등 반도체칩을 높은 정밀도로 실장 하는 것이 불가능하게 된다. 그래서, 근래에 다층 세라믹 기판 제조시, 소성 공정에 있어서 면 방향으로의 수축을 없애기 위한, 이른바 무수축 공법을 적용하는 것이 제안되고 있다.As such, shrinkage in the plane direction causes a gap between the conductor patterns and the mounting of components, and it is impossible to mount semiconductor chips such as CSP (Chip Size Package) and MCM (Multi-Chip Modules) with high accuracy. Done. Therefore, in recent years, in manufacturing a multilayer ceramic substrate, it has been proposed to apply a so-called non-shrinkage method to eliminate shrinkage in the surface direction in the firing step.
일반적으로 적용되고 있는 무수축 공법은 900℃ 이하에서 소결되지 않는 세라믹인 알루미나 파우더를 이용하여 구속용 유전체 시트를 제작하고, 이를 저온소성이 가능한 세라믹(LTCC) 유전체 시트의 상부 및 하부에 적층하고, 적층된 세라믹 기판의 상하부에 무게를 가하여 가소, 소성한 후 상기 구속용 유전체 시트를 제거하여 세라믹 기판을 얻는 방법이다.In general, the non-shrinkage method is applied to manufacture a restraining dielectric sheet using alumina powder, which is a ceramic that is not sintered at 900 ℃ or less, and laminated on the upper and lower parts of the ceramic (LTCC) dielectric sheet capable of low-temperature firing, A method of obtaining a ceramic substrate by applying weight to upper and lower portions of the laminated ceramic substrate and calcining and firing to remove the restraining dielectric sheet.
도 1a 내지 도 1d는 종래기술에 따른 무수축 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1A to 1D are cross-sectional views sequentially illustrating a method of manufacturing a non-condensation ceramic substrate according to the prior art.
우선, 도 1a에 도시한 바와 같이, 모듈 회로도에 따라 적절한 위치에 내부전극(20) 및 서로 다른 층의 전극을 연결하기 위한 도전성 비아홀(30)이 형성된 복수 개의 유전체 시트(10)를 마련한 다음, 상기 복수 개의 유전체 시트(10)를 적층하여 적층체 구조물(100)을 형성한다.First, as shown in FIG. 1A, a plurality of
다음으로, 상기 적층체 구조물(100)의 상하면에, 상기 유전체 시트(10)의 소성온도에서는 소성 되지 않는 구속용 유전체 시트(40), 예컨대 알루미나(Al2O3) 시트를 적층하고, 상기 결과 구조물을 가압, 가소 및 소성 한다.Next, on the upper and lower surfaces of the
이어서, 도 1b에 도시한 바와 같이, 상기 구속용 유전체 시트(40)가 래핑(lapping) 공정을 통해 제거된다. 이 경우, 소성 단계에서 세라믹 적층체 구조물(100)과 구속용 유전체 시트(40) 간의 계면에는 알루미나, 글라스, 바인더 등의 물질이 확산 되어 형성된 확산층이 형성된다. 이러한 확산층은 외부전극의 형성하기에 적합하지 않기 때문에, 상기 래핑 공정에 의해 확산층까지 제거할 필요가 있다.Subsequently, as shown in FIG. 1B, the restraining
이후, 도 1c에 도시한 바와 같이, 상기 적층체 구조물(100)의 상하면에, 상기 래핑 공정에 의해 노출된 도전성 비아홀(30)과 연결되는 외부전극(50)을 공지의 스크린 프린팅 공정에 의해 형성하게 된다.Thereafter, as illustrated in FIG. 1C, the
즉, 상기 적층체 구조물(100)의 상하면에 외부전극(50)을 인쇄하기 위하여 소정 개수의 메쉬가 구비된 스크린(60)을 배열하고, 상기 스크린(60) 상부면에 외 부전극을 형성하는 Ag, Cu 또는 Ni 페이스트(52)를 위치시키고, 이를 스퀴즈(70)를 통해 스크린의 하부로 밀어내는 방식에 의해 외부전극(50)이 인쇄된다.That is, in order to print the
최종적으로, 상기 외부전극(50)이 인쇄된 결과 구조물을 500 ~ 700℃ 온도 범위에서 포스트(post) 소성을 실시한다.Finally, the post-firing of the structure is performed in the temperature range of 500 ~ 700 ℃ as a result of the
이와 같이, 종래의 무수축 세라믹 기판의 제조방법은 소성 단계에서 세라믹 적층체 구조물과 구속용 유전체 시트의 계면에 확산층이 형성되며, 특히, 구속용 유전체 시트로 다량의 글라스가 확산 되면서 인접한 세라믹 적층체 구조물의 영역은 글라스 함량이 상당히 낮아진다.As described above, in the conventional method of manufacturing a non-shrinkable ceramic substrate, a diffusion layer is formed at an interface between the ceramic laminate structure and the restraining dielectric sheet during the firing step. The area of the structure is significantly lower in glass content.
이러한 글라스 함량의 불균일에 의해 소성 후의 세라믹 기판의 강도가 저하될 수 있으며, 나아가, 외부전극의 고착 강도 저하 및 낙하 신뢰성 저하 등의 문제점을 야기할 수 있다.Due to the non-uniformity of the glass content, the strength of the ceramic substrate after firing may be reduced, and furthermore, problems such as a decrease in the bonding strength of the external electrode and a drop in the reliability of falling may be caused.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 소성 과정에서 구속용 유전체 시트와 세라믹 적층체 간의 글라스 이동에 의한 피해를 최소화할 수 있는 무수축 세라믹 기판의 제조방법을 제공하는 것이다.The present invention is to solve the above problems, an object of the present invention to provide a method of manufacturing a non-contraction ceramic substrate that can minimize the damage caused by the glass movement between the restraining dielectric sheet and the ceramic laminate in the firing process. It is.
본 발명의 다른 목적은 상기 제조방법에 의해 제조된 다층 세라믹 기판을 제공하는 것이다.Another object of the present invention is to provide a multilayer ceramic substrate produced by the above production method.
상기한 목적을 달성하기 위해서, 본 발명의 일 측면은,In order to achieve the above object, one aspect of the present invention,
각각 내부전극과 도전성 비아홀이 형성된 복수 개의 유전체 시트를 적층 하는 단계와, 상기 복수 개의 유전체 시트가 적층 된 구조물의 상면 및 하면 중 적어도 하나의 면에 상기 유전체 시트의 글라스 함량보다 높은 글라스 함량을 갖는 유전체 시트로 이루어진 버퍼층을 적층 하여 세라믹 적층체를 마련하는 단계와, 상기 세라믹 적층체의 상하면 각각에 상기 유전체 시트의 면 방향 수축을 억제하기 위한 구속용 시트를 배치하는 단계와, 상기 세라믹 적층체를 상기 유전체 시트의 소성온도로 소성 하는 단계 및 상기 세라믹 적층체로부터 상기 구속용 시트를 제거하는 단계를 포함하는 무수축 세라믹 기판의 제조방법을 제공한다.Stacking a plurality of dielectric sheets each having internal electrodes and conductive via holes, and having a glass content higher than that of the dielectric sheet on at least one of an upper surface and a lower surface of a structure in which the plurality of dielectric sheets are stacked Stacking a buffer layer formed of a sheet to provide a ceramic laminate, disposing a restraining sheet on the upper and lower surfaces of the ceramic laminate to suppress the contraction in the direction of the dielectric sheet; It provides a method of manufacturing a non-contraction ceramic substrate comprising the step of firing at the firing temperature of the dielectric sheet and the step of removing the restraining sheet from the ceramic laminate.
상기 버퍼층은 소성 과정에서 글라스 확산에 의한 피해를 최소화하기 위해 상대적으로 높은 글라스 함량을 갖는 것이 바람직하다. 구체적으로, 상기 버퍼층의 글라스 함량은 60 ~ 80wt%인 것이 바람직하다.The buffer layer preferably has a relatively high glass content in order to minimize the damage caused by the glass diffusion during the firing process. Specifically, the glass content of the buffer layer is preferably 60 ~ 80wt%.
이와 더불어, 상기 유전체 시트의 글라스 함량은 45 ~ 55wt%인 것이 바람직하다.In addition, the glass content of the dielectric sheet is preferably 45 to 55wt%.
바람직하게는, 상기 버퍼층의 두께는 소성 후에 상기 구속용 시트가 제거된 상태에서 전체 기판 두께의 2 ~ 20%일 수 있다.Preferably, the thickness of the buffer layer may be 2 to 20% of the total substrate thickness in the state in which the restraint sheet is removed after firing.
추가적으로, 상기 구속용 시트를 제거하는 단계 후에, 상기 버퍼층을 제거하는 단계를 더 포함할 수 있다.Additionally, after removing the restraint sheet, the method may further include removing the buffer layer.
또한, 상기 구속용 시트를 제거하는 단계 후에, 상기 내부전극 및 도전성 비아홀과 전기적으로 연결되도록 외부전극을 형성하는 단계를 더 포함할 수 있다.In addition, after removing the restraint sheet, the method may further include forming an external electrode to be electrically connected to the inner electrode and the conductive via hole.
이 경우, 상기 외부전극 상에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 세라믹 기판의 제조방법.In this case, further comprising the step of forming a plating layer on the external electrode.
구체적으로, 상기 도금층은, Ni 및 Au를 차례로 무전해 도금하여 형성하는 것이 바람직하다.Specifically, the plating layer is preferably formed by electroless plating Ni and Au sequentially.
한편, 상기 세라믹 적층체를 상기 유전체 시트의 소성온도로 소성 하는 단계는 800 ~ 900℃에서 실행될 수 있다.On the other hand, the step of firing the ceramic laminate at the firing temperature of the dielectric sheet may be carried out at 800 ~ 900 ℃.
본 발명의 다른 측면은, 상술한 제조방법에 의해 제조된 다층 세라믹 기판.Another aspect of the present invention is a multilayer ceramic substrate produced by the above-described manufacturing method.
이 경우, 상기 무수축 세라믹 기판은 저온 동시 소성 세라믹 기판인 것이 바람직하다.In this case, the non-condensation ceramic substrate is preferably a low temperature co-fired ceramic substrate.
본 발명에 따르면, 소성 과정에서 구속용 유전체 시트와 세라믹 적층체 간의 글라스 이동에 의한 피해를 최소화할 수 있는 무수축 세라믹 기판의 제조방법을 얻을 수 있다.According to the present invention, it is possible to obtain a method of manufacturing a non-shrinkable ceramic substrate which can minimize the damage caused by glass movement between the restraining dielectric sheet and the ceramic laminate in the firing process.
이와 같이, 소성 과정에서 구속용 유전체 시트와 세라믹 적층체 간의 글라스 이동에 의한 피해를 최소화함으로써 소성 후의 세라믹 기판의 강도 향상, 외부전극의 고착강도 향상, 낙하 신뢰성 향상 등의 효과를 기대할 수 있다.As such, by minimizing the damage caused by the glass movement between the restraining dielectric sheet and the ceramic laminate in the firing process, it is possible to expect the effect of improving the strength of the ceramic substrate after firing, improving the bonding strength of the external electrode, and improving the drop reliability.
또한, 본 발명에 따르면, 상기 제조방법에 의해 제조된 다층 세라믹을 얻을 수 있다.In addition, according to the present invention, it is possible to obtain a multilayer ceramic produced by the above production method.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.
도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 무수축 세라믹 기판의 제조방법을 순차적으로 나타낸 공정별 단면도이다.2A to 2E are cross-sectional views of processes sequentially showing a method of manufacturing a non-condensation ceramic substrate according to an embodiment of the present invention.
우선, 도 2a와 같이, 복수 개의 유전체 시트를 적층 하여 세라믹 적층체(100, 101)를 마련한다.First, as shown in FIG. 2A, a plurality of dielectric sheets are stacked to prepare
상기 세라믹 적층체(100, 101)를 이루는 각각의 유전체 시트는 글라스, 바인더, 세라믹 필러 등이 포함되며, 공지된 공정, 예컨대 닥터 블레이드 공정 등에 의해 마련될 수 있다. 구체적으로 예를 들면, 상기 유전체 시트를 구성하는 글라스는 SiO2, B2O3, CaO, MgO 등으로 이루어지며, 세라믹 필러는 알루미나(Al2O3)가 대표적이다.Each dielectric sheet constituting the
한편, 상기 세라믹 적층체(100, 101)를 이루는 유전체 시트에는 내부전극이 형성되어 있으며, 각 층 간의 전기적 연결을 위해 형성된 도전성 비아홀을 갖는다. Meanwhile, an internal electrode is formed in the dielectric sheets constituting the
상기 내부전극은 Ag, Cu, Ni 등을 스크린 프린팅 공정 등에 의해 형성될 수 있으며, 상기 도전성 비아홀은 그린 시트에 레이저를 조사하여 홀을 형성한 후 도전성 물질을 채워넣거나 내벽을 도금하는 등의 공정을 통해 형성될 수 있다.The internal electrode may be formed of Ag, Cu, Ni, or the like by a screen printing process, and the conductive via hole may be formed by filling a conductive material or plating an inner wall after forming a hole by irradiating a laser to the green sheet. It can be formed through.
상기 세라믹 적층체(100, 101)에서 최상층 및 최하층은 나머지 층들에 포함된 글라스 함량보다 높은 글라스 함량을 갖는 버퍼층(101)에 해당한다. 도 2a에서는 최상층과 최하층 모두가 버퍼층(101)인 경우를 도시하고 있으나, 실시 형태에 따라서는 2개의 층 중 하나의 층에만 버퍼층이 형성될 수도 있다.In the
상기 버퍼층(101)은 상술한 바와 같이, 상대적으로 높은 글라스 함량을 갖는 것을 특징으로 한다. 이는, 저온 동시 소성 세라믹 기판 제조를 위한 무수축 공정에 있어서, 소성 과정 중 글라스를 거의 포함하지 않는 구속용 시트로 글라스가 확산 이동되어 상기 구속용 시트와의 계면에 반응층이 형성되는 종래의 문제점을 해결하기 위한 것이다.As described above, the
즉, 상기 버퍼층(101)의 글라스 함량을 의도적으로 나머지 유전체 시트들(100, 버퍼층을 제외한 복수의 유전체 시트의 적층 구조물로서 이하, 이와 같이 칭함.)의 글라스 함량보다 높게 하여 글라스의 확산에 의해 소성 후 세라믹 기판의 글라스 함량 저하를 상쇄시키도록 하였다.That is, the glass content of the
이에 따라, 소성 과정에서 구속용 시트와 접촉하는 상기 버퍼층(101)의 일부 또는 전부가 반응층이 되더라도 버퍼층(101)에 남아있는 글라스의 함량은 다른 유전체 시트들(100)의 글라스 함량보다 여전히 높거나 유사한 수준이 되며, 설령, 더 낮게 되는 경우라도 그 차이가 크지 않아 기판 성능의 저하를 최소화할 수 있다.Accordingly, even if some or all of the
나아가, 소성 후의 상기 버퍼층(101)의 손상 정도, 특히, 글라스 이탈 정도가 심화 된 경우에는 후술할 바와 같이, 상기 버퍼층(101)을 제거하는 방안을 강구할 수도 있다.Further, when the degree of damage of the
상기에서 서술한 버퍼층(101)의 기능과 소성 후의 바람직한 글라스 함량 등 을 고려하였을 때, 상기 버퍼층(101)의 글라스 함량은 60 ~ 80wt% 정도가 바람직하다. 글라스 이탈에 의한 성능 저하를 최소화하려는 본 발명의 목적상 상기 버퍼층(101)의 글라스 함량은 60wt% 이상은 되어야 한다. In consideration of the function of the
그러나, 글라스 함량이 80wt% 이상까지 높아지는 경우에는 버퍼층(101)으로부터 구속용 시트로 확산 되는 글라스가 지나치게 많아져 구속용 시트의 일부가 소성 되어 수축 억제 기능이 저하되고, 소성 후에 구속용 시트 제거도 어려워질 수 있다. 나아가, 상기 버퍼층(101)으로부터 나머지 유전체 시트들(100)로도 글라스의 확산 정도가 심화 되어 유전체 시트의 적층 방향으로 소성 불균형이 발생할 수 있다. 버퍼층(101)의 글라스 함량에 관한 상기 수치 범위는 이러한 사항을 고려하여 채용된 것이다.However, when the glass content is increased to 80 wt% or more, the glass diffused from the
이와 더불어, 나머지 유전체 시트들(100)의 글라스 함량은 일반적으로 채용될 수 있는 45 ~ 55wt% 정도가 된다.In addition, the glass content of the remaining
다음으로, 도 2b와 같이 상기 세라믹 적층체(100, 101)의 상하면을 덮도록, 구체적으로는 상기 버퍼층(101)의 상면을 덮도록 구속용 시트(200), 예컨대 알루미나(Al2O3) 시트를 50 내지 500 ㎛ 두께로 적층 한다.Next, as shown in FIG. 2B, the restraining
상기 구속용 시트(200)는 세라믹 적층체(100, 101)의 면 방향 수축을 억제하기 위해 제공되는 것으로 세라믹 적층체(100, 101)의 소성 온도에서 소성 되지 않는 알루미나 등과 같은 물질을 포함하여 이루어진다. 이 경우, 유전체 시트의 면 방향 수축 억제 효과를 갖기 위해 구속용 시트(200)의 알루미나의 함량은 99% 이상이므로, 상술한 바와 같이, 소성 과정에서 구속용 시트(200) 방향으로 글라스가 확산 된다.The restraining
이어서, 구속용 시트(200)가 배치된 상태에서 상기 세라믹 적층체(100, 101)를 소성 한다. 도 2c는 소성 후의 단계를 나타낸 것으로 도면 상에는 두드러지게 표현하지 않았으나, 무수축 공정에 의해 상기 세라믹 적층체(100, 101)는 면 방향보다는 두께 방향으로 수축이 일어난다.Subsequently, the
보다 구체적으로 본 단계를 설명하면, 상기 구속용 시트(200)가 배치된 세라믹 적층체(100, 101)를 가압, 가소 및 소성 한다. 이때, 소성은 유전체 시트의 일반적인 소성 온도인 약 800∼900℃ 정도로 수행하는 것이 바람직하다. 상기 소성이 진행되는 동안 구속용 시트(200)가 세라믹 적층체(100, 101)를 구성하고 있는 유전체 시트들이 면 방향으로 수축되는 것을 방지한다.More specifically, this step will be described in which the
이러한 소성 과정에서, 도 2c와 같이 상기 버퍼층(101)은 글라스 등의 이동에 의해 전부 또는 일부가 반응층으로 변화된다. 이 경우 상술한 바와 같이, 글라스의 이동에도 불구하고 상기 버퍼층(101)은 글라스 함량이 높기 때문에, 여전히 나머지 유전체 시트들(100)의 글라스 함량 수준을 유지할 수 있다.In this firing process, as shown in FIG. 2C, all or part of the
다음으로, 도 2d와 같이, 소성이 완료된 세라믹 적층체로부터 구속용 시트를 제거한다.Next, as shown in FIG. 2D, the restraining sheet is removed from the ceramic laminate in which baking is completed.
상기 구속용 시트(200)는 일반적으로 공지된 래핑(lapping) 공정에 의해 제거될 수 있다. 나아가, 본 실시 형태에서는 버퍼층(101)까지 제거하였으며, 버퍼층(101)의 제거는 소성 과정 중에 상기 버퍼층(101)에서 글라스 이탈 정도가 심한 경우 등에 채용될 수 있다.The restraining
이와 달리, 상기 버퍼층(101)의 글라스 이탈이 그리 많지 않아 최종 세라믹 기판에 포함되어도 기능 수행에 문제가 없을 경우에는 상기 버퍼층(101)은 제거되지 않을 수 있으며, 이 경우에는 상기 버퍼층(101)에도 배선 패턴, 즉, 내부 전극 및 도전성 비아홀을 미리 형성하여 둘 수 있다.On the other hand, if the glass layer of the
이 경우, 소성 후에 구속용 시트가 제거된 전체 다층 세라믹 기판을 기준으로 상기 버퍼층(101)의 두께는 2 ~ 20% 정도가 된다.In this case, the thickness of the
버퍼층(101)의 두께가 전체 다층 세라믹 기판의 두께에서 2% 이하에 해당하는 경우에는 제작 공정도 어려우며, 버퍼 기능에 의한 효과도 크지 않다.When the thickness of the
또한, 버퍼층(101)의 두께가 전체 다층 세라믹 기판의 두께에서 차지하는 비율이 20% 이상인 경우에는 전체적인 글라스 함량의 증가로 인해 소성 온도가 커지고 두께 방향으로 소성 불균일이 발생할 수 있어 제품의 성능 저하를 가져온다.In addition, when the ratio of the thickness of the
마지막으로, 도 2e와 같이, 상기 세라믹 적층체(100)의 최외곽을 이루는 유전체 시트에는 상기 내부전극 및 도전성 비아홀과 전기적으로 연결되도록 외부전극(50)을 형성한다. 도시하지는 않았으나, 상기 외부전극(50) 상에 도금층을 형성 할 수도 있다. 일 예로, 상기 도금층은, Ni 및 Au를 차례로 무전해 도금하여 형성할 수 있다.Lastly, as shown in FIG. 2E, an
도 3은 본 발명의 다른 측면에 의해 제공되는 다층 세라믹 기판을 나타내는 단면도이다.3 is a cross-sectional view illustrating a multilayer ceramic substrate provided by another aspect of the present invention.
도 3을 참조하면, 상기 다층 세라믹 기판은 저온 동시 소성 세라믹 기판으로서, 내부전극 및 도전성 비아홀이 형성된 복수의 유전체 시트가 적층된 구조물이다. Referring to FIG. 3, the multilayer ceramic substrate is a low temperature co-fired ceramic substrate, in which a plurality of dielectric sheets having internal electrodes and conductive via holes are stacked.
상기 다층 세라믹 기판은 도 2에서 설명한 제조방법으로 제조될 수 있으며, 다만, 도 2의 경우와 달리 버퍼층(101)은 제거되지 않고 남아있다, 이는, 소성 과정에서 버퍼층(101)으로부터 이탈된 글라스의 양이 많지 않은 경우로 이해될 수 있다. The multilayer ceramic substrate may be manufactured by the manufacturing method described with reference to FIG. 2. However, unlike the case of FIG. 2, the
이 경우에는, 상술한 바와 같이, 외부전극(50)은 버퍼층(101)에 형성되며, 외부전극(50)과의 전기적 연결을 위해 상기 버퍼층(101)에도 배선 패턴이 형성되는 것이 바람직하다.In this case, as described above, the
물론, 도 3에 도시된 형태와 달리 도 2의 제조방법대로 상기 버퍼층(101)이 제거된 형태의 구조도 가능할 수 있다.Of course, unlike the form illustrated in FIG. 3, a structure in which the
본 발명에 의해 제공되는 상기 다층 세라믹 기판은 유전체 시트 적층체와 구속용 시트의 계면에 글라스 함량이 특히 높은 버퍼층을 배치함으로써 소성 과정 후 에 세라믹 적층체의 글라스 함량이 저하되는 문제를 해결하도록 하였다. 이에 따라, 소성 후의 세라믹 기판의 강도 향상, 외부전극의 고착강도 향상, 낙하 신뢰성 향상 등의 효과를 기대할 수 있다.The multilayer ceramic substrate provided by the present invention solves the problem of lowering the glass content of the ceramic laminate after the firing process by disposing a buffer layer having a particularly high glass content at the interface between the dielectric sheet laminate and the restraining sheet. Thereby, the effect of the strength improvement of the ceramic substrate after baking, the adhesive strength improvement of an external electrode, and the fall reliability improvement can be anticipated.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.
도 1a 내지 도 1d는 종래기술에 따른 무수축 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1A to 1D are cross-sectional views sequentially illustrating a method of manufacturing a non-condensation ceramic substrate according to the prior art.
도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 무수축 세라믹 기판의 제조방법을 순차적으로 나타낸 공정별 단면도이다.2A to 2E are cross-sectional views of processes sequentially showing a method of manufacturing a non-condensation ceramic substrate according to an embodiment of the present invention.
도 3은 본 발명의 다른 측면에 의해 제공되는 다층 세라믹 기판을 나타내는 단면도이다.3 is a cross-sectional view illustrating a multilayer ceramic substrate provided by another aspect of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100: 유전체 시트 적층 구조물 101: 버퍼층100 dielectric layer laminated
200: 구속용 시트 103: 실리콘 코어층200: restraining sheet 103: silicon core layer
10: 유전체 시트 20: 내부전극10: dielectric sheet 20: internal electrode
30: 도전성 비아홀 50: 외부전극30: conductive via hole 50: external electrode
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070113361A KR100887112B1 (en) | 2007-11-07 | 2007-11-07 | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070113361A KR100887112B1 (en) | 2007-11-07 | 2007-11-07 | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100887112B1 true KR100887112B1 (en) | 2009-03-04 |
Family
ID=40697751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070113361A KR100887112B1 (en) | 2007-11-07 | 2007-11-07 | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100887112B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327220A (en) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer ceramic base |
KR100762006B1 (en) | 2006-06-13 | 2007-09-28 | 삼성전기주식회사 | Method of manufacturing non-shrinkage ceramic substrate |
-
2007
- 2007-11-07 KR KR1020070113361A patent/KR100887112B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327220A (en) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer ceramic base |
KR100762006B1 (en) | 2006-06-13 | 2007-09-28 | 삼성전기주식회사 | Method of manufacturing non-shrinkage ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100451949B1 (en) | Method for manufacturing multilayer ceramic substrates | |
US6426551B1 (en) | Composite monolithic electronic component | |
KR100862537B1 (en) | Method for manufacturing ceramic substrate and non-fired ceramic substrate | |
CN104589738A (en) | Multilayer ceramic substrate and method for producing the same | |
KR20050026369A (en) | Method for producing ceramic substrate, and ceramic substrate | |
KR100748238B1 (en) | Non-shrinkage ceramic substrate and method of manufacturing the same | |
KR20110019536A (en) | Ceramic substrate and manufacturing method thereof | |
KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
KR101175412B1 (en) | Method for the production of laminated ceramic electronic parts | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
US9380699B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
WO2018030192A1 (en) | Ceramic electronic component | |
KR100882101B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
KR100887112B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
KR100780220B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
KR100611763B1 (en) | Non-shrinkage multilayer ceramic substrate and method for manufacturing the same | |
KR100896649B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
JP2004259898A (en) | Multilayer circuit board and method of manufacturing the same | |
KR100916075B1 (en) | Method for Fabricating Multi Layer Ceramic Substrate | |
KR100992238B1 (en) | Manufacturing method of non-shirinkage ceramic substrate | |
KR20230120391A (en) | Multilayer ceramic substrate having an interlayer dummy and method of manufacturing the same | |
JP2008159726A (en) | Multilayer wiring substrate | |
KR100471149B1 (en) | Method of manufacturing a low temperature co-fired ceramic substrate module package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |