JPS63102398A - Manufacture of ceramic circuit board - Google Patents

Manufacture of ceramic circuit board

Info

Publication number
JPS63102398A
JPS63102398A JP24883186A JP24883186A JPS63102398A JP S63102398 A JPS63102398 A JP S63102398A JP 24883186 A JP24883186 A JP 24883186A JP 24883186 A JP24883186 A JP 24883186A JP S63102398 A JPS63102398 A JP S63102398A
Authority
JP
Japan
Prior art keywords
circuit board
pad
ceramic circuit
ceramic
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24883186A
Other languages
Japanese (ja)
Inventor
西原 幹雄
樋口 信博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24883186A priority Critical patent/JPS63102398A/en
Publication of JPS63102398A publication Critical patent/JPS63102398A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔)既要〕 セラミック回路基板の製造方法であって、基板の各層で
配線パターンを絶縁コーティングにより絶縁しながらパ
ッドの見掛は上の大径化をするように構成し、簡単に且
つ低コストにセラミック回路基板を製造して該セラミッ
ク回路基板の信頼性及び歩留りの向上並びに高密度実装
を可能とする。
[Detailed Description of the Invention] [) Already Required] A method for manufacturing a ceramic circuit board, in which the wiring pattern is insulated in each layer of the board by an insulating coating, while the apparent diameter of the pad is increased. A ceramic circuit board can be manufactured simply and at low cost, and the reliability and yield of the ceramic circuit board can be improved and high-density packaging can be achieved.

〔産業上の利用分野〕[Industrial application field]

本発明はセラミックを使用した多層プリント配線基板の
製造方法に関するもので、さらに詳しく言えば、配線パ
ターンが接続ビア間にある構造のセラミック回路基板を
製造する方法に関するものである。
The present invention relates to a method of manufacturing a multilayer printed wiring board using ceramic, and more specifically, to a method of manufacturing a ceramic circuit board having a structure in which wiring patterns are located between connection vias.

多層プリント配線基板は、その各層をなす基材の材質に
よって、樹脂回路基板、セラミック回路基板等がある。
Multilayer printed wiring boards include resin circuit boards, ceramic circuit boards, and the like, depending on the material of the base material forming each layer.

一般にセラミック回路基板は、樹脂回路基板に比較して
、気密性が高く、且つ配線パターンの層間接続用のVI
Aを単位面積当り数倍確保することができるという長所
を有している。
Ceramic circuit boards generally have higher airtightness than resin circuit boards, and have a VI for interlayer connection of wiring patterns.
It has the advantage of being able to secure several times more A per unit area.

これを第3図及び第4図に基づいて説明をすると、第3
図に例示する樹脂回路基板10は、その製造工程におい
て、各層S1、層S2・・・を構成するための樹脂製の
基材11にエツチングにより配線パターン12を設けた
後、多数枚の基材を重ね合わせて積層し、ドリリングに
より表裏貫通孔13を穿ち、この貫通孔13に金属めっ
き14を施して貫通VIA15を構成するのに対して、
第4図に例示するセラミック回路基板20は、その製造
工程において、各層S1、層S2・・・を構成するため
の未焼成のセラミックシートの基材21に穴23を穿設
し、該穴23に導電性ペーストを充填し且つ基材21の
表面に配線パターン22を形成した後、多数枚の基材を
重ね合わせて積層して焼成することにより、当該充填部
分を導通VIA25とするという製造上の相違に基づく
ものである。
To explain this based on Figures 3 and 4, the 3rd
In the manufacturing process of the resin circuit board 10 illustrated in the figure, a wiring pattern 12 is provided by etching on a resin base material 11 for forming each layer S1, layer S2, and so on. In contrast, the through-holes 13 are stacked one on top of the other, the front and back through-holes 13 are bored by drilling, and the through-holes 13 are coated with metal plating 14 to form the through-hole VIA 15.
In the manufacturing process of the ceramic circuit board 20 illustrated in FIG. After filling the conductive paste and forming the wiring pattern 22 on the surface of the base material 21, a large number of base materials are stacked, laminated, and fired, thereby making the filled portion into a conductive VIA 25. This is based on the difference between

セラミック回路基板はこのような長所を有するが、一方
で、従前は、比誘電率が高い欠点、及び配線パターンに
使用するモリブデン等の導電性ペーストの抵抗値が大き
い等の欠点があった。
Although ceramic circuit boards have these advantages, they have previously had drawbacks such as a high dielectric constant and a high resistance value of conductive paste such as molybdenum used for wiring patterns.

しかし、近年、樹脂回路基板兼の低い比誘電率を有する
ガラスセラミックが開発され、また焼成雰囲気の調整に
より抵抗値の小さい銅ペーストを使用できるようになっ
たので、これらの欠点は払拭された。
However, in recent years, these drawbacks have been eliminated as glass ceramics with low dielectric constants that can also be used as resin circuit boards have been developed, and copper pastes with low resistance values can be used by adjusting the firing atmosphere.

そこで、セラミック回路基板は、近年、大型コンピュー
タや自動車用制御装置において、高発熱部品を搭載する
高密度実装用の基板として益々重用されている。
Therefore, in recent years, ceramic circuit boards have been increasingly used as substrates for high-density mounting on which high-heat generating components are mounted in large-scale computers and automobile control devices.

ここで問題となるのは、セラミック回路基板には、焼成
時におけるセラミックシートの収縮率のばらつき並びに
各セラミックシートの部分的な収縮の相違に基づいて、
導通VIAの断線等が生じることである。
The problem here is that ceramic circuit boards have variations in the shrinkage rate of ceramic sheets during firing, as well as differences in the local shrinkage of each ceramic sheet.
This may cause disconnection of the conductive VIA.

これを第5図に基づいて説明する。This will be explained based on FIG.

第5図Aにおいて、未焼成のセラミックシートの基材2
1には、長方形で例示される配線パターン22と、その
各隅部に導通VIA25が設けられる。
In FIG. 5A, the base material 2 of the unfired ceramic sheet
1 includes a rectangular wiring pattern 22 and conductive vias 25 at each corner thereof.

この基材21は、多数枚の基材とともに積層され、焼成
される。
This base material 21 is laminated together with a large number of base materials and fired.

第5図Bは、焼成後のセラミック回路基板における基材
21に相当する層の基材21を示す。
FIG. 5B shows the base material 21 of the layer corresponding to the base material 21 in the ceramic circuit board after firing.

焼成後には基板の反りやセラミックシート毎の部分的な
収縮の相違が生じるので、配線パターン22及び導通V
IA25は正規の予定位置から位置ずれする。
After firing, the wiring pattern 22 and the conduction V
The IA 25 is displaced from its normal planned position.

従って、配線パターン22は第5図Bに示すように曲線
になる。
Therefore, the wiring pattern 22 has a curved line as shown in FIG. 5B.

この例で長方形の内側に規則正しく配置された導通VI
Aは、焼成後には不規則な配置になり、また収縮率の相
違による層ずれにより断線する可能性がある。
In this example, the conductive VIs are arranged regularly inside the rectangle.
After firing, A becomes irregularly arranged, and there is a possibility of wire breakage due to layer displacement due to difference in shrinkage rate.

その結果、セラミック回路基板の信頼性及び歩留まりに
多大な悪影響を及ぼす可能性がある。
As a result, the reliability and yield of the ceramic circuit board may be significantly adversely affected.

特に、収縮率の相違による層ずれに基づく断線が生ずる
可能性は、各セラミックシートの導通VIAの表面に現
れる接触可能面積に大きく依存しているが、導通VIA
の接触可能面積は、導通VIAや配線パターンの実装密
度にも大きく影響する。
In particular, the possibility of wire breakage occurring due to layer displacement due to differences in shrinkage rates largely depends on the contactable area appearing on the surface of the conductive VIA of each ceramic sheet.
The contactable area greatly affects the conduction VIA and the mounting density of the wiring pattern.

各種電子機器は一層高密度実装化が要求されているから
、高密度実装可能なセラミック回路基板を高い品質・歩
留まりで且つ低コストで製造する方法が必要である。
Since various electronic devices are required to be packaged at higher density, there is a need for a method of manufacturing ceramic circuit boards that can be mounted at higher density with high quality and yield at low cost.

〔従来の技術〕[Conventional technology]

セラミック回路基板の構造及びその製造方法としては、
従来は例えば第6図に示すように、セラミック回路基板
の各層を構成するためのセラミックシートの基材21の
それぞれに、導通VIAを設けるべき位置に穴23を穿
設して、この穴23に導電性ペースト26を充填し、且
つ基材21の表面には配線パターン22とパッド27を
印刷する。
The structure of the ceramic circuit board and its manufacturing method are as follows:
Conventionally, for example, as shown in FIG. 6, holes 23 are bored in each ceramic sheet base material 21 for forming each layer of a ceramic circuit board at the positions where conductive VIAs are to be provided, and the holes 23 are filled with holes 23. A conductive paste 26 is filled, and a wiring pattern 22 and a pad 27 are printed on the surface of the base material 21.

これらの基材21を多数枚重ね合わせて積層して焼成す
る。
A large number of these base materials 21 are stacked and laminated, and fired.

第7図は焼成後のセラミック回路基板のうち第6図の各
基材21に相当する層S1、層S2、層S3を分解して
示す断面図である。
FIG. 7 is an exploded cross-sectional view showing layers S1, S2, and S3, which correspond to each base material 21 in FIG. 6, of the fired ceramic circuit board.

積層時には、第6図に示すように、相互に隣接する基材
21の互いに導通すべき導通VIA25に相当する穴2
3が一直線上に並ぶように、多数の基材21は位置決め
されるが、焼成により各基材21は、基材21毎に相違
し若しくは部分毎に異なる収縮率で収縮し、また基板の
反りが生ずるから、導通VIA25とこれに導通すべき
導通VIA25のパッド27とが第7図に示すように位
置ずれして、例えばA−B間の接続がオープンになる。
At the time of lamination, as shown in FIG.
A large number of base materials 21 are positioned so that the base materials 3 are lined up in a straight line, but upon firing, each base material 21 shrinks at a different shrinkage rate for each base material 21 or for each part, and the substrate warps. As a result, the conductive VIA 25 and the pad 27 of the conductive VIA 25 that should be connected to it are misaligned as shown in FIG. 7, and the connection between A and B, for example, becomes open.

この従来構造においてこのような断線の可能性を小さく
する設計手段としては、収縮率の違いに基づく層ずれの
iTとの比較でパッド27の面積ないし径りを大きくす
ることが考えられる。
As a design means to reduce the possibility of such disconnection in this conventional structure, it is conceivable to increase the area or diameter of the pad 27 in comparison with the iT of layer displacement due to the difference in shrinkage rate.

然るに、パッド27間を通る配線パターン22とパッド
27との間は、電気的絶縁を維持するために所定の距離
Gをとることが必要である。
However, it is necessary to maintain a predetermined distance G between the wiring pattern 22 passing between the pads 27 and the pads 27 in order to maintain electrical insulation.

従って、上記のようにパッド27の径りを大きくすると
、導通VIA25や配線パターン22の実装密度を低下
させなければならない。
Therefore, if the diameter of the pad 27 is increased as described above, the packaging density of the conductive VIA 25 and the wiring pattern 22 must be reduced.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この従来方式では高密度実装を維持しようとするとセラ
ミックシートの収縮率の相違等に基づいて接続不良が生
じ、セラミック回路基板の品質・歩留まりが劣るという
問題点があった。
In this conventional method, when trying to maintain high-density packaging, connection failures occur due to differences in shrinkage rates of ceramic sheets, etc., and the quality and yield of the ceramic circuit board is poor.

本発明は、このような点に迄みて創作されたもので、高
密度実装を維持しながら接続の信頼性を向上し得るセラ
ミック回路基板の製造方法を捉供することを目的として
いる。
The present invention was created with these points in mind, and an object of the present invention is to provide a method for manufacturing a ceramic circuit board that can improve connection reliability while maintaining high-density packaging.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のセラミック回路基板の製造方法において、未焼
成のセラミックシートを製造するための第1の工程では
、未焼成のセラミックシートの基材の表面には、配線パ
ターンが設けられる。
In the method for manufacturing a ceramic circuit board of the present invention, in the first step for manufacturing an unfired ceramic sheet, a wiring pattern is provided on the surface of the base material of the unfired ceramic sheet.

第2の工程では、配線パターンを設けた基材の表面であ
って、パッドを設けるべき部分以外の部分には、絶縁コ
ーティングを施す。
In the second step, an insulating coating is applied to the surface of the base material provided with the wiring pattern, except for the part where the pad is to be provided.

そこで、上記配線パターンは、絶縁コーティングにより
被覆される。
Therefore, the wiring pattern is covered with an insulating coating.

第3の工程では、絶縁コーティングを施さない基材の表
面の部分及びその周囲の絶縁コーティング上に、大径部
を含むパッドを形成する。
In the third step, a pad including a large diameter portion is formed on a portion of the surface of the base material that is not coated with an insulating coating and the surrounding insulating coating.

なお、本発明の製造方法において当該セラミックシート
の表面に形成すべきパッドの全体を、この第3の工程で
形成してもよい。また、第3の工程では、パッドの大径
部のみまたは大径部を主体とするパッドの一部のみを形
成してもよく、この場合には、パッドの他の部分は、第
3の工程以前の時期例えば第1の工程において配線パタ
ーンと同時に形成しておく。
Note that in the manufacturing method of the present invention, the entire pad to be formed on the surface of the ceramic sheet may be formed in this third step. Further, in the third step, only the large diameter portion of the pad or only a part of the pad mainly consisting of the large diameter portion may be formed. In this case, the other portion of the pad may be formed in the third step. The wiring pattern is formed at the same time as the wiring pattern at a previous stage, for example, in the first step.

このようにしてそれぞれ製造された未焼成のセラミック
シートは、多数枚重ね合わせて積層し、これを焼成して
セラミック回路基板を製造する。
A large number of unfired ceramic sheets produced in this manner are stacked one on top of the other, and are fired to produce a ceramic circuit board.

〔作用〕[Effect]

本発明の製造方法によれば1.未焼成のセラミックシー
トは、基材の表面の部分及びその周囲の絶縁コーティン
グ上に大径部を含むパッドが形成され、且つこのパッド
と配線パターンとは絶キ(コーティングにより絶縁され
ている。
According to the manufacturing method of the present invention: 1. In the unfired ceramic sheet, a pad including a large diameter portion is formed on the surface of the base material and an insulating coating around the pad, and the pad and the wiring pattern are completely insulated from each other by the coating.

従って、この未焼成のセラミックシートを他の同様のセ
ラミックシートと重ね合わせて積層し、これを焼成して
セラミック回路基板を製造した場合に、焼成による収縮
率の相違に基づいて層間の位置ずれが生じた時でも、当
該パッドはその大径部において隣合うセラミックシート
の導通V[A等導通部分と重合するから、当該パッドと
当該導通VIA等との間の接触導通が維持される。
Therefore, when this unfired ceramic sheet is laminated with other similar ceramic sheets and fired to manufacture a ceramic circuit board, misalignment between the layers may occur due to the difference in shrinkage rate due to firing. Even when this occurs, the pad overlaps the conductive portion of the adjacent ceramic sheet, such as V[A, etc., in its large diameter portion, so that the contact conduction between the pad and the conductor VIA, etc. is maintained.

従って、接続の信頼性が向上し、ひいてはセラミック回
路基板の品質・歩留まりが向上する。
Therefore, the reliability of the connection is improved, and the quality and yield of the ceramic circuit board are improved.

また、上記のように製造されたセラミックシートは、パ
ッドと配線パターンとが絶縁コーティングにより絶縁し
であるから、このようにバ、ドに大径部を構成しながら
パッドと配線パターンとの距]を短く押さえることがで
きる。
In addition, in the ceramic sheet manufactured as described above, the pad and the wiring pattern are insulated by an insulating coating, so the distance between the pad and the wiring pattern is increased while the large diameter part is formed in the pad. can be held briefly.

従って、セラミックシートないしセラミック回路基板に
おける高密度実装が可能である。
Therefore, high-density mounting on a ceramic sheet or ceramic circuit board is possible.

本発明によれば、このような構成のセラミック回路基板
を製造するには、セラミックシートに対するパッド及び
配線パターンの印刷等の工程と、絶縁コーティングの塗
布等の工程とを行えばよいから、製造方法が容易であり
、且つ製造コストの増大をもたらすことがない。
According to the present invention, in order to manufacture a ceramic circuit board having such a configuration, it is sufficient to perform steps such as printing pads and wiring patterns on the ceramic sheet and applying an insulating coating. is easy and does not increase manufacturing costs.

〔実施例〕〔Example〕

第1図及び第2図は本発明の実施例であって、第1図は
実施例のセラミック回路基板の製造方法においてセラミ
ックシートを製造する方法の各工程を示す断面図である
1 and 2 show an embodiment of the present invention, and FIG. 1 is a sectional view showing each step of the method for producing a ceramic sheet in the method for producing a ceramic circuit board according to the embodiment.

セラミックシートの基材1には、導通VIA25を設け
る位置に穴23を穿設し、該穴23に導電性ペースト2
6を充填する(第1図A)。
A hole 23 is bored in the base material 1 of the ceramic sheet at the position where the conductive VIA 25 is provided, and a conductive paste 2 is inserted into the hole 23.
6 (Figure 1A).

該基材1の表面には、配線パターン2を印刷する(第1
図B)。
A wiring pattern 2 is printed on the surface of the base material 1 (first
Figure B).

基材1の表面には、導通VIA25のパッド3を設ける
べき位置に表面に向けて広がる断面形状の穴28を残す
ようにマスクをして、配線パターン2を被覆するように
、ガラスを主成分とするペーストを塗布・印刷して、絶
縁コーティング4とする(第1図C)。
The surface of the base material 1 is masked so as to leave a hole 28 with a cross-sectional shape that widens toward the surface at the position where the pad 3 of the conductive VIA 25 is to be provided, and a glass-based material is coated so as to cover the wiring pattern 2. A paste is applied and printed to form an insulating coating 4 (FIG. 1C).

絶縁コーティング4の厚さは、配線パターン2の絶縁を
保証するミニマムギャップに相当する寸法とする。
The thickness of the insulating coating 4 is set to a size corresponding to a minimum gap that guarantees insulation of the wiring pattern 2.

この穴28には、導電性ペースト26を充填する(第1
図D)。
This hole 28 is filled with conductive paste 26 (first
Figure D).

このようにして製造されたセラミックシートを多数枚重
ね合わせて積層し、これを焼成すると、セラミック回路
基板が製造される。
A ceramic circuit board is manufactured by stacking a large number of ceramic sheets manufactured in this way and firing them.

第2図はこのようにして製造されたセラミック回路基板
の一部で層S1、層S2を分解して示す断面図である。
FIG. 2 is an exploded cross-sectional view of a part of the ceramic circuit board manufactured in this manner, showing layers S1 and S2.

各層S1、S2においてパッド3は大径部3Aと小径部
3Bとからなる概ねテーバ状でる。
In each layer S1, S2, the pad 3 has a generally tapered shape consisting of a large diameter portion 3A and a small diameter portion 3B.

従って、導通VIA25に近いパッド3の部分は小径部
3Bとなっているから、絶縁コーティング4の絶縁作用
と合わせて、配線パターン2との絶縁に必要な絶縁ギャ
ップをとることができ、またパッド3の表面近傍は大径
部3Aとなっているから、パッド3の接続のための見掛
は上の径DOは大きい。
Therefore, since the portion of the pad 3 close to the conductive VIA 25 is a small diameter portion 3B, together with the insulation effect of the insulating coating 4, it is possible to provide an insulation gap necessary for insulation from the wiring pattern 2, and the pad 3 Since the vicinity of the surface is a large diameter portion 3A, the apparent upper diameter DO for connection of the pad 3 is large.

しかも大径部3Aにおいても配線パターン2とは絶縁コ
ーティング4により所定の絶縁ギャップが維持されてい
る。
Moreover, a predetermined insulation gap is maintained between the wiring pattern 2 and the large diameter portion 3A by the insulation coating 4.

そこで、焼成による層ずれで層SLと層S2とが小径部
3Bの半径D/2よりも大きい距離Tだけ相対的に位置
ずれした場合でも、層S1の導通VIA25と層S2の
パッド3の大径部3Aは接続する。
Therefore, even if layer SL and layer S2 are relatively displaced by a distance T larger than the radius D/2 of small diameter portion 3B due to layer displacement due to firing, the conduction VIA 25 of layer S1 and the size of the pad 3 of layer S2 The diameter portion 3A is connected.

従って、電気的及び機械的接続の確実化を図って信頼性
の向上が可能である。
Therefore, reliability can be improved by ensuring electrical and mechanical connections.

第1図の実施例を変形して、パッド3の小径部3Bを配
線パターン2と同時に印刷し、絶縁コーティング4の塗
布後においてはパッド3の大径部3Aのみを印刷するよ
うにしてもよい。
The embodiment shown in FIG. 1 may be modified so that the small diameter portion 3B of the pad 3 is printed at the same time as the wiring pattern 2, and only the large diameter portion 3A of the pad 3 is printed after the insulation coating 4 is applied. .

〔発明の効果〕〔Effect of the invention〕

以上述べてきたように、本発明によれば、簡易な構成で
、実装密度を低下することなくm通VIA上のパッドの
見掛は上の面積を大きくして導通VIAの接続の信頼性
を向上し、ひいてはセラミック回路基板の品質・歩留ま
りを向上することができ、実用的には極めて有用である
As described above, according to the present invention, the apparent area of the pad on the m-conducting VIA can be increased with a simple configuration without reducing the packaging density, thereby increasing the reliability of the connection of the conductive VIA. This makes it possible to improve the quality and yield of ceramic circuit boards, which is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の各工程を示す断面図、 第2図は本発明の実施例により製造したセラミック回路
基板の各層を分解して示す断面図、第3図は樹脂回路基
板の断面図、 第4図はセラミック回路基板の断面図、第5図は焼成に
よるセラミックシートの収縮状態を示す説明図、 第6図は従来方法による焼成前のセラミソクシートの断
面図、 第7図は従来方法による焼成後の各層の断面図である。 第1図及び第2図において、 1はセラミックシートの基材、 2は配線パターン、 3はパッド、 3Aはパッドの大径部、 3Bはパッドの小径部、 4は絶縁コーティング、 25は導通VIAである。
Fig. 1 is a cross-sectional view showing each step of an embodiment of the present invention, Fig. 2 is an exploded cross-sectional view showing each layer of a ceramic circuit board manufactured according to an embodiment of the present invention, and Fig. 3 is a cross-sectional view of a resin circuit board. 4 is a sectional view of a ceramic circuit board, FIG. 5 is an explanatory diagram showing the shrinkage state of a ceramic sheet due to firing, FIG. 6 is a sectional view of a ceramic sheet before firing by a conventional method, and FIG. 7 is a sectional view of a ceramic circuit board. is a cross-sectional view of each layer after firing by a conventional method. 1 and 2, 1 is a ceramic sheet base material, 2 is a wiring pattern, 3 is a pad, 3A is a large diameter part of the pad, 3B is a small diameter part of the pad, 4 is an insulating coating, 25 is a conductive VIA It is.

Claims (1)

【特許請求の範囲】  未焼成のセラミックシートを多数枚重ね合わせて積層
し、これを焼成してセラミック回路基板を製造する方法
において、 セラミックシートの基材(1)の表面に配線パターン(
2)を設ける工程と、 該基材(1)の表面であってパッド(3)を設けるべき
部分以外の部分に絶縁コーティング(4)を施して、該
絶縁コーティング(4)により該配線パターン(2)を
被覆する工程と、 該絶縁コーティング(4)を施さない該基材(1)の表
面の部分及びその周囲の該絶縁コーティング(4)上に
大径部(3A)を含むパッド(3)を形成する工程とか
らなる製造方法により上記未焼成のセラミックシートを
製造することを特徴とするセラミック回路基板の製造方
法。
[Claims] In a method for manufacturing a ceramic circuit board by laminating and laminating a large number of unfired ceramic sheets and firing the same, a wiring pattern (
2), applying an insulating coating (4) to the surface of the base material (1) other than the part where the pad (3) is to be provided, and using the insulating coating (4) to form the wiring pattern ( 2), and a pad (3 ) A method for manufacturing a ceramic circuit board, characterized in that the unfired ceramic sheet is manufactured by a manufacturing method comprising a step of forming a ceramic circuit board.
JP24883186A 1986-10-20 1986-10-20 Manufacture of ceramic circuit board Pending JPS63102398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24883186A JPS63102398A (en) 1986-10-20 1986-10-20 Manufacture of ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24883186A JPS63102398A (en) 1986-10-20 1986-10-20 Manufacture of ceramic circuit board

Publications (1)

Publication Number Publication Date
JPS63102398A true JPS63102398A (en) 1988-05-07

Family

ID=17184071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24883186A Pending JPS63102398A (en) 1986-10-20 1986-10-20 Manufacture of ceramic circuit board

Country Status (1)

Country Link
JP (1) JPS63102398A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267995A (en) * 1989-04-07 1990-11-01 Ngk Insulators Ltd Multilayer circuit substrate and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267995A (en) * 1989-04-07 1990-11-01 Ngk Insulators Ltd Multilayer circuit substrate and manufacture thereof

Similar Documents

Publication Publication Date Title
JP3014310B2 (en) Structure and manufacturing method of laminated wiring board
US4237606A (en) Method of manufacturing multilayer ceramic board
WO1986003337A1 (en) Process for fabricating dimensionally stable interconnect boards and product produced thereby
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
JP2712295B2 (en) Hybrid integrated circuit
JPS63102398A (en) Manufacture of ceramic circuit board
JPH07106771A (en) Wiring structure of multilayered printed board
JPS60117796A (en) Multilayer circuit board and method of producing same
JPH0274099A (en) Electronic component built-in multilayer resin board
JPH10135640A (en) Structure of printed wiring board and its manufacture
JPH01257397A (en) Metal printed board
JP2569716B2 (en) Method of manufacturing multilayer thick film IC substrate
JPS6149491A (en) Ceramic multilayer circuit board
JPH11298142A (en) Mounting structure for multilayered ceramic substrate and mounting thereof
JPS5992599A (en) Method of producing thick film hybrid integrated circuit
JPS6020598A (en) High frequency multilayer conductor board
JPH03288494A (en) Via formation in multilayer ceramic substrate
JPS62200798A (en) Multilayer board
JPH04357898A (en) Ceramic substrate
JPS61147597A (en) Ceramic circuit board and manufacture thereof
JPH03157990A (en) Manufacture of wiring board
JPS59225590A (en) High density multilayer circuit board
JPS58114497A (en) Ceramic multilayer circuit board and method of producing same
JPH07221458A (en) Multilayer printed wiring board
JPS59193093A (en) Wet type multilayer ceramic board