JPH0982043A - ディジタル信号の処理装置および処理方法 - Google Patents

ディジタル信号の処理装置および処理方法

Info

Publication number
JPH0982043A
JPH0982043A JP25712595A JP25712595A JPH0982043A JP H0982043 A JPH0982043 A JP H0982043A JP 25712595 A JP25712595 A JP 25712595A JP 25712595 A JP25712595 A JP 25712595A JP H0982043 A JPH0982043 A JP H0982043A
Authority
JP
Japan
Prior art keywords
pulse
sync
mode
clock
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25712595A
Other languages
English (en)
Inventor
Ichiro Okamoto
一郎 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25712595A priority Critical patent/JPH0982043A/ja
Publication of JPH0982043A publication Critical patent/JPH0982043A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 ディジタル信号の処理装置において、変速再
生時においても正しいシンクパルスの生成を可能とす
る。 【解決手段】 通常再生時には前後に数クロックの幅を
有する検出ウィンドウを用いたビットスリップ対策をO
Nしてシンクパルスを検出する。高速再生などの変速再
生時には、ビットスリップ対策をOFFとしてC/Nが
悪いために起きる疑似シンクの影響を排除する。図2D
のSモードでシンクを検出しVに移る。Vで所定クロッ
ク位置にシンクが来るとHに移る。Hで所定クロック位
置にシンクが来ればHを維持し、来なければCに移る。
対策がOFFされているので疑似シンクiは検出されな
い。またシンク抜けjではHからCに移りその際シンク
パルスnを生成する。図12Eに示すV,Hのエリアと
図12Cのパルスの論理和によるシンクパルスは信頼性
が高い。また、Hに移る前のCとV,Hのエリアと図1
2Cのパルスの論理和をとれば検出されなかったシンク
パルスを補間できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えばディジタ
ルビデオテープレコーダにおける、再生モードによって
ビットスリップ対策を切り替え、再生信号の途切れによ
る同期信号のずれを防ぐようなディジタル信号の処理装
置および処理方法に関する。
【0002】
【従来の技術】近年、ディジタル化されたビデオ信号を
記録/再生するようなディジタルビデオテープレコーダ
が出現している。このようなディジタルビデオテープレ
コーダでは、記録時にはディジタル化されたビデオ信号
に誤り訂正符号が付された信号が磁気テープに記録され
る。この磁気テープに対する記録は、従来のアナログ方
式と同様、ヘリカルスキャンで、回転ヘッドによる傾斜
アジマス記録という方式が用いられる。この傾斜アジマ
ス記録方式とは、ギャップの延長方向が互いに異なる2
つのヘッドによってテープ上に信号を記録していく方法
である。
【0003】再生時には、このテープ上に形成された斜
めのトラックを記録時と同じように回転ヘッドでスキャ
ンすることによって再生RF信号を得ている。この再生
RF信号は、アンプ、イコライザなどを介してディジタ
ルのデータ列である再生データとなりSYNC検出回路
に供給される。また、この再生データは、再生信号と同
期したクロックを生成するPLLにも供給される。
【0004】再生データが供給されたSYNC検出回路
では、フォーマットに定められた所定のビットパターン
より成るシンクパターンを検出し、pbSYNCパルス
と称されるシンクパルスを発生させる。また、再生デー
タには、ノイズやドロップアウトなどによるエラーが含
まれるため、本来シンクパターンが無いところにpbS
YNCパルスが立ってしまうことがある。これを疑似シ
ンクと称する。上述のフォーマットでは、シンクパター
ンがPLLによって生成された再生クロックの例えば7
50クロックおきに来ることになっている。そのため、
例えば検出されたシンクパターンから次に来るべきシン
クパターンの位置を予測しFWSYNCパルスと称され
るシンクパルスを生成するようなフライホイールカウン
タなどを用いることによって、疑似シンクを排除するこ
とができる。
【0005】このフライホイールカウンタをコントロー
ルするために、シンクパターン、すなわちpbSYNC
パルスの検出の状態遷移を司るステートマシンを定義す
る。このステートマシンは、次に示す4つのモードから
成る。 Search (S)モード:pbSYNCパルスが検
出されていない、pbSYNCパルスの検出待ち状態 Verify (V)モード:pbSYNCパルスが1
つだけ検出された、不確定状態 Hold (H)モード:pbSYNCパルスとF
WSYNCパルスとのタイミングが一致した、安定状態 Caution(C)モード:1つのpbSYNCパル
スが抜けた、警告状態
【0006】また、これらのモードの遷移条件として次
の2つを定義する。 MATCH :pbSYNCパルスとFWSYNC
パルスとが一致 MISMATCH:pbSYNCパルスとFWSYNC
パルスとが不一致
【0007】図3は、このステートマシンの状態遷移を
示す。最初のpbSYNCパルスが検出されるまでは、
Searchモードである。このSearchモードに
おいてpbSYNCパルスが検出されると、モードがV
erifyモードに遷移し(T100)、このシンクを
受け付けてフライホイールカウンタをリセットする。そ
して、このリセット時からフライホイールカウンタにお
いてカウントが開始され、750カウント目にFWSY
NCパルスが発生される。
【0008】Verifyモードでは、若し、pbSY
NCパルスを検出してから750クロック後に再びpb
SYNCパルスが検出されFWSYNCパルスと一致し
たとされると(MATCH)、正しくシンクパターンが
検出されていると判断し、このシンクを受け付けてフラ
イホイールカウンタをリセットする。そして、モードが
Holdモードに遷移する(T101)。
【0009】一方、若し、Verifyモードにおいて
750クロック後に再びpbSYNCパルスが検出され
ないと、FWSYNCパルスと不一致であるとされ(M
ISMATCH)、正しくシンクパターンが検出されて
いないものと判断し、Searchモードに戻る(T1
02)。Holdモードにおいては、Verifyモー
ドと同様、750クロック後にpbSYNCパルスが検
出されるとMATCH状態であり正しくシンクパターン
が検出されたと判断され、Holdモードを維持する
(T103)。
【0010】若し、Holdモードにおいて750クロ
ック後にpbSYNCパルスが検出されなければMIS
MATCH状態であり正しくシンクパターンが検出され
ていないと判断される。このときには、フライホイール
カウンタから発生されるFWSYNCパルスによってp
bSYNCパルスを補間する。そして、Caution
モードに遷移する(T104)。
【0011】Cautionモードにおいては、Ver
ifyモードおよびHoldモードと同様、750クロ
ック後にpbSYNCパルスが検出されるとMATCH
状態であり正しくシンクパターンが検出されたと判断さ
れる。そして、Holdモードに遷移する(T10
5)。一方、Cautionモードにおいて750クロ
ック後にpbSYNCパルスが検出されなければMIS
MATCH状態とされ、Searchモードに戻る(T
106)。
【0012】後の再生データの処理は、PLLによって
生成された再生クロックに基づいて行われる。PLL
は、再生時にドロップアウトなどのが起こると基準とな
る信号を失い、再生クロックがずれる。これはビットス
リップ現象と呼ばれ、これにより例えば750クロック
に対して例えば±1〜2クロックといった再生クロック
のずれが生じる。このようなビットスリップ現象が起こ
ると、上述したステートマシンの誤動作を引き起こし、
期待通りの動作を望めなくなる。
【0013】そのため、従来のディジタルビデオテープ
レコーダにおいては、このビットスリップに対する対策
が講じられていた。このビットスリップ対策の一例とし
ては、上述したステートマシンにおいてpbSYNCパ
ルス間の間隔を、本来の750クロックに対して幅を持
たせ、例えば750±3クロックの範囲にpbSYNC
パルスが検出されればMATCH状態であるとする方法
がある。
【0014】このようにビットスリップ対策を行った場
合、再生モードが通常速度による再生であって、テープ
上のトラックをヘッドが完全にトレースし十分なレベル
の再生RF信号のエンベロープが得られているときには
SYNC信号の誤検出もなく良好な結果が得られる。
【0015】
【発明が解決しようとする課題】ところで、ディジタル
ビデオテープレコーダにおいても、従来のアナログ方式
によるビデオテープレコーダと同様、通常速度の再生と
共に、例えば高速再生、高速巻き戻し再生、およびスロ
ー再生といったような変速速度での再生ができることが
要求される。
【0016】例えば高速再生の場合、テープ速度が記録
時よりも速くなるが回転ヘッドの回転速度は変化しな
い。そのため、ヘッドの軌跡とトラックの成す角度が変
化し、ヘッドの1回転で複数本のトラックを部分的にス
キャンすることになる。その結果、例えば図4Aに模式
的に示すような再生RF信号のエンベロープが得られ
る。すなわち、エンベロープの山の部分は、ヘッドに対
して順方向の角度のアジマス角を持つトラックがスキャ
ンされた部分である。そてに対して、エンベロープの谷
の部分は、ヘッドに対して逆方向の角度のアジマス角を
持つトラックがスキャンされた部分である。
【0017】図4Bは、図4Aの一部を拡大した様子を
示す。また、図4Cは、図4Bに対応して検出されるp
bSYNCパルス(シンクパターン)の例を示す。この
図4Cに示されるように、再生RF信号のエンベロープ
が谷になっている区間ではC/Nが悪く、シンクパター
ンの抽出が不正確になり、疑似シンクの発生を引き起こ
す。
【0018】例えば、連続して発生した2つの疑似シン
クが1シンクの間隔に対応する750クロック近傍(例
えば両者の間隔が752クロック)であり、これが上述
のビットスリップ対策の許容範囲内にあるという状況が
考えられる。このような場合、上述したようなビットス
リップ対策においては、この疑似シンクが本来のpbS
YNCパルスであると認識されてしまう。
【0019】例えば、図5に示すように、Search
モードで疑似シンクaを検出し、Verifyモードに
遷移する。そして、750クロック近傍で再び疑似シン
クbを検出してしまった場合、上述のステートマシンの
設定に従いモードはVerifyモードからHoldモ
ードに遷移する。ところが、Searchモードおよび
Verifyモードに遷移するきっかけとなったパルス
は、疑似シンクであり本来のpbSYNCパルスの検出
位置と異なる位置に現れるため、このHoldモードに
おいては、750クロック目に次のパルスが現れない。
したがって、モードはCautionモードに遷移す
る。そして、このCautionモードにおいても75
0クロック目にpbSYNCパルスが現れないため、モ
ードはSearchモードに戻り、pbSYNCパルス
の検出を待ち、次に検出されるpbSYNCパルスeで
正常な動作が可能となり、FWSYNCパルスe”が生
成される。
【0020】この場合、図5Aに示すように、疑似シン
クa,bの後に正常なpbSYNCパルスc,d,eが
発生していても、疑似シンクa,bによって生成された
750クロック間隔の位置からずれているため、モード
がSearchモードに遷移する間のpbSYNCパル
スc,dが無視され、図5Bに示される、本来生成され
るべきFWSYNCパルスc’,d’が抜けてしまう。
その結果、図5Cに示される期待するFWSYNCパル
スに比べ、FWSYNCパルスの生成が2パルス分遅れ
てしまう。
【0021】また例えば、図6Aに示すように、正しい
pbSYNCパルスf,gの後に750クロック近傍の
間隔で疑似シンクhが発生した場合、本来は図6Cのよ
うに正しいpbSYNCパルスf,gのときのみFWS
YNCパルスf’,g’が発生し、疑似シンクhのとこ
ろではFWSYNCパルスが発生せずにCaution
モードに遷移することが期待される。ところが、実際に
は、疑似シンクhのタイミングでもFWSYNCパルス
h’が発生してしまい、図6DのようにHoldモード
が維持され、図6Bに示されるように、1つ分余計にF
WSYNCパルスが作成されてしまう。その結果、Ca
utionモードに遷移するタイミングに遅れが生じ
る。
【0022】このように、シンク間クロック数に幅を持
たせた従来のビットスリップ対策では、変速再生時のよ
うな再生データのC/Nが悪いときに発生する疑似シン
クを正しいpbSYNCパルスと認識してしまうことが
あった。そのため、本来データでない部分をデータであ
ると認識してしまう、また、その直後のpbSYNCパ
ルスを検出し損なってデータを失ってしまうなどの問題
点があった。
【0023】したがって、この発明の目的は、変速再生
時においても正しいシンクパルスの生成が可能なディジ
タル信号の処理装置および処理方法を提供することにあ
る。
【0024】
【課題を解決するための手段】この発明は、上述した課
題を解決するために、再生ディジタル信号に同期してク
ロックを生成するクロック生成手段と、シンクパルス検
出の際に誤検出を防止する誤検出防止手段と、前後数ブ
ロックの幅のウィンドウの中のシンクパルスを有効とす
ることによってクロック生成手段からのクロック変動に
因るビットスリップを防止するビットスリップ対策手段
とを有し、記録時と記録媒体および再生手段の相対速度
が同じである通常再生にはビットスリップ対策手段を有
効とし、記録時と記録媒体および再生手段の相対速度が
異なる変速再生時にはビットスリップ対策手段を無効と
することを特徴とするディジタル信号の処理装置であ
る。
【0025】また、この発明は、上述した課題を解決す
るために、再生ディジタル信号に同期してクロックを生
成するクロック生成のステップと、シンクパルス検出の
際に誤検出を防止する誤検出防止のステップと、前後数
ブロックの幅のウィンドウの中のシンクパルスを有効と
することによってクロック生成のステップからのクロッ
ク変動に因るビットスリップを防止するビットスリップ
対策のステップとを有し、記録時と記録媒体および再生
手段の相対速度が同じである通常再生にはビットスリッ
プ対策のステップを有効とし、記録時と記録媒体および
再生手段の相対速度が異なる変速再生時にはビットスリ
ップ対策のステップを無効とすることを特徴とするディ
ジタル信号の処理方法である。
【0026】上述したように、この発明は、再生ディジ
タル信号に同期してクロックを生成するクロック生成手
段と、シンクパルス検出の際に誤検出を防止する誤検出
防止手段と、前後数ブロックの幅のウィンドウの中のシ
ンクパルスを有効とすることによってクロック生成手段
からのクロック変動に因るビットスリップを防止するビ
ットスリップ対策手段とを有し、通常再生時にはビット
スリップ対策手段を有効とし、スロー再生時ではビット
スリップ対策手段を無効として誤検出防止手段によって
シンクパルスの生成を行っているため、シンクパルスの
検出誤りが抑えられる。
【0027】
【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。図1は、この発明に
よるディジタル信号の処理装置の構成の一例を示す。こ
の実施の一形態は、この発明によるディジタル信号の処
理装置がディジタルビデオテープレコーダに適用された
例である。テープから回転ヘッドによって取り出された
再生RF信号は、アンプ、PR4(Partial Response Cl
ass 4)などのイコライザなどを介してディジタルのデー
タ列である再生ディジタル信号とされる。この再生ディ
ジタル信号は、再生データとしてデータ遅延回路1に供
給されると共に、SYNC検出回路2にも供給される。
また、図示しないが、再生ディジタル信号は、再生信号
と同期したクロックを生成するPLLにも供給される。
【0028】SYNC検出回路2において、供給された
再生データからシンクパターンが検出される。シンクパ
ターンは、記録/再生データの所定長(例えば90バイ
ト)のシンクブロック毎に挿入されたものである。この
シンクパターンの検出は、再生データから特定のビット
パターンを検出することで行われる。再生データからシ
ンクパターンが検出されると、pbSYNCパルスとさ
れSYNC検出回路2から出力される。このpbSYN
Cパルスは、シンク遅延回路3およびフライホイールカ
ウンタ5をコントロールするフライホイールコントロー
ラ4に供給される。
【0029】フライホイールコントローラ4は、フライ
ホイールカウンタ5,補間シンク生成回路6,シンクウ
ィンドウ生成回路7,およびモード遷移回路8によって
構成される。この実施の一形態におけるディジタル信号
の処理装置も、上述の従来技術で説明した、図3に示さ
れるステートマシンの状態遷移に従って動作する。この
ステートマシンの各モードの遷移は、モード遷移回路8
によって制御される。
【0030】フライホイールカウンタ5は、PLLで生
成されたクロックに基づきカウントを行う。このフライ
ホイールカウンタ5でカウントされたカウント値は、F
WSYNCパルスを生成する補間シンク生成回路6およ
びpbSYNCパルス検出のための検出ウィンドウを生
成するシンクウィンドウ生成回路7に供給される。ま
た、このフライホイールカウンタ5において、補間シン
ク生成回路6においてFWSYNCパルスが生成される
毎にカウント値がリセットされる。
【0031】シンクウィンドウ生成回路7は、外部から
の制御でビットスリップ対策のON/OFFを切り換え
ることができる。このシンクウィンドウ生成回路7にお
いてpbSYNCパルスを検出するための検出ウィンド
ウが生成される。ビットスリップ対策がONとされた場
合には、750クロック位置に対して±3クロックのウ
ィンドウが生成され、このウィンドウ内に発生したpb
SYNCパルスが検出される。また、ビットスリップ対
策がOFFとされた場合には、750クロック位置に対
して±0のウィンドウが生成される。すなわち、ビット
スリップ対策がOFFとされた場合には、750クロッ
ク位置丁度に発生したpbSYNCパルスしか検出され
ない。
【0032】上述のモード遷移回路8によって制御され
るステートマシンは、初期状態でSearchモードと
されている。このSearchモード時に、pbSYN
Cパルスが検出されると、フライホイールカウンタ5が
リセットされ、モード遷移回路8の制御によってモード
がVerifyモードに遷移する(図3におけるT10
0)。
【0033】このVerifyモードにおいては、シン
クウィンドウ生成回路7で生成された検出ウィンドウよ
りも前の位置で発生したpbSYNCパルスは無視さ
れ、検出ウィンドウ内で発生したpbSYNCパルスが
検出される。pbSYNCパルスが検出されると、モー
ド遷移回路8の制御によってモードがHoldモードと
される(T101)。一方、このVerifyモードに
おいて、検出ウィンドウが閉じるまでにpbSYNCパ
ルスが検出されない場合、モードは再びSearchモ
ードに遷移する(T102)。
【0034】Holdモードでは、Verifyモード
と同じような動作を行う。すなわち、検出ウィンドウ内
にpbSYNCパルスが検出されればHoldモードが
維持される。一方、検出ウィンドウが閉じるまでにpb
SYNCパルスが検出されない場合、モードはCaut
ionモードに遷移する(T104)。
【0035】このとき、補間シンク生成回路6におい
て、検出ウィンドウが閉じられた後のタイミングで補間
シンクが生成されFWSYNCパルスとして出力され
る。そして、フライホイールカウンタ5がこの例では7
50のサイクルを保つような値がロードされる。例え
ば、フライホイールカウンタ5のカウント値が754の
ときに補間シンクが生成された場合、次のクロックで5
がロードされる。
【0036】この補間シンク生成回路6で生成されたF
WSYNCパルスは、シンクセレクタ9の入力端9bに
供給される。このシンクセレクタ9は、フライホイール
コントローラ4の制御によって入力端9aまたは9bを
選択できるようにされており、補間シンク生成回路6に
おいて補間シンクが生成されたときには、入力端9bが
選択される。そして、生成された補間シンクがFWSY
NCパルスとしてIDCHECK回路10に供給され
る。
【0037】また、それ以外の場合には、入力端9aが
選択されるようにシンクセレクタ9が制御される。この
場合、入力端9aに供給されるシンク遅延回路3の出力
がシンクセレクタ9を介してID CHECK回路10
に供給される。
【0038】Cautionモードにおいて検出ウィン
ドウ内にpbSYNCパルスが検出されると、モードは
再びHoldモードに遷移する(T105)。一方、検
出ウィンドウが閉じるまでpbSYNCパルスが検出さ
れないと、モードはSearchモードに遷移し(T1
06)、pbSYNCパルスの発生待ちとなる。
【0039】このようなステートマシンによる状態遷移
において、上述したように、シンクウィンドウ生成回路
7における検出ウィンドウの幅は、外部からのビットス
リップ対策のON/OFFを切り換える制御によって変
えることができる。この外部からの制御は、例えばこの
ディジタル信号の処理装置が適用されているディジタル
ビデオテープレコーダを制御するCPUから送られる。
【0040】そして、テープ速度が記録時のテープ速度
と同じ速度である通常速度による場合にはビットスリッ
プ対策がONとされ、例えば750クロック位置に対し
て±3クロックの幅を有する検出ウィンドウが生成され
る。一方、テープ速度が記録時のテープ速度と異なる変
速再生、例えば高速再生の場合、ビットスリップ対策が
OFFとされ、750クロック位置に対して±0の幅を
有する検出ウィンドウが生成される。
【0041】疑似シンクが丁度750クロックのタイミ
ングで発生する可能性は小さいため、このように、変速
再生時にビットスリップ対策をOFFとすることによっ
て、疑似シンクによる誤ったFWSYNCパルスの発生
を抑えることができる。
【0042】なお、データ遅延回路1およびシンク遅延
回路3では、上述の補間シンク生成回路で生成された補
間シンク(FWSYNCパルス)とタイミングが合うよ
うに、回路1および3にそれぞれ供給されたデータおよ
びpbSYNCパルスが遅延させられる。そして、デー
タ遅延回路1の出力がID CHECK回路10に供給
され、また上述したように、シンク遅延回路3の出力が
シンクセレクタ9の入力端9aに供給され、フライホイ
ールコントローラ4の制御により入力端9aが選択され
ている場合にはID CHECK回路10に供給され
る。
【0043】このID CHECK回路10において
は、シンクセレクタ9を介して供給されたpbSYNC
パルスまたはFWSYNCパルスに基づき、データ遅延
回路1から供給された再生データのIDがチェックされ
る。そして、IDがチェックされた再生データが出力さ
れ、また、pbSYNCパルスまたはFWSYNCパル
スは、他の回路の基準信号として使用されるため出力さ
れる。
【0044】図2は、この実施の一形態における動作の
一例を示す。この例においては、テープの再生は高速再
生とされ、ビットスリップ対策がOFFとされている。
したがって、シンクウィンドウ生成回路7で生成される
検出ウィンドウの幅は、±0とされている。
【0045】図2Aは、ヘッドがテープ上のトラックを
スキャンすることで得られた再生RF信号である。図2
Bが再生RF信号から抽出されたpbSYNCパルスを
示し、この例では、パルスiが疑似シンクであり、パル
スjがpbSYNCパルスが抜けた状態を表す。このパ
ルスjは、実際には発生していないものである。図2C
は、FWSYNCパルスを示し、図2Dは、ステートマ
シンにおけるモードを示す。
【0046】Sで示される最初のSearchモードに
おいてpbSYNCパルスkが検出されると、フライホ
イールカウンタ5がリセットされFWSYNCパルス
k’から新たにFWSYNCパルスが生成される。それ
と共に、モードがVerifyモードに遷移する(図3
におけるT100)。このVerifyモードにおいて
750クロック目丁度にpbSYNCパルスlが検出さ
れ、モードがHoldモードに遷移する(T101)。
このHoldモードにおいて疑似シンクiが発生して
も、上述したように、検出ウィンドウの幅が±0されて
いるため、この疑似シンクは検出されない。そのため、
次のpbSYNCパルスmを検出してHoldモードが
維持される(T103)。
【0047】パルスjでpbSYNCパルスの抜けが生
じているため、モードがHoldモードからCauti
onモードに遷移する(T104)。このとき、補間シ
ンク生成回路6において補間シンクすなわちFWSYN
Cパルスj’が生成される。そして、この例では、pb
SYNCパルスnが正しい位置で検出されているため、
モードは再びHoldモードに遷移する(T105)。
【0048】再生RF信号が途切れた位置ではpbSY
NCパルスが発生しないため、補間シンク生成回路6に
よってFWSYNCパルスoが生成され、モードはCa
utionモードに遷移する(T104)。そして、7
50クロック目になってもpbSYNCパルスが検出さ
れないため、モードはSearchモードに遷移する
(T106)。
【0049】ステートマシンの4つのモードのうち、H
oldモードおよびHoldモードに遷移する前のVe
rifyモードがpbSYNCパルスが正しく検出され
た状態を表す。ここでは、この状態を再生シンク検出エ
リア(sync_det)とする。このsync_de
tを図2Eに示す。これとFWSYNCパルスとの論理
積を取ったものが検出できたpbSYNCパルスであ
り、信頼性が高い。
【0050】また、Holdモードに戻る前のCaut
ionモードが1シンク抜けの状態に相当し、FWSY
NCパルスとの論理積を取ることで検出できなかったp
bSYNCパルスを補間することが可能である。ここで
は、sync_detおよびHoldモードに戻る前の
Cautionモードのエリアを合わせてシンク検出エ
リア(sync_dv)とし、これにより1シンク抜け
を補間する。図12Fは、このsync_dvを示す。
このように、sync_detおよびsync_dvを
設定することによって、pbSYNCパルスの誤検出を
防止することが可能となる。
【0051】なお、図2Cに示されるように、FWSY
NCパルスは、常に生成されているが、Holdモード
に戻る前のCautionモードでのみFWSYNCパ
ルスが出力されるように、シンクセレクタ9によって信
号経路を選択される。
【0052】なお、変速再生時にビットスリップ対策を
OFFとしてしまうと、ドロップアウトなどでビットス
リップが起こったときに得られるデータが少なくなって
しまう心配がある。しかしながら、例えばスロー再生の
際には、回転ヘッドが同じトラックを何回かトレースす
るために、これによりデータを失うことは少ないといえ
る。また、高速再生時には、実際に映出される画像にお
いてシーンチェンジが多いため、1〜2シンクの抜けが
生じても大きな影響はない。
【0053】
【発明の効果】以上説明したように、この発明によれ
ば、記録時のテープ速度と異なるテープ速度で再生する
変速再生時にビットスリップ対策をOFFとしている。
したがって、疑似シンクによって、本来データでない部
分をデータであると認識してしまったり、また、その直
後のシンクパルスを検出し損なってデータを失ったりす
るような不具合を抑えることができる効果がある。
【図面の簡単な説明】
【図1】この発明によるディジタル信号の処理装置の構
成の一例を示すブロック図である。
【図2】実施の一形態における動作の一例を示す略線図
である。
【図3】ステートマシンの状態遷移を示す略線図であ
る。
【図4】高速再生の場合の再生RF信号のエンベロープ
を示す略線図である。
【図5】疑似シンクによるFWSYNCパルス抜けを説
明するための略線図である。
【図6】疑似シンクによって余分なFWSYNCパルス
が発生することを説明するための略線図である。 4 フライホイールコントローラ 5 フライホイールカウンタ 6 補間シンク生成回路 7 シンクウィンドウ生成回路 8 モード遷移回路 9 シンクセレクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G11B 20/18 572 9558−5D G11B 20/18 572G

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 記録媒体からディジタル信号を再生する
    ようなディジタル信号の処理装置において、 再生ディジタル信号に同期してクロックを生成するクロ
    ック生成手段と、 シンクパルス検出の際に誤検出を防止する誤検出防止手
    段と、 前後数ブロックの幅のウィンドウの中のシンクパルスを
    有効とすることによって上記クロック生成手段からのク
    ロック変動に因るビットスリップを防止するビットスリ
    ップ対策手段とを有し、 記録時と記録媒体および再生手段の相対速度が同じであ
    る通常再生には上記ビットスリップ対策手段を有効と
    し、記録時と記録媒体および再生手段の相対速度が異な
    る変速再生時には上記ビットスリップ対策手段を無効と
    することを特徴とするディジタル信号の処理装置。
  2. 【請求項2】 記録媒体からディジタル信号を再生する
    ようなディジタル信号の処理方法において、 再生ディジタル信号に同期してクロックを生成するクロ
    ック生成のステップと、 シンクパルス検出の際に誤検出を防止する誤検出防止の
    ステップと、 前後数ブロックの幅のウィンドウの中のシンクパルスを
    有効とすることによって上記クロック生成のステップか
    らのクロック変動に因るビットスリップを防止するビッ
    トスリップ対策のステップとを有し、 記録時と記録媒体および再生手段の相対速度が同じであ
    る通常再生には上記ビットスリップ対策のステップを有
    効とし、記録時と記録媒体および再生手段の相対速度が
    異なる変速再生時には上記ビットスリップ対策のステッ
    プを無効とすることを特徴とするディジタル信号の処理
    方法。
JP25712595A 1995-09-08 1995-09-08 ディジタル信号の処理装置および処理方法 Pending JPH0982043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25712595A JPH0982043A (ja) 1995-09-08 1995-09-08 ディジタル信号の処理装置および処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25712595A JPH0982043A (ja) 1995-09-08 1995-09-08 ディジタル信号の処理装置および処理方法

Publications (1)

Publication Number Publication Date
JPH0982043A true JPH0982043A (ja) 1997-03-28

Family

ID=17302084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25712595A Pending JPH0982043A (ja) 1995-09-08 1995-09-08 ディジタル信号の処理装置および処理方法

Country Status (1)

Country Link
JP (1) JPH0982043A (ja)

Similar Documents

Publication Publication Date Title
US4860272A (en) Erroneous track jump restoration apparatus for optical record disc player
USRE29787E (en) Color phase matching system for magnetic video tape recordings
US5179451A (en) Method and device for signal reproduction used in a digital signal reproduction apparatus
JPH0982043A (ja) ディジタル信号の処理装置および処理方法
CA1150822A (en) Apparatus for producing a phase-synchronized reference signal in a video signal reproducing system
JP3043460B2 (ja) ビデオレコ−ダ
JP2959226B2 (ja) 磁気記録再生装置
JP2714162B2 (ja) データ記録再生装置のサーボ異常検出装置
JPS6214900B2 (ja)
JP2882612B2 (ja) 同期回路
JP3232563B2 (ja) 映像再生装置
JP2555143B2 (ja) 記録再生回路の制御方法
JP3218446B2 (ja) 磁気記録再生装置
JPS60107760A (ja) ビデオテ−プ駆動装置
JP2001210026A (ja) 再生装置及び再生方法
JPH0546755B2 (ja)
JPH0610901B2 (ja) ディジタル信号の再生装置
JP4336594B2 (ja) 再生装置
JPH028384B2 (ja)
JPS5823996B2 (ja) 映像信号の記録装置
JPH06259888A (ja) ディジタル信号再生装置及び方法
JPH04349252A (ja) 再生装置
JPH0145152B2 (ja)
JPH04285746A (ja) 再生装置
JPH0963152A (ja) フレーム同期方法及び磁気記録再生装置