JPH0981110A - 表示情報のアトリビュート制御回路 - Google Patents
表示情報のアトリビュート制御回路Info
- Publication number
- JPH0981110A JPH0981110A JP7263716A JP26371695A JPH0981110A JP H0981110 A JPH0981110 A JP H0981110A JP 7263716 A JP7263716 A JP 7263716A JP 26371695 A JP26371695 A JP 26371695A JP H0981110 A JPH0981110 A JP H0981110A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- attribute
- signal
- attribute control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】文字表示の映像信号にアトリビュートをかける
制御回路の簡素化を図り、仕様変更やバグ発生等に容易
に対応できるようにする。 【構成】第１のＡＮＤ回路１に映像信号と第１の制御信
号（ＡＴＤ０）とを入力して論理積をとり、第２のＡＮ
Ｄ回路２に映像信号を反転回路３で反転させた信号と第
２の制御信号（ＡＴＤ１）とを入力して論理積をとる。
ＯＲ回路４で２つのＡＮＤ回路１，２の出力の論理和を
とる。２つの制御信号の組み合わせによって入力映像信
号にアトリビュートをかけたビデオ信号が得られるよう
に構成した。
制御回路の簡素化を図り、仕様変更やバグ発生等に容易
に対応できるようにする。 【構成】第１のＡＮＤ回路１に映像信号と第１の制御信
号（ＡＴＤ０）とを入力して論理積をとり、第２のＡＮ
Ｄ回路２に映像信号を反転回路３で反転させた信号と第
２の制御信号（ＡＴＤ１）とを入力して論理積をとる。
ＯＲ回路４で２つのＡＮＤ回路１，２の出力の論理和を
とる。２つの制御信号の組み合わせによって入力映像信
号にアトリビュートをかけたビデオ信号が得られるよう
に構成した。
Description
【０００１】
【発明が属する技術分野】本発明は、ＣＲＴなどの表示
装置に表示される文字などの映像信号に、補足あるいは
付随する情報（属性：アトリビュート）を与えるための
アトリビュート制御回路に関するものである。
装置に表示される文字などの映像信号に、補足あるいは
付随する情報（属性：アトリビュート）を与えるための
アトリビュート制御回路に関するものである。
【０００２】
【従来の技術】例えば、文字などの映像信号をＣＲＴ表
示装置に表示する場合、その文字にアンダーラインを付
したり、点滅させたいときなど、それらを指定する付随
情報をアトリビュートといい、アトリビュートをかける
ともいう。
示装置に表示する場合、その文字にアンダーラインを付
したり、点滅させたいときなど、それらを指定する付随
情報をアトリビュートといい、アトリビュートをかける
ともいう。
【０００３】図２はアトリビュート表示例図である。
（ａ）は文字“Ａ”のノーマル表示を示し、（ｂ）はア
ンダーライン付加表示例、（ｃ）はリバース（反転）ま
たはカーソルの表示例、（ｄ）はブランク（無表示）、
（ｅ）はブリンク（点滅）の表示例を示す。●印は点灯
部分を示す。
（ａ）は文字“Ａ”のノーマル表示を示し、（ｂ）はア
ンダーライン付加表示例、（ｃ）はリバース（反転）ま
たはカーソルの表示例、（ｄ）はブランク（無表示）、
（ｅ）はブリンク（点滅）の表示例を示す。●印は点灯
部分を示す。
【０００４】図３は従来のアトリビュート制御回路例図
である。（１）はアンダーラインを付加する場合の回路
例であり、映像信号とアンダーライン情報とを論理和回
路（ＯＲ回路）に入力すると図２（ｂ）のようにアンダ
ーラインが付加されたビデオ信号が出力される。
である。（１）はアンダーラインを付加する場合の回路
例であり、映像信号とアンダーライン情報とを論理和回
路（ＯＲ回路）に入力すると図２（ｂ）のようにアンダ
ーラインが付加されたビデオ信号が出力される。
【０００５】ここで、映像信号とは文字または記号を示
す主情報（ノーマル表示）を意味し、この映像信号にア
トリビュートがかかった信号をビデオ信号と定義する。
す主情報（ノーマル表示）を意味し、この映像信号にア
トリビュートがかかった信号をビデオ信号と定義する。
【０００６】図３（２）は映像信号を反転させる又はカ
ーソルにする場合の回路例であり、映像信号とリバース
情報またはカーソル情報とを排他的論理和（ＥＸＯＲ）
回路に入力して図２（ｃ）のようなビデオ信号を出力さ
せる。
ーソルにする場合の回路例であり、映像信号とリバース
情報またはカーソル情報とを排他的論理和（ＥＸＯＲ）
回路に入力して図２（ｃ）のようなビデオ信号を出力さ
せる。
【０００７】図３（３）はブランクまたはブリンクの場
合の回路例であり、映像信号と、ブランク情報またはブ
リンク情報をＮＯＴゲートで反転させたアトリビュート
とを論理積（ＡＮＤ）回路に入力して図２（ｄ）または
（ｅ）のようなビデオ信号を出力させる。
合の回路例であり、映像信号と、ブランク情報またはブ
リンク情報をＮＯＴゲートで反転させたアトリビュート
とを論理積（ＡＮＤ）回路に入力して図２（ｄ）または
（ｅ）のようなビデオ信号を出力させる。
【０００８】実際の装置では、図３に示したアトリビュ
ート制御回路を組み合わせてビデオ信号を生成してい
る。
ート制御回路を組み合わせてビデオ信号を生成してい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のアトリビュート制御回路は、複数種類の制御回路が
組み合わされているため、ゲート数が多く、回路が複雑
であるという欠点がある。さらに、仕様変更やバグ等が
発生した場合、解析が極めて困難であるという欠点があ
る。
来のアトリビュート制御回路は、複数種類の制御回路が
組み合わされているため、ゲート数が多く、回路が複雑
であるという欠点がある。さらに、仕様変更やバグ等が
発生した場合、解析が極めて困難であるという欠点があ
る。
【００１０】本発明の目的は、上記従来の複雑な回路の
ゲート数を減らして簡素化し、仕様変更やバグ等が発生
しても容易に対応することのできるアトリビュート制御
回路を提供することにある。
ゲート数を減らして簡素化し、仕様変更やバグ等が発生
しても容易に対応することのできるアトリビュート制御
回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のアトリビュート
制御回路は、映像信号と第１のアトリビュート制御信号
とを入力して論理積をとる第１の論理積回路と、前記映
像信号を反転した反転映像信号と第２のアトリビュート
制御信号とを入力して論理積をとる第２の論理積回路
と、前記第１の論理積回路と第２の論理積回路の出力の
論理和をとってビデオ信号を出力する論理和回路とを備
え、前記第１のアトリビュート制御信号と前記第２のア
トリビュート制御信号の組合せによって前記映像信号に
所定のアトリビュートをかけた前記ビデオ信号を出力す
るように構成されたことを特徴とするものである。
制御回路は、映像信号と第１のアトリビュート制御信号
とを入力して論理積をとる第１の論理積回路と、前記映
像信号を反転した反転映像信号と第２のアトリビュート
制御信号とを入力して論理積をとる第２の論理積回路
と、前記第１の論理積回路と第２の論理積回路の出力の
論理和をとってビデオ信号を出力する論理和回路とを備
え、前記第１のアトリビュート制御信号と前記第２のア
トリビュート制御信号の組合せによって前記映像信号に
所定のアトリビュートをかけた前記ビデオ信号を出力す
るように構成されたことを特徴とするものである。
【００１２】
【発明の実施の形態】図１は本発明の実施例を示す回路
図（Ａ）とその真理値／出力状態表（Ｂ）である。図に
おいて、１，２は論理積（ＡＮＤ）回路、３は反転回
路、４は論理和（ＯＲ）回路である。また、ＡＴＤ０は
第１の（アトリビュート）制御信号、ＡＴＤ１は第２の
（アトリビュート）制御信号である。
図（Ａ）とその真理値／出力状態表（Ｂ）である。図に
おいて、１，２は論理積（ＡＮＤ）回路、３は反転回
路、４は論理和（ＯＲ）回路である。また、ＡＴＤ０は
第１の（アトリビュート）制御信号、ＡＴＤ１は第２の
（アトリビュート）制御信号である。
【００１３】第１のＡＮＤ回路１には、映像信号と第１
の制御信号ＡＴＤ０が入力される。第２のＡＮＤ回路２
には映像信号を反転回路３で反転した信号と第２の制御
信号ＡＴＤ１が入力される。この２つのＡＮＤ回路１，
２の出力はＯＲ回路４に入力され映像信号にアトリビュ
ートのかかったビデオ信号が出力される。
の制御信号ＡＴＤ０が入力される。第２のＡＮＤ回路２
には映像信号を反転回路３で反転した信号と第２の制御
信号ＡＴＤ１が入力される。この２つのＡＮＤ回路１，
２の出力はＯＲ回路４に入力され映像信号にアトリビュ
ートのかかったビデオ信号が出力される。
【００１４】図１（Ｂ）の真理値／出力状態表に示すよ
うに、所望のビデオ信号を出力として得ることができ
る。表の左側のNo. 〜について順次説明する。 No. ：２つの制御信号ＡＴＤ０，ＡＴＤ１を“Ｌ”に
すると、ビデオ信号は、常に“Ｌ”となり、ブランク表
示（無表示）にすることができる。 No. ：第１の制御信号（ＡＴＤ０）のみ“Ｈ”にする
と、映像信号がそのまま、ビデオ信号として出力されノ
ーマル表示にすることができる。 No. ：第２の制御信号（ＡＴＤ１）のみ“Ｈ”にする
と、映像信号の反転したものがビデオ信号として出力さ
れリバース表示にすることができる。 No. ：ＡＴＤ０，１共に“Ｈ”にすると、映像信号は
常に“Ｈ”となりヌル（全点灯）にすることができる。
うに、所望のビデオ信号を出力として得ることができ
る。表の左側のNo. 〜について順次説明する。 No. ：２つの制御信号ＡＴＤ０，ＡＴＤ１を“Ｌ”に
すると、ビデオ信号は、常に“Ｌ”となり、ブランク表
示（無表示）にすることができる。 No. ：第１の制御信号（ＡＴＤ０）のみ“Ｈ”にする
と、映像信号がそのまま、ビデオ信号として出力されノ
ーマル表示にすることができる。 No. ：第２の制御信号（ＡＴＤ１）のみ“Ｈ”にする
と、映像信号の反転したものがビデオ信号として出力さ
れリバース表示にすることができる。 No. ：ＡＴＤ０，１共に“Ｈ”にすると、映像信号は
常に“Ｈ”となりヌル（全点灯）にすることができる。
【００１５】本発明は、アトリビュートを従来のように
個々に映像信号に合成するのではなく、全てのアトリビ
ュートを２つの制御信号に合成し、最終段で映像信号を
変換することで、簡単にかつ少ないゲート数で構成した
ものである。また、アトリビュートは、基本的に次の３
つのタイプに分類できる。 （１）ブランク系 （２）ヌル系 （３）リバース系 （１）のブランク系とは、ブランクやブリンクなどのノ
ーマル状態から、アトリビュートの範囲全てを、無表示
の状態に変換させるアトリビュートを指す。（２）のヌ
ル系とは、アンダーライン，罫線などのノーマル状態か
らアトリビュートの範囲全てを点灯状態に変換させるア
トリビュートを指す。（３）のリバース系とは、リバー
ス，カーソルなどのように表示を反転（リバース）させ
るアトリビュートのことを指す。
個々に映像信号に合成するのではなく、全てのアトリビ
ュートを２つの制御信号に合成し、最終段で映像信号を
変換することで、簡単にかつ少ないゲート数で構成した
ものである。また、アトリビュートは、基本的に次の３
つのタイプに分類できる。 （１）ブランク系 （２）ヌル系 （３）リバース系 （１）のブランク系とは、ブランクやブリンクなどのノ
ーマル状態から、アトリビュートの範囲全てを、無表示
の状態に変換させるアトリビュートを指す。（２）のヌ
ル系とは、アンダーライン，罫線などのノーマル状態か
らアトリビュートの範囲全てを点灯状態に変換させるア
トリビュートを指す。（３）のリバース系とは、リバー
ス，カーソルなどのように表示を反転（リバース）させ
るアトリビュートのことを指す。
【００１６】ここで、前述の図１（Ｂ）の基本動作と照
らし合わせて考える。まず、映像信号がノーマル状態
（ＡＴＤ０＝Ｈ，ＡＴＤ１＝Ｌ）として、個々にアトリ
ビュートをかける場合、ブランク系のアトリビュートを
映像信号にかける場合はＡＴＤ０を“Ｌ”に変換するだ
けでよく、ヌル系のアトリビュートをかける場合はＡＴ
Ｄ１を“Ｈ”に変換すればよく、リバース系は両方を反
転させればよいことになる。
らし合わせて考える。まず、映像信号がノーマル状態
（ＡＴＤ０＝Ｈ，ＡＴＤ１＝Ｌ）として、個々にアトリ
ビュートをかける場合、ブランク系のアトリビュートを
映像信号にかける場合はＡＴＤ０を“Ｌ”に変換するだ
けでよく、ヌル系のアトリビュートをかける場合はＡＴ
Ｄ１を“Ｈ”に変換すればよく、リバース系は両方を反
転させればよいことになる。
【００１７】このように、アトリビュートをそのタイプ
によって分割して合成すればよいので、比較的簡単に、
かつ明確に回路を構成することがてきる。また、アトリ
ビュートの組み合わせや優先順位を設定するときは、２
つの制御信号ＡＴＤ０，ＡＴＤ１をその優先順位に合わ
せてセレクトさせるといった簡単な方法で対応すること
ができる。さらに、仕様変更等がある時でも、回路解析
が簡単で、かつ修正も簡単に行うことができる。
によって分割して合成すればよいので、比較的簡単に、
かつ明確に回路を構成することがてきる。また、アトリ
ビュートの組み合わせや優先順位を設定するときは、２
つの制御信号ＡＴＤ０，ＡＴＤ１をその優先順位に合わ
せてセレクトさせるといった簡単な方法で対応すること
ができる。さらに、仕様変更等がある時でも、回路解析
が簡単で、かつ修正も簡単に行うことができる。
【００１８】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、次の効果が得られる。 （１）簡単な回路でアトリビュートをかけたビデオ信号
を生成することができる。 （２）仕様変更，追加，バク対策等の際に、回路構成が
簡単であることから解析が容易に行え、回路の変更，追
加，修正を速やかに行うことができる。 （３）従来のものに比べて少ないゲート数で回路が構成
できる。 （４）映像信号を２つのゲートでビデオ信号に変換する
ことができるので、従来のものに比べて、ゲートによる
ディレイ（遅延時間）が発生しない。 （５）アトリビュートの合成が簡単に行える。
施することにより、次の効果が得られる。 （１）簡単な回路でアトリビュートをかけたビデオ信号
を生成することができる。 （２）仕様変更，追加，バク対策等の際に、回路構成が
簡単であることから解析が容易に行え、回路の変更，追
加，修正を速やかに行うことができる。 （３）従来のものに比べて少ないゲート数で回路が構成
できる。 （４）映像信号を２つのゲートでビデオ信号に変換する
ことができるので、従来のものに比べて、ゲートによる
ディレイ（遅延時間）が発生しない。 （５）アトリビュートの合成が簡単に行える。
【図１】本発明の実施例を示す構成例と真理値／出力状
態表である。
態表である。
【図２】一般的なアトリビュートの表示状態を示す図で
ある。
ある。
【図３】従来のアトリビュート制御回路例図である。
１，２ ＡＮＤ回路 ３ 反転回路 ４ ＯＲ回路
Claims (1)
- 【請求項１】 映像信号と第１のアトリビュート制御信
号とを入力して論理積をとる第１の論理積回路と、前記
映像信号を反転した反転映像信号と第２のアトリビュー
ト制御信号とを入力して論理積をとる第２の論理積回路
と、前記第１の論理積回路と第２の論理積回路の出力の
論理和をとってビデオ信号を出力する論理和回路とを備
え、 前記第１のアトリビュート制御信号と前記第２のアトリ
ビュート制御信号の組合せによって前記映像信号に所定
のアトリビュートをかけた前記ビデオ信号を出力するよ
うに構成された表示情報のアトリビュート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263716A JPH0981110A (ja) | 1995-09-19 | 1995-09-19 | 表示情報のアトリビュート制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263716A JPH0981110A (ja) | 1995-09-19 | 1995-09-19 | 表示情報のアトリビュート制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981110A true JPH0981110A (ja) | 1997-03-28 |
Family
ID=17393329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263716A Pending JPH0981110A (ja) | 1995-09-19 | 1995-09-19 | 表示情報のアトリビュート制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981110A (ja) |
-
1995
- 1995-09-19 JP JP7263716A patent/JPH0981110A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579025A (en) | Display control device for controlling first and second displays of different types | |
| JPH0981110A (ja) | 表示情報のアトリビュート制御回路 | |
| JPH05210359A (ja) | 表示装置の駆動回路 | |
| JP3350570B2 (ja) | 一覧表示方式 | |
| JPH0418048Y2 (ja) | ||
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| KR100303441B1 (ko) | 화상 데이터 패스의 전환이 가능한 회로 및 이를 사용하는 박막 트랜지스터 액정 표시 장치 | |
| JPH05242184A (ja) | 遅延解析結果表示方式 | |
| SU1569869A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| KR940004420A (ko) | 커서표시 제어장치 및 방법 | |
| JPH04186393A (ja) | カラーディスプレイ装置 | |
| JPH05165771A (ja) | ディジタル集積回路装置 | |
| JPS6368929A (ja) | 情報処理装置における使用言語の書式を表示する方式 | |
| JPH04340595A (ja) | あみかけ模様データ発生回路 | |
| JPH03256094A (ja) | 表示装置 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPS60247730A (ja) | カ−ソル表示装置 | |
| JPS6317491A (ja) | アトリビユ−ト制御回路 | |
| JPS61160797A (ja) | 映像信号処理装置 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPS63306490A (ja) | ウインドバックカラ−発生装置 | |
| JPH06332392A (ja) | 輝度合成回路 | |
| JPH1083176A (ja) | ボールド処理装置および印刷装置およびボールド処理方法 | |
| JPH07230542A (ja) | 画像処理装置 | |
| JPH01161484A (ja) | 表示装置 |