JPH06332392A - 輝度合成回路 - Google Patents
輝度合成回路Info
- Publication number
- JPH06332392A JPH06332392A JP5116893A JP11689393A JPH06332392A JP H06332392 A JPH06332392 A JP H06332392A JP 5116893 A JP5116893 A JP 5116893A JP 11689393 A JP11689393 A JP 11689393A JP H06332392 A JPH06332392 A JP H06332392A
- Authority
- JP
- Japan
- Prior art keywords
- output
- luminance
- upper limit
- outputs
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】簡単に波形の重なりを輝度表示できる輝度回路
を実現すること。 【構成】複数の波形メモリと、複数の輝度設定レジスタ
と、この複数の輝度設定レジスタからの出力のうち最大
の輝度を検出するための最大輝度検出回路と、前記波形
メモリから出力されたビデオ信号を入力し、同時に何個
の波形メモリからの出力が画面上に表示を行う状態にあ
るかを演算する重なり数カウント手段と、この重なり数
カウント手段からの出力の上限を定める上限リミッタ
と、この上限リミッタからの出力と前記最大輝度検出器
からの出力を加算する最終加算手段と、前記最終加算手
段からの出力をデジタル／アナログ変換するデジタル／
アナログ変換器とを設けたことを特徴とする輝度合成回
路。
を実現すること。 【構成】複数の波形メモリと、複数の輝度設定レジスタ
と、この複数の輝度設定レジスタからの出力のうち最大
の輝度を検出するための最大輝度検出回路と、前記波形
メモリから出力されたビデオ信号を入力し、同時に何個
の波形メモリからの出力が画面上に表示を行う状態にあ
るかを演算する重なり数カウント手段と、この重なり数
カウント手段からの出力の上限を定める上限リミッタ
と、この上限リミッタからの出力と前記最大輝度検出器
からの出力を加算する最終加算手段と、前記最終加算手
段からの出力をデジタル／アナログ変換するデジタル／
アナログ変換器とを設けたことを特徴とする輝度合成回
路。
Description
【０００１】
【産業上の利用分野】本発明は、複数チャネルより入力
した波形を表示する際の輝度調整を行うための輝度合成
回路に関するものである。
した波形を表示する際の輝度調整を行うための輝度合成
回路に関するものである。
【０００２】
【従来の技術】従来より、輝度の階調を表示しつつ、複
数の波形を表示する場合は、単純に各々の波形メモリか
ら出力されるビデオ信号を比較していたため、画面上の
同一画素に表示されるビデオ信号のうちもっとも輝度が
高いものをその画面上の同一画素（表示ドット）の輝度
として表示していた。
数の波形を表示する場合は、単純に各々の波形メモリか
ら出力されるビデオ信号を比較していたため、画面上の
同一画素に表示されるビデオ信号のうちもっとも輝度が
高いものをその画面上の同一画素（表示ドット）の輝度
として表示していた。
【０００３】
【発明が解決しようとする課題】このため、例えば、図
４に示すように、波形が重なりあっている部分はその波
形のうち一番輝度の高いものだけの状態は画面上に表示
されるが、同時に重なりあっているうちの他の部分につ
いてその波形の状態がわからなかったという問題があっ
た。本発明は、このような課題を解決し、簡単な構成
で、波形が重なっていることを表示することが可能な輝
度合成回路を実現することを目的とする。
４に示すように、波形が重なりあっている部分はその波
形のうち一番輝度の高いものだけの状態は画面上に表示
されるが、同時に重なりあっているうちの他の部分につ
いてその波形の状態がわからなかったという問題があっ
た。本発明は、このような課題を解決し、簡単な構成
で、波形が重なっていることを表示することが可能な輝
度合成回路を実現することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、複数の入力波
形に基づく表示データが格納される複数の波形メモリ
と、この複数の波形メモリから出力されるビデオ信号を
各々波形毎の輝度を表すデータを重畳するための複数の
輝度設定レジスタと、この複数の輝度設定レジスタから
の出力のうち最大の輝度を検出するための最大輝度検出
回路と、前記波形メモリから出力されたビデオ信号を入
力し、同時に何個の波形メモリからの出力が画面上に表
示を行う状態にあるかを演算する重なり数カウント手段
と、この重なり数カウント手段からの出力の上限を定め
る上限リミッタと、この上限リミッタからの出力と前記
最大輝度検出器からの出力を加算する最終加算手段と、
前記最終加算手段からの出力をデジタル／アナログ変換
するデジタル／アナログ変換器と、を設けたことを特徴
とする輝度合成回路である。
形に基づく表示データが格納される複数の波形メモリ
と、この複数の波形メモリから出力されるビデオ信号を
各々波形毎の輝度を表すデータを重畳するための複数の
輝度設定レジスタと、この複数の輝度設定レジスタから
の出力のうち最大の輝度を検出するための最大輝度検出
回路と、前記波形メモリから出力されたビデオ信号を入
力し、同時に何個の波形メモリからの出力が画面上に表
示を行う状態にあるかを演算する重なり数カウント手段
と、この重なり数カウント手段からの出力の上限を定め
る上限リミッタと、この上限リミッタからの出力と前記
最大輝度検出器からの出力を加算する最終加算手段と、
前記最終加算手段からの出力をデジタル／アナログ変換
するデジタル／アナログ変換器と、を設けたことを特徴
とする輝度合成回路である。
【０００５】
【作用】同一の画素上にいくつの波形が重なりあって表
示されるかを演算し、そのデータを最大輝度に加算した
結果をその画素（表示ドット）における輝度とするた
め、簡単に波形の重なりを表示できる。
示されるかを演算し、そのデータを最大輝度に加算した
結果をその画素（表示ドット）における輝度とするた
め、簡単に波形の重なりを表示できる。
【０００６】
【実施例】図１は、本発明の一実施例の構成図である。
図において、１１〜１ｎは波形メモリで、各チャネルの
波形の表示データを格納したものである。２１〜２ｎは
輝度設定レジスタで、各々の波形データに輝度階調のデ
ータを重畳するための手段である。具体的には、図２に
示す如く、ＣＰＵ（いわゆるマイクロプロセッサ）から
の信号を保持するレジスタ２１１と、レジスタ２１１の
出力の各々のビット毎に、各々の波形メモリ１１〜１ｎ
から出力されるビデオ信号との論理積を出力するための
アンド２１２１〜２１５からなる。例えば、ビデオ信号
がＨレベルのとき、表示がＯＮ（表示される）とすれ
ば、レジスタ２１１に格納されている内容が、そのまま
出力されることになる。
図において、１１〜１ｎは波形メモリで、各チャネルの
波形の表示データを格納したものである。２１〜２ｎは
輝度設定レジスタで、各々の波形データに輝度階調のデ
ータを重畳するための手段である。具体的には、図２に
示す如く、ＣＰＵ（いわゆるマイクロプロセッサ）から
の信号を保持するレジスタ２１１と、レジスタ２１１の
出力の各々のビット毎に、各々の波形メモリ１１〜１ｎ
から出力されるビデオ信号との論理積を出力するための
アンド２１２１〜２１５からなる。例えば、ビデオ信号
がＨレベルのとき、表示がＯＮ（表示される）とすれ
ば、レジスタ２１１に格納されている内容が、そのまま
出力されることになる。
【０００７】３０は最大輝度検出手段で、輝度設定レジ
スタ２１〜２ｎから出力されたデータを比較し、このう
ち最大の輝度を検出するものである。具体的な構成は、
デジタルコンパレータと選択出力手段を組み合わせたも
のにより、輝度設定レジスタ２１と２２の出力を、輝度
設定レジスタ２３と２４の出力を、各々比較し、大きい
値を出力し、また、その結果のうち大きい値を出力する
といった方法で輝度設定レジスタ２１〜２ｎから出力さ
れたデータのうち、最大のデータを出力する。
スタ２１〜２ｎから出力されたデータを比較し、このう
ち最大の輝度を検出するものである。具体的な構成は、
デジタルコンパレータと選択出力手段を組み合わせたも
のにより、輝度設定レジスタ２１と２２の出力を、輝度
設定レジスタ２３と２４の出力を、各々比較し、大きい
値を出力し、また、その結果のうち大きい値を出力する
といった方法で輝度設定レジスタ２１〜２ｎから出力さ
れたデータのうち、最大のデータを出力する。
【０００８】４０は重なり数カウント手段で、波形メモ
リ１１〜１ｎの出力を比較し、同一画素上にいくつの波
形が重なりあって表示されることになるかをカウントす
る。具体的には、波形メモリ１１〜１ｎの出力のうちＨ
レベルのものがいくつあるかカウントする。波形メモリ
１１と１２の出力を、波形メモリ１３と１４の出力を各
々加算してゆくといった方法で、最終的にＨレベルの出
力がいくつあるかを検出することとなる。５０は上限リ
ミッタで、重なり数カウント手段４０の出力の上限を定
める。６０は最終加算手段で、最大輝度検出手段３０の
デジタル出力と重なり数カウント手段４０のデジタル出
力を加算する。７０はＤ／Ａ変換器で、最終加算手段６
０の出力をアナログ信号に変換する。
リ１１〜１ｎの出力を比較し、同一画素上にいくつの波
形が重なりあって表示されることになるかをカウントす
る。具体的には、波形メモリ１１〜１ｎの出力のうちＨ
レベルのものがいくつあるかカウントする。波形メモリ
１１と１２の出力を、波形メモリ１３と１４の出力を各
々加算してゆくといった方法で、最終的にＨレベルの出
力がいくつあるかを検出することとなる。５０は上限リ
ミッタで、重なり数カウント手段４０の出力の上限を定
める。６０は最終加算手段で、最大輝度検出手段３０の
デジタル出力と重なり数カウント手段４０のデジタル出
力を加算する。７０はＤ／Ａ変換器で、最終加算手段６
０の出力をアナログ信号に変換する。
【０００９】このような、構成における動作の説明を行
う。まず、本発明の動作は、表示ドット分のデータを出
力する毎に全体として更新されるものとする。いうなれ
ば、表示ドットクロックパルスごとに動作が行われる。
例えば、ある表示ドットのタイミングにおいて、波形メ
モリ１１と１２の出力のみがＨレベルであるとする。こ
のときは、輝度設定レジスタ２１と２２の内容を比較
し、大きい値が、最大輝度検出手段３０のデジタル出力
となる。
う。まず、本発明の動作は、表示ドット分のデータを出
力する毎に全体として更新されるものとする。いうなれ
ば、表示ドットクロックパルスごとに動作が行われる。
例えば、ある表示ドットのタイミングにおいて、波形メ
モリ１１と１２の出力のみがＨレベルであるとする。こ
のときは、輝度設定レジスタ２１と２２の内容を比較
し、大きい値が、最大輝度検出手段３０のデジタル出力
となる。
【００１０】一方、このとき波形メモリ１１と１２の出
力がＨレベルなので、重なり数カウント手段４０の出力
は［１０］(２進数)（１０進数では”２”である）とな
る。上限リミッタ５０では、余り表示が重なるとその部
分の表示が明るくなりすぎるので、上限を定める。例え
ば、上限の値を［１１］(２進数)（１０進数では”３”
である）とすると、この場合、上限の値［１１］より小
さい値が入力されたことになるから、上限リミッタ５０
の出力は、重なり数カウント手段４０の出力である［１
０］がそのまま出力されることになる。尚、重なり数カ
ウント手段４０の出力が［１００］(２進数)等であれ
ば、上限リミッタ５０の出力は、上限値［１１］が出力
されることになる。
力がＨレベルなので、重なり数カウント手段４０の出力
は［１０］(２進数)（１０進数では”２”である）とな
る。上限リミッタ５０では、余り表示が重なるとその部
分の表示が明るくなりすぎるので、上限を定める。例え
ば、上限の値を［１１］(２進数)（１０進数では”３”
である）とすると、この場合、上限の値［１１］より小
さい値が入力されたことになるから、上限リミッタ５０
の出力は、重なり数カウント手段４０の出力である［１
０］がそのまま出力されることになる。尚、重なり数カ
ウント手段４０の出力が［１００］(２進数)等であれ
ば、上限リミッタ５０の出力は、上限値［１１］が出力
されることになる。
【００１１】最終加算手段６０では、最大輝度検出手段
３０のデジタル出力に、上限リミッタ５０の出力である
［１０］を加算して出力する。この最終加算手段６０か
ら出力されるデジタル値をアナログの電圧値に変換し
て、ＣＲＴ等のビデオ出力となる。なお、ＣＲＴ等にあ
っては、そのビデオ信号のＯＮ，ＯＦＦでその表示ドッ
トに表示を行うか否かを定め、またそのビデオ信号の電
圧値によって輝度を定めるものである。従って、図３に
示すように、重なりあっている部分では、重なり数カウ
ント手段４０の出力がデータとして、最大輝度検出手段
３０のデータに加算されるため、輝度が高くなる。
３０のデジタル出力に、上限リミッタ５０の出力である
［１０］を加算して出力する。この最終加算手段６０か
ら出力されるデジタル値をアナログの電圧値に変換し
て、ＣＲＴ等のビデオ出力となる。なお、ＣＲＴ等にあ
っては、そのビデオ信号のＯＮ，ＯＦＦでその表示ドッ
トに表示を行うか否かを定め、またそのビデオ信号の電
圧値によって輝度を定めるものである。従って、図３に
示すように、重なりあっている部分では、重なり数カウ
ント手段４０の出力がデータとして、最大輝度検出手段
３０のデータに加算されるため、輝度が高くなる。
【００１２】従来であれば、表示が重なりあうか否かの
機能を有しない場合が多く、また考えられていた手段
も、複雑な演算処理によるものであったため、その演算
に用いるいわゆるパレットＲＡＭ等の容量が必要とな
り、膨大なコストと回路規模が必要と考えられていた。
機能を有しない場合が多く、また考えられていた手段
も、複雑な演算処理によるものであったため、その演算
に用いるいわゆるパレットＲＡＭ等の容量が必要とな
り、膨大なコストと回路規模が必要と考えられていた。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、各々の波形メモリ出力を利用するため、簡単な構
成で、表示波形の重なりも輝度表示を行うことができる
輝度合成回路を実現できる。
れば、各々の波形メモリ出力を利用するため、簡単な構
成で、表示波形の重なりも輝度表示を行うことができる
輝度合成回路を実現できる。
【図１】本発明の一実施例の構成図である。
【図２】本発明の一実施例の一部の構成図である。
【図３】本発明の動作の説明図である。
【図４】従来例の動作の説明図である。
１１〜１ｎ 波形メモリ ２１〜２ｎ 輝度設定レジスタ ３０ 最大輝度検出手段 ４０ 重なり数カウント手段 ５０ 上限リミッタ ６０ 最終加算手段 ７０ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】複数の入力波形に基づく表示データが格納
される複数の波形メモリと、 この複数の波形メモリから出力されるビデオ信号に各々
波形毎の輝度を表すデータを重畳するための複数の輝度
設定レジスタと、 この複数の輝度設定レジスタからの出力のうち最大の輝
度を検出するための最大輝度検出回路と、 前記波形メモリから出力されたビデオ信号を入力し、同
時に何個の波形メモリからの出力が画面上に表示を行う
状態にあるかを演算する重なり数カウント手段と、 この重なり数カウント手段からの出力の上限を定める上
限リミッタと、 この上限リミッタからの出力と前記最大輝度検出器から
の出力を加算する最終加算手段と、 前記最終加算手段からの出力をデジタル／アナログ変換
するデジタル／アナログ変換器と、 を設けたことを特徴とする輝度合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05116893A JP3134975B2 (ja) | 1993-05-19 | 1993-05-19 | 輝度合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05116893A JP3134975B2 (ja) | 1993-05-19 | 1993-05-19 | 輝度合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332392A true JPH06332392A (ja) | 1994-12-02 |
| JP3134975B2 JP3134975B2 (ja) | 2001-02-13 |
Family
ID=14698249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05116893A Expired - Fee Related JP3134975B2 (ja) | 1993-05-19 | 1993-05-19 | 輝度合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134975B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015031553A (ja) * | 2013-08-01 | 2015-02-16 | 日置電機株式会社 | 測定装置 |
-
1993
- 1993-05-19 JP JP05116893A patent/JP3134975B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015031553A (ja) * | 2013-08-01 | 2015-02-16 | 日置電機株式会社 | 測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3134975B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961050B2 (en) | Apparatus and method for preventing noise of touch screen | |
| US6664970B1 (en) | Display apparatus capable of on-screen display | |
| EP0387550B1 (en) | Display control device | |
| US4835526A (en) | Display controller | |
| JP3134975B2 (ja) | 輝度合成回路 | |
| US5717906A (en) | Frame comparison with reduced memory via changed scanline detection and post-addition rotational shifting | |
| US5559532A (en) | Method and apparatus for parallel pixel hardware cursor | |
| US4857909A (en) | Image display apparatus | |
| JPH06266842A (ja) | 画面表示方法及び画面表示装置 | |
| KR0153673B1 (ko) | 디지탈 영상신호 처리장치 | |
| EP0195998B1 (en) | Display controller | |
| JP2619952B2 (ja) | 階調変換方式 | |
| JPH02188787A (ja) | カーソル表示制御装置 | |
| JP3017093B2 (ja) | パレット回路 | |
| KR930004904Y1 (ko) | 컴퓨터용 디스플레이 장치 | |
| JP2606565B2 (ja) | 表示装置 | |
| US20050030428A1 (en) | On-screen display device | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| KR100237678B1 (ko) | 모드 자동 검출 회로 | |
| JPH0348788A (ja) | レーダ表示装置 | |
| JP2959486B2 (ja) | マルチウインドウ表示制御メモリ | |
| JPH07274086A (ja) | 表示制御装置 | |
| JPH11122510A (ja) | 映像信号の輪郭補正回路 | |
| JP2004271778A (ja) | 表示処理方法および表示装置 | |
| JPH09274476A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |