JPH0974112A - 配線基板およびｉｃパッケージ - Google Patents

配線基板およびｉｃパッケージ

Info

Publication number
JPH0974112A
JPH0974112A JP7227611A JP22761195A JPH0974112A JP H0974112 A JPH0974112 A JP H0974112A JP 7227611 A JP7227611 A JP 7227611A JP 22761195 A JP22761195 A JP 22761195A JP H0974112 A JPH0974112 A JP H0974112A
Authority
JP
Japan
Prior art keywords
bonding
electrode
wiring
bonding electrode
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7227611A
Other languages
English (en)
Inventor
Ikuo Mori
郁夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7227611A priority Critical patent/JPH0974112A/ja
Publication of JPH0974112A publication Critical patent/JPH0974112A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、銅／ポリイミド配線基板の基板上
ボンディング電極にＩＣの電極より導かれた金属導体を
接続するときにボンディング時の超音波振動を接合部に
有効に付与し、良好な接合性を得ることができる配線基
板およびＩＣパッケージを提供することを目的とする。 【解決手段】 本発明の配線基板１は、配線５と絶縁膜
９を複数積層した配線基板において、最上層に形成され
たＩＣ電極３と電気的接続が行なわれるボンディング電
極４と、このボンディング電極が表面に形成された絶縁
膜中に上記ボンディング電極に対向した下層配線１０を
有することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線を形成する銅，絶
縁膜を形成するポリイミド等の高分子材料を複数積層し
た配線基板へのＩＣの実装構造に関する。
【０００２】
【従来の技術】従来の半導体パッケージに用いられる銅
／ポリイミド配線基板５１の一般的な構成は、図５に示
すように、セラミックスあるいは金属から成るベース基
板８の上に、順にグランド７，電源６，Ｘ−Ｙ信号配線
５が配線され、最上部にはＩＣ２のＩＣ電極３との電気
的接続をとるための基板上ボンディング電極４が形成さ
れている。また、各配線間を絶縁するための層間絶縁膜
には一般的にポリイミド膜９が使用されている。
【０００３】ここで、この銅／ポリイミド配線基板上に
ＩＣを実装する方法として、ワイヤボンディング法やＴ
ＡＢ法が用いられることが多い。
【０００４】特に、ひとつの基板上に複数個のＩＣを搭
載するいわゆるマルチチップモジュールにおいては、Ｉ
Ｃ実装前にＩＣの良、不良を選別するのに、一旦ＴＣＰ
（テープキャリアパッケージ）にして、検査を行なうた
めにＴＡＢ法が用いられる場合がある。
【０００５】図５はワイヤボンディングの場合を示して
おり、ＩＣ電極３と基板上ボンディング電極４の間を金
ボンディングワイヤ１１で接続している。
【０００６】
【発明が解決しようとする課題】基板最上部の基板上ボ
ンディング電極４にＩＣ２の電極より導かれた金属導体
（ワイヤまたはＴＡＢリード）を接続する場合、銅／ポ
リイミド配線基板では以下の点が問題となる。
【０００７】ワイヤボンディングやシングルポイント
ＯＬＢなどのように超音波振動を用いて接続する場合に
は、基板上ボンディング電極４直下のポリイミド膜９
（層間絶縁膜）がボンディングに必要な超音波振動を吸
収し、接合性を低下させる。
【０００８】接合性を向上させるために基板を加熱す
ると、ポリイミドが軟化してボンディングに必要な超音
波振動を吸収し、接合性を低下させることが懸念され
る。
【０００９】そこで、本発明は、銅／ポリイミド配線基
板の基板上ボンディング電極にＩＣの電極より導かれた
金属導体を接続するときにボンディング時の超音波振動
を接合部に有効に付与し、良好な接合性を得ることがで
きる配線基板およびＩＣパッケージを提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明の配線基板は、配
線と絶縁膜を複数積層した配線基板において、最上層に
形成されＩＣ電極と電気的接続が行なわれるボンディン
グ電極と、このボンディング電極が表面に形成された絶
縁膜中に上記ボンディング電極に対向した下層配線を有
することを特徴とする。
【００１１】また、本発明の配線基板は、下層配線がボ
ンディング電極の幅および長さと同等のサイズであるこ
とを特徴とする。
【００１２】また、本発明の配線基板は、下層配線がボ
ンディング電極の幅および長さよりも大きいサイズであ
ることを特徴とする。
【００１３】また、本発明の配線基板は、下層配線がＸ
−Ｙ信号配線から成ることを特徴とする。
【００１４】また、本発明の配線基板は、下層配線がビ
アで形成されていることを特徴とする。
【００１５】また、本発明のＩＣパッケージは、配線と
絶縁膜を複数積層した配線基板にＩＣを実装したＩＣパ
ッケージにおいて、ＩＣに形成されている電極と、配線
基板の最上層に形成され超音波振動を付加されることに
より上記ＩＣの電極と電気的に接続されるボンディング
電極と、このボンディング電極が表面に形成された絶縁
膜中に上記ボンディング電極に対向した下層配線を有す
ることを特徴とする。
【００１６】また、本発明のＩＣパッケージは、超音波
振動はワイヤボンディングによる振動であることを特徴
とする。
【００１７】また、本発明のＩＣパッケージは、超音波
振動はＴＡＢシングルポイントボンディングによる振動
であることを特徴とする。
【００１８】
【作用】本発明の配線基板においては、最上層に形成さ
れた基板上ボンディング電極の直下の絶縁膜中にこのボ
ンディング電極の幅および長さと同等あるいは電極のサ
イズよりも大きい下層配線を設置することで、銅／ポリ
イミド配線基板上のボンディング電極表面の見かけ上の
硬度を上げ、ボンディング時の超音波振動を接合部に有
効に付与し、その結果良好な接合性を得ることを可能に
する。
【００１９】また、本発明の配線基板においては、最上
層ポリイミド膜の内部に下層配線を設置する代りに、基
板上ボンディング電極の直下位置にＸ−Ｙ信号配線を設
置したり、あるいは前記Ｘ−Ｙ信号配線と上記基板上ボ
ンディング電極の間にボンディング電極とＸＹ信号配線
との電気的接続を行なうビアを設置するようにしても、
ボンディング電極表面の見かけ上の硬度を上げ、ボンデ
ィング時の超音波振動を接合部に有効に付与し、その結
果良好な接合性を得ることができる。
【００２０】また、本発明のＩＣパッケージは、ＩＣが
実装されている配線基板がその最上層に配線されている
ボンディング電極の真下の絶縁膜中に上記ボンディング
電極に対向した下層配線を有するので、上記ＩＣの電極
と上記ボンディング電極を超音波振動により電気的に接
続する際、ボンディング電極表面の見かけ上の硬度が上
がるため、ボンディング時の超音波振動を接合部に有効
に付与でき、その結果良好な接合性が得られる。
【００２１】そして、良好な接合性が得られる効果は、
上記超音波振動がワインボンディングによる振動であっ
ても、あるいはＴＡＢシングルポイントボンディングに
よる振動であっても、その如何に拘わらず同等に発揮さ
れる。
【００２２】
【実施例】以下、図面に示した実施例に基いて本発明を
詳細に説明する。
【００２３】本発明の一実施例の配線基板にＩＣを実装
したＩＣパッケージを図１に示す。図１に示す実施例
は、基板上ボンディング電極とＩＣの電極の電気的接続
がワイヤボンディングで行なわれている場合である。
【００２４】図１において、銅／ポリイミド配線基板１
は、セラミックスあるいは金属から成るベース基板８の
上に、メッキあるいは蒸着などの製法により形成される
配線層と各配線層間を絶縁するための層間絶縁膜として
のポリイミド膜９が多層に積層された構成になってい
る。ここで配線は、ベース基板８の上に順にグランド
７，電源６，Ｘ−Ｙ信号配線５が配線され、最上部には
ＩＣ２の電極３との電気的接続をとるための基板上ボン
ディング電極４が配線されている。
【００２５】ＩＣ電極３と基板上ボンディング電極４と
の電気的接続には金ボンディングワイヤ１１が一般的に
使われる。金ボンディングワイヤ１１は、図示しないボ
ンディングツールによる加圧および超音波振動、さらに
配線基板１を設置するボンディングステージ（図示せ
ず）からの加熱（およぞ１５０℃）により、基板上ボン
ディング電極４と接合される。
【００２６】また、層間絶縁膜であるポリイミド膜９
は、基板の電気特性より１層当りおよび１０μｍ以上の
膜厚を有する。したがって、基板上ボンディング電極４
の直下には約４０μｍのポリイミドが存在することにな
る。
【００２７】そこで、図１の実施例では、基板上ボンデ
ィング電極４の直下の絶縁膜中にこのボンディング電極
のサイズと同等以上のサイズの下層配線１０を設置す
る。
【００２８】上記のように構成された本発明の一実施例
の配線基板にＩＣを実装したＩＣパッケージにおいて
は、銅／ポリイミド配線基板１の最上部の基板上ボンデ
ィング電極４の直下の絶縁膜中にこのボンディング電極
の幅および長さと同等以上のサイズの下層配線１０を設
置することで、銅／ポリイミド配線基板１上のボンディ
ング電極４の見かけ上の硬度を上げ、ボンディング時の
超音波振動を接合部に有効に付与し、その結果良好な接
合性を得ることが可能となる。
【００２９】次に、本発明の他の実施例を図面を参照し
て説明する。
【００３０】図２に示す実施例は、基板上ボンディング
電極４の直下の絶縁膜中に、ボンディング電極の幅およ
び長さよりも大きいサイズの下層配線１０Ａを設置した
もので、図１の実施例と同等の効果を奏する。
【００３１】図３に示す実施例は、最上層ポリイミド膜
９の内部に下層配線を設置する代りに、基板上ボンディ
ング電極４の直下位置にＸ−Ｙ信号配線１７を設置した
ものである。このＸ−Ｙ信号配線１７の存在により、基
板上ボンディング電極４の見かけ上の硬度が上がり、ボ
ンディング時の超音波振動を接合部に有効に付与するた
め、良好な接合性を得ることができる。
【００３２】なお、図３の実施例は、基板上ボンディン
グ電極４とＩＣの電極３の電気的接続がＴＡＢシングル
ポイントボンディングで行なわれている場合で、図中、
１３はＴＡＢテープ，１４は銅リード，１５はＩＣ上金
バンプをそれぞれ示す。
【００３３】図４に示す実施例は、最上層ポリイミド膜
９の内部に下層配線を設置する代りに、基板上ボンディ
ング電極４の直下位置に設置したＸ−Ｙ信号配線１７と
基板上ボンディング電極４の間にビア１８を設置したも
のである。ビアは、最上層ボンディング電極とＸＹ信号
配線あるいは電源グランド層と電気的に接続するために
必要なものであり、一般的に金属導体に形成されてい
る。このビア１８をボンディング電極の直下に存在させ
ることで、基板上ボンディング電極４の見かけ上の硬度
を上げ、ボンディング時の超音波振動を接合部に有効に
付与し、良好な接合性を得ることを可能にする。図４の
実施例も図３と同じく基板上ボンディング電極４とＩＣ
電極３の電気的接続がＴＡＢシングルポイントボンディ
ングで行なわれている場合である。
【００３４】
【発明の効果】以上詳述したように、本発明の配線基板
においては、最上層に形成された基板上ボンディング電
極の直下の絶縁膜中にこのボンディング電極サイズ（幅
および長さ）と同等あるいは電極サイズよりも大きいサ
イズの下層配線を設置することで、銅／ポリイミド配線
基板上のボンディング電極表面の見かけ上の硬度を上
げ、ボンディング時の超音波振動を接合部に有効に付与
し、その結果良好な接合性を得ることを可能にする。
【００３５】また、本発明の配線基板においては、最上
層ポリイミド膜の内部に下層配線を設置する代りに、基
板上ボンディング電極の直下位置にＸ−Ｙ信号配線を設
置したり、あるいは前記Ｘ−Ｙ信号配線と上記基板上ボ
ンディング電極の間に設置するビアをボンディング電極
直下にくるように設置しても、ボンディング電極表面の
見かけ上の硬度を上げ、ボンディング時の超音波振動を
接合部に有効に付与し、その結果良好な接合性を得るこ
とを可能にする。
【００３６】また、本発明のＩＣパッケージは、ＩＣを
実装されている配線基板がその最上層に形成されている
ボンディング電極の真下の絶縁膜中に上記ボンディング
電極に対向した下層配線を有するので、上記ＩＣの電極
と上記ボンディング電極を超音波振動により電気的に接
続する際、ボンディング電極表面の見かけ上の硬度が上
がるため、ボンディング時の超音波振動を接合部に有効
に付与でき、その結果良好な接合性が得られる。
【００３７】そして、良好な接合性が得られる効果は、
上記超音波振動がワイヤボンディングによる振動であっ
ても、あるいはＴＡＢシングルポイントボンディングに
よる振動であっても、その如何に拘わらず同等に発揮さ
れる。
【図面の簡単な説明】
【図１】本発明の一実施例の配線基板にＩＣを実装した
ＩＣパッケージを示し、図１（ａ）は断面図であり、図
１（ｂ）は基板上ボンディング電極部の上面部である。
【図２】本発明の他の実施例の配線基板にＩＣを実装し
たＩＣパッケージの要部を示す断面図である。
【図３】本発明の他の実施例の配線基板にＩＣを実装し
たＩＣパッケージの要部を示す断面図である。
【図４】本発明の他の実施例の配線基板にＩＣを実装し
たＩＣパッケージの要部を示す断面図である。
【図５】従来の銅／ポリイミド配線基板にＩＣを実装し
たＩＣパッケージを示す要部断面図である。
【符号の説明】
１…銅／ポリイミド配線基板 ２…ＩＣ ３…ＩＣの電極 ４…基板上ボンディング電極 ５…Ｘ−Ｙ信号配線 ６…電源 ７…グランド ８…ベース基板 ９…ポリイミド膜 １０…下層配線 １１…金ボンディングワイヤ １０Ａ…下層配線 １３…ＴＡＢテープ １４…銅リード １５…ＩＣ上金バンプ １７…Ｘ−Ｙ信号配線 １８…ビア ２１…銅／ポリイミド配線基板 ３１…銅／ポリイミド配線基板 ４１…銅／ポリイミド配線基板 ５１…銅／ポリイミド配線基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 配線と絶縁膜を複数積層した配線基板に
    おいて、最上層に形成されＩＣの電極と電気的接続が行
    なわれるボンディング電極と、このボンディング電極が
    表面に形成された絶縁膜中に上記ボンディング電極に対
    向した下層配線を有することを特徴とする配線基板。
  2. 【請求項２】 下層配線は、ボンディング電極の幅およ
    び長さと同等のサイズであることを特徴とする請求項１
    記載の配線基板。
  3. 【請求項３】 下層配線は、ボンディング電極の幅およ
    び長さよりも大きいサイズであることを特徴とする請求
    項１記載の配線基板。
  4. 【請求項４】 下層配線は、Ｘ−Ｙ信号配線から成るこ
    とを特徴とする請求項１記載の配線基板。
  5. 【請求項５】 下層配線は、ビアで形成されていること
    を特徴とする請求項１記載の配線基板。
  6. 【請求項６】 配線と絶縁膜を複数積層した配線基板に
    ＩＣを実装したＩＣパッケージにおいて、ＩＣに形成さ
    れている電極と、配線基板の最上層に形成され超音波振
    動を付加されることにより上記ＩＣの電極と電気的に接
    続されるボンディング電極と、このボンディング電極が
    表面に形成された絶縁膜中に上記ボンディング電極に対
    向した下層配線を有することを特徴とするＩＣパッケー
    ジ。
  7. 【請求項７】 超音波振動はワイヤボンディングによる
    振動であることを特徴とする請求項６記載のＩＣパッケ
    ージ。
  8. 【請求項８】 超音波振動はＴＡＢシングルポンイトボ
    ンディングによる振動であることを特徴とする請求項６
    記載のＩＣパッケージ。
JP7227611A 1995-09-05 1995-09-05 配線基板およびｉｃパッケージ Pending JPH0974112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7227611A JPH0974112A (ja) 1995-09-05 1995-09-05 配線基板およびｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7227611A JPH0974112A (ja) 1995-09-05 1995-09-05 配線基板およびｉｃパッケージ

Publications (1)

Publication Number Publication Date
JPH0974112A true JPH0974112A (ja) 1997-03-18

Family

ID=16863656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7227611A Pending JPH0974112A (ja) 1995-09-05 1995-09-05 配線基板およびｉｃパッケージ

Country Status (1)

Country Link
JP (1) JPH0974112A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017453A (ja) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017453A (ja) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7443022B2 (en) Board-on-chip packages
US4693770A (en) Method of bonding semiconductor devices together
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
JPH06103698B2 (ja) 多数の回路要素を取り付けうる両面回路板
JPH11274223A (ja) ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造
TW512503B (en) Integrated circuit package having partially exposed conductive layer
TW202314874A (zh) 半導體裝置及製造半導體裝置的方法
JPS61214444A (ja) 半導体装置
JPH0974112A (ja) 配線基板およびｉｃパッケージ
JPH01244625A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2004087700A (ja) 半導体装置およびその製造方法
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
JP3051114B1 (ja) 樹脂封止型半導体装置及びその製造方法
JPH1116939A (ja) 半導体装置及びその製造方法
JPH07312380A (ja) 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
JPH08139267A (ja) マルチチップモジュール
JPH03218060A (ja) インバータ装置
JPH0364060A (ja) 半導体集積回路装置およびその製造方法