JPH0974107A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0974107A JPH0974107A JP24888195A JP24888195A JPH0974107A JP H0974107 A JPH0974107 A JP H0974107A JP 24888195 A JP24888195 A JP 24888195A JP 24888195 A JP24888195 A JP 24888195A JP H0974107 A JPH0974107 A JP H0974107A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal film
- gate electrode
- schottky
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
を有する化合物半導体装置において、ショットキー特性
の向上及び高信頼度化を図る。 【解決手段】 GaAs基板(1)上に第1の金属膜T
i膜(3)を形成し、次いで真空中で熱処理を行いTi
とGaAsからなる合金層を形成し、TiAs(6)を
ショットキー層とし、Ti2Ga3(7)をバリア層と
する。その上にシリコン酸化膜(2)を形成し、第1の
金属層が現れるまで選択的にエッチングし、導電性金属
膜(5)を被着し、これをパターニングして概略T字形
状のゲート電極を形成する工程を含む半導体装置の製造
方法である。
Description
その製造方法に関し、特にショットキーゲート型電界効
果トランジスタを有する半導体装置およびその製造方法
に関する。
スタ(以下、「MESFET」と記す)は、特に超高周
波における優れた増幅素子あるいは発振用素子として様
々な分野で用いられている。またディスクリートな部品
としてのみならず、超高速動作の集積回路の基本構成素
子として用いられている。特に、近年では、素子の高性
能化と同時に高信頼性も同時に要求されるようになって
きており、このような要求に対してMESFETでは素
子寸法の縮小化と同時にショットキーゲート電極構造及
びその製造方法に種々の方法が提案されている。
従来例を示す素子断面図である。図3において、(1)
はGaAs基板、(2)は絶縁用及び表面保護用の薄膜
でSiO2、Si3N4又はAl2O3等で作られる。
周知の方法でショットキーゲート電極部となる領域を開
口した後、ショットキーバリアコンタクトを有するため
の金属膜(3)を形成する。金属膜(3)はAu、P
t、Al、W、Ti等が用いられる。その後、ゲート電
極(3)に対向してオーミック電極(図示しない)を配
設する。
ジにマウントし、電極を引き出すための組立を行い完成
する。この時、リード線取り出しを容易にするため、あ
るいは金属膜(3)を保護する目的のために、金属膜
(3)の上には普通、AuまたはAl膜をデポジットさ
せて2層構造とすることが行われる。
えば、特開昭55−120132号公報にて開示)を示
す素子断面図である。図4において、(1)はn型Ga
As基板で、バルクでも、また通常行われているように
エピタキシャル構造のものであってもかまわない。
(2)はSiO2、Si3N4、Al2O3、Ga2O
3等の絶縁用および表面保護用の薄膜でこれらをGaA
s基板(1)上に形成させるには、CVD法、スパッタ
リング法、酸化法等の手法であるが、これらはいずれも
広く知られた方法によって形成される。
i層で、薄膜(2)に通常のリソグラフィー技術、エッ
チング技術により開口した後に、Tiを蒸着又はスパッ
タリングで10nm〜1μmデポジットを行って形成す
る。(4)は第2の金属層でTi層と同様の手法で高融
点でAuおよびTiと反応しにくい性質をもつ金属であ
るMo、W又はCrを100Å〜1μmデポジットして
形成し、その上の(5)は第3の金属層でAu又はAl
を通常の方法でデポジットして形成する。第3の金属層
(5)のAu又はAlは外部へのリード線取り出しを容
易にするためのものである。
ォトリソグラフィー技術により、電極金属として不用の
部分を取り除く。次に、H2、N2、Arガスの一種あ
るいはこれらの混合ガスあるいは真空中の雰囲気で25
0℃〜500℃の熱処理を施し、第1の金属層TiとG
aAs基板との境界面に安定なTiとGaAsとの合金
層を形成する。
FETでは次のような問題点があった。まず、第1の従
来例によるMESFETでは比較的低温での熱処理によ
って電気特性が変化あるいは劣化する。ショットキーゲ
ート電極形成後、AuGe系からなるオーミック電極を
形成しようとした場合、普通約400℃のアロイ処理を
行う必要がある。
場合、基板表面温度は300℃〜450℃となる。さら
に組立工程においては、例えばAuSnによるMESF
ETチップのマウント時には、約300℃程度の熱処理
が施される。このため、ショットキー障壁高さ(ΦΒ)
の熱処理温度依存性をみると例えば、AuとGaAsと
の場合は200℃以上でショットキー障壁高さ(ΦΒ)
が低下してしまい、特性が極端に劣化する。
に耐えるものの、GaAs基板、絶縁保護膜との接着が
十分でないため、熱処理等のストレスではがれてしま
い、安定したショットキーゲート電極を作るのが困難で
ある。Tiの場合は、良好な耐熱性を有するショットキ
ーが得られるが、300℃〜350℃付近で劣化する。
これはTiの上部のAuが熱処理によって容易に拡散
し、GaAs界面まで達するためである。また、Alの
場合は、比較的良好な耐熱性を有するが、Al被着時に
Al2O3等の酸化物が形成されやすく、ショットキー
特性が不安定になるという問題があった。
金属膜Tiと第3の金属膜Auとの間に第2の金属膜M
o又はW又はCrを形成し、Auの拡散を防止している
が、第2、第3の金属層がGaAs表面まで達しない温
度、時間内で熱処理を行う必要があること、また、第2
の金属膜の被覆性が十分でないと第3の金属膜AuやA
lが、第1の金属膜に入り込んで特性が劣化する。さら
にはGaAs表面に形成されている絶縁膜(2)が熱処
理によってGaAsと絶縁膜との境界に変質層を生じさ
せて電極間耐圧が低下することから、実質的な熱処理温
度としては350℃以下で行う必要があり、このため、
TiとGaAsとの境界面に十分安定したTiとGaA
sの合金層が形成できないという欠点があった。
第1に、TiとGaAsとの境界面に十分安定な合金層
を形成させたMESFET構造を実現することであり、
第2にTiとGaAsとの合金層を有するショットキー
ゲート電極からなる半導体装置を安定して高歩留りで製
造しうるようにすることである。
決するためのもので、半導体基板上にソース電極、ドレ
イン電極、およびショットキーゲート電極を設けてなる
ショットキーゲート型電界効果トランジスタを有する半
導体装置において、ゲート電極がGaAs上に堆積した
Ti膜から形成したTiAs層及びTi2Ga3層のう
ち、前記TiAs層をショットキー層とし、前記Ti2
Ga3層をバリア層とする第1のゲート電極と、該第1
のゲート電極上に形成された導電性金属膜を有する概略
T字形状の第2のゲート電極とを備えていることを特徴
とする半導体装置である。
望のゲート電極形成領域に第1の金属膜Tiを堆積する
工程と、(2)前記半導体基板と第1の金属膜Tiを1
0−7Torrよりも低圧力下で350℃〜450℃の
温度で1分間以上熱処理して、TiAs層とTi2Ga
3層とTi層をそれぞれ形成する工程と、(3)全面に
絶縁膜を形成し、該第1の金属膜のTi層が現れるまで
選択的にエッチングして開口する工程と、(4)全面に
導電性金属膜を被着し、前記開口部の金属膜を残存さ
せ、不要部の前記導電性金属膜をエッチング除去して、
概略T字形状の第2のゲート電極を形成する工程とを含
むことを特徴とする半導体装置の製造方法である。
方法における(2)の工程の熱処理が、10−7Tor
rよりも低圧下にした後、窒素(N2)ガスを導入して
1〜100Torrの雰囲気で、350℃以上の温度で
1分間以上熱処理する工程とを含むことを特徴とする半
導体装置の製造方法である。
As層を形成させて良好なショットキー特性を確保し、
導電性金属層のバリア層としては、Ti2Ga3層を形
成させることで、熱拡散による特性劣化防止を可能と
し、TiAsショットキー接合による特性改善、概略T
字形状によるゲート抵抗の低減化、AlやAuのTiA
s層への拡散防止およびリード線の取り出しの容易化に
より高性能化と高信頼度化を実現できるものである。
rよりも低圧下の真空中で350℃〜450℃の温度で
1分〜15分間の熱処理を行い、GaAs上にTiAs
層を、さらにその上にTi2Ga3層を、さらにその上
には未反応層であるTi膜を形成するものである。ま
た、本発明においては、N2ガス中での熱処理を施して
第1の金属層の表面層を窒化させてTiN層を形成する
ことで、第2の金属層との密着力及び第2の金属層の拡
散のバリア性が向上するものである。
を参照して説明する。
を説明するための工程順断面図である。まず、図1
(a)に示すように、GaAs基板(1)上に周知のリ
ソグラフィー技術により厚さ1μmのレジストパターン
を形成した後、蒸着法でTi膜を厚さ約100nm程
度、被着させ、リフトオフ法により、第1の金属層
(3)を形成する。
Torrよりも低圧下で、望ましくは10−9Torr
代の真空中で350℃〜450℃の温度で1分〜15分
間の熱処理を行い、GaAs上にTiAs層(6)(厚
さ約40nm)を、さらにその上にTi2Ga3層
(7)(厚さ約20nm)を、さらにその上には未反応
層であるTi膜(3)(約40nm)を形成する。この
反応層の構造および層厚は、イオンラザフォード後方散
乱法(RBS)、オージェ電子分光法(AES)、及び
X線回折法(XRD)により確認した。
法又はスパッタリング法等で、SiO2膜(2)を被着
し、周知のリソグラフィー技術、エッチング技術により
第1の金属層(3)上のSiO2膜(2)を選択的にエ
ッチングして開口する。この時SiO2膜のエッチング
は、第1の金属層(3)の表面が現れたところで停止さ
せるものとし、GaAs表面まで達しないようにする。
次に図1(d)に示すように、導電性の金属層(5)、
例えばAl(アルミニウム)又はAu(金)を厚さ約3
00nm〜1μm程度スパッタ法で被着する。その後、
周知のリソグラフィー技術とエッチング技術により電極
金属として不用の部分を取り除き、概略T字形状とす
る。
グは、Alの場合は塩素(Cl2)ガスを用いたRIE
(リアクティブイオンエッチング)法又はリン酸溶液
で、Auの場合は塩素(Cl2)ガスやBCl3、HB
rのようなガスを用いたRIE法又はイオンミリング法
等で行うことができる。TiAsのショットキー特性が
良好なことは1990年のインスティテュートオブ フ
ィジックス コンファレンス シリーズ ナンバー10
6 ページ587〜592(Institute of
Physics Conference Serie
s Number 106 page587−592
1990)で報告されているが、Ti2Ga3層が少な
くとも500℃まではAlやAuに対するバリア層にな
ることはこれまでは報告されておらず、今回RBS、A
ESによる実験分析で確認した。
面のみにTiAs層(6)を形成させて良好なショット
キー特性を確保し、導電性金属層であるAl又はAuの
バリア層としては、Ti2Ga3層(7)を形成させる
ことで、熱拡散による特性劣化防止を可能とし、TiA
sショットキー接合による特性改善、概略T字形状によ
るゲート抵抗の低減化、AlやAuのTiAs層への拡
散防止およびリード線の取り出しの容易化により高性能
化と同時に高信頼度化を実現した。
を説明するための工程順断面図である。まず、図2
(a)に示すように、上記第1の実施例の図1(a)の
場合と同様に厚さ約70nmのTi膜(3)を形成し、
その後、図2(b)に示すように10−7Torrより
も低圧下で、望ましくは10−9Torr代の圧力にし
た後、N2ガスを1〜100Torrになるまで導入
し、350℃〜450℃の温度で1〜15分間の熱処理
を行い、GaAs上にTiAs層(6)(厚さ約40n
m)を、さらにその上にTi2Ga3層(7)(厚さ約
20nm)を、さらにその上にはN2との反応層である
TiN膜(8)(約10nm)を形成する。
又はスパッタリング法によりSiO2膜(2)を被着
し、周知のリソグラフィ技術、エッチング技術により窒
化された第1の金属層(8)が現れるまでエッチング開
口する。次に、図2(d)に示すように、導電性金属膜
Au又はAl(5)を厚さ約300nm〜1μm程度ス
パッタ法により被着し、その後、レジスト(図示しな
い)をマスクにして、イオンミリング法により不用な電
極部をエッチング除去し、概略T字形状のゲート電極を
形成する。
処理を施して第1の金属層(3)の表面層を窒化させ
て、TiN層(8)を形成することで、第2の金属層
(5)との密着力及び第2の金属層(5)の拡散のバリ
ア性が向上し、信頼性をさらに改善できるという効果を
有する。
ETのゲート電極がGaAs上に堆積したTi膜から形
成したTiAs層及びTi2Ga3層の内、TiAs層
をショットキー層とし、Ti2Ga3層をバリア層とす
る第1のゲート電極とその上に形成された、導電性金属
膜を有する第2のゲート電極とにより構成したものであ
るので、TiAs層ショットキー接合によるショットキ
ー障壁が高い良好なショットキー特性を有し、Ti2G
a3層により熱拡散による特性劣化が防止され、抵抗が
低いゲート電極が形成でき、製品の高性能と高信頼度化
が同時に可能となるという効果を有する。
めの工程順断面図。
めの工程順断面図。
断面図。
断面図。
Claims (3)
- 【請求項1】 半導体基板上にソース電極、ドレイン電
極、およびショットキーゲート電極を設けてなるショッ
トキーゲート型電界効果トランジスタを有する半導体装
置において、ゲート電極がGaAs上に堆積したTi膜
から形成したTiAs層及びTi2Ga3層のうち、前
記TiAs層をショットキー層とし、前記Ti2Ga3
層をバリア層とする第1のゲート電極と、該第1のゲー
ト電極上に形成された導電性金属膜を有する概略T字形
状の第2のゲート電極とを備えていることを特徴とする
半導体装置。 - 【請求項2】(1)半導体基板上に所望のゲート電極形
成領域に第1の金属膜Tiを堆積する工程と、(2)前
記半導体基板と第1の金属膜Tiを10−7Torrよ
りも低圧力下で350℃〜450℃の温度で1分間以上
熱処理して、TiAs層とTi2Ga3層とTi層をそ
れぞれ形成する工程と、(3)全面に絶縁膜を形成し、
該第1の金属膜のTi層が現れるまで選択的にエッチン
グして開口する工程と、(4)全面に導電性金属膜を被
着し、前記開口部の金属膜を残存させ、不要部の前記導
電性金属膜をエッチング除去して、概略T字形状の第2
のゲート電極を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項3】 請求項2における(2)の工程の熱処理
が、10−7Torrよりも低圧下にした後、窒素(N
2)ガスを導入して1〜100Torrの雰囲気で、3
50℃以上の温度で1分間以上熱処理する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7248881A JP2917872B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7248881A JP2917872B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0974107A true JPH0974107A (ja) | 1997-03-18 |
JP2917872B2 JP2917872B2 (ja) | 1999-07-12 |
Family
ID=17184832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7248881A Expired - Fee Related JP2917872B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2917872B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217376A (ja) * | 2001-01-18 | 2002-08-02 | Murata Mfg Co Ltd | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5197984A (en) * | 1975-02-26 | 1976-08-28 | Shotsutoki baria geetodenkaikokatoranjisuta oyobi sonoseizohoho | |
JPS57106080A (en) * | 1980-12-23 | 1982-07-01 | Toshiba Corp | Manufacture of gaas field effect transistor |
-
1995
- 1995-09-01 JP JP7248881A patent/JP2917872B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5197984A (en) * | 1975-02-26 | 1976-08-28 | Shotsutoki baria geetodenkaikokatoranjisuta oyobi sonoseizohoho | |
JPS57106080A (en) * | 1980-12-23 | 1982-07-01 | Toshiba Corp | Manufacture of gaas field effect transistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217376A (ja) * | 2001-01-18 | 2002-08-02 | Murata Mfg Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2917872B2 (ja) | 1999-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4977100A (en) | Method of fabricating a MESFET | |
JPH07161659A (ja) | 半導体装置およびその製造方法 | |
US20040087082A1 (en) | Mim capacitor and manufacturing method thereor | |
US5583355A (en) | Self-aligned FET having etched ohmic contacts | |
JPH0235462B2 (ja) | ||
JPH0361346B2 (ja) | ||
JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
JP2917872B2 (ja) | 半導体装置の製造方法 | |
JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
JP2663902B2 (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
JPH08204188A (ja) | 半導体装置およびその製造方法 | |
JP2000183349A (ja) | シリコン製fetの製造方法 | |
JP2554634B2 (ja) | 半導体装置の製造方法 | |
JPH0359580B2 (ja) | ||
JP4606552B2 (ja) | 半導体装置 | |
JPH10261658A (ja) | 半導体装置の製造方法 | |
JP3259641B2 (ja) | 半導体装置の保護膜構造 | |
JPH05335348A (ja) | 半導体装置 | |
EP0225224A2 (en) | After oxide metal alloy process | |
TW550715B (en) | Method for manufacturing a microelectronic device and device manufacturing in accordance with said method | |
JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
JPH0832093A (ja) | ショットキー・バリヤ・ダイオードの製造方法 | |
JP3238804B2 (ja) | 半導体装置の製造方法 | |
JP3034348B2 (ja) | 半導体素子及び製造方法 | |
KR0163741B1 (ko) | 반도체 소자의 오믹접촉전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080423 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090423 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100423 |
|
LAPS | Cancellation because of no payment of annual fees |