JPH0973413A - データ処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、キャッシュを有するデータ処理装
置における主記憶装置からキャッシュへのデータ転送制
御方法に関し、あらかじめキャッシュに転送されたデー
タが主記憶装置を共有する別のデータ処理装置により無
効化された場合、主記憶装置からキャッシュへ該データ
を自動的に再転送する方法を提供し、データ処理を高速
化することを目的とする。 【解決手段】 あらかじめキャッシュに転送され或いは
転送中のデータであるか否かをキャッシュのプレデータ
保持状態及びプレデータ待ち状態とデータ保持状態及び
データ待ち状態とに区分して記憶し、プレデータ待ち状
態でデータ処理が行われた場合はデータ待ち状態に状態
を遷移させ、プレデータ保持状態でデータが無効化され
た場合は主記憶装置にキャッシュへのデータ転送を指示
しプレデータ待ち状態に状態を遷移させ、プレデータ保
持状態でデータ処理が実行された場合はデータ保持状態
に状態を遷移させることを特徴とするデータ処理方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャッシュを有す
るデータ処理装置のデータ処理方法に関する。データ処
理は主記憶装置から読み出されたデータを入力データと
してデータ処理装置で行われ、処理結果は出力データと
して主記憶装置に格納される。

【０００２】効率良くデータを処理するためには高速の
データ処理装置と高速・大容量の主記憶装置が必要であ
るが、高速の記憶素子は小容量でかつ高価であり、大容
量の記憶素子は安価ではあってもそれ程高速ではないこ
とから、主記憶装置を大容量の記憶素子で構成し、高速
の記憶素子で構成されたキャッシュと言われる高速小容
量の記憶回路をデータ処理装置の中に設ける手法が一般
に行われる。

【０００３】キャッシュを有するデータ処理装置におい
ては、プロセッサはキャッシュを主記憶装置と見做して
データの読み出しと書込みを行うが、キャッシュに必ず
しもデータがあるとは限らず、またキャッシュと主記憶
装置の間のデータの整合をとることが必要となるため、
キャッシュの制御はプロセッサによるデータ処理命令の
実行とは独立に行われる。

【０００４】プロセッサからデータが要求されるとキャ
ッシュが参照され、該データがキャッシュに存在する場
合にはキャッシュから読み出され、プロセッサに転送さ
れるため高速のデータ処理が行われるが、該データがキ
ャッシュに存在しない場合には主記憶装置からデータを
ブロック単位でキャッシュに転送し、次いで必要なデー
タのみをキャッシュからプロセッサに転送するため処理
速度が著しく低下することになる。

【０００５】

【従来の技術】図５はデータ処理装置と主記憶装置の接
続構成図であり、図６は制御回路構成図であり、図７は
従来例の状態遷移図であり、図８は従来例のキャッシュ
の状態定義図であり、図９は従来例の状態遷移フロー図
（その１）であり、図１０は従来例の状態遷移フロー図
（その２）である。

【０００６】従来例について図５，図６，図７，図８，
図９，図１０を参照しながら説明する。尚、以下の説明
において同一部分または相当部分については同一符号を
付す。

【０００７】図５において、１は主記憶装置であり、２
はデータ処理装置であり、３はプロセッサであり、４は
キャッシュであり、５は記憶回路であり、６は制御回路
であり、７０はデータバスであり、８０はアドレスバス
であり、９０は制御バスであり、７１はデータ線であ
り、８１はアドレス線であり、９１は制御線であり、４
１は制御線である。

【０００８】主記憶装置１はデータバス７０，アドレス
バス８０及び制御バス９０を介してデータ処理装置２と
接続され、中速大容量の記憶素子から構成されてデータ
処理装置２が必要とするデータを保持し、データ処理装
置２の処理結果が格納される記憶装置である。

【０００９】データ処理装置２はデータバス７０，アド
レスバス８０及び制御バス９０を介して主記憶装置１と
別のデータ処理装置２とに接続され、プロセッサ３とキ
ャッシュ４とから構成されて主記憶装置１から処理に必
要なデータを読み出し、処理結果を主記憶装置１に格納
する処理装置である。

【００１０】プロセッサ３はデータ線７１，アドレス線
８１及び制御線９１を介してキャッシュ４と接続され、
キャッシュ４から処理に必要なデータを読み出し、処理
結果をキャッシュ４に格納する処理回路である。

【００１１】キャッシュ４はデータバス７０，アドレス
バス８０及び制御バス９０を介して主記憶装置１と他の
データ処理装置２とに接続され、データ線７１，アドレ
ス線８１及び制御線９１を介してプロセッサ３に接続さ
れ、記憶回路５と制御回路６から構成されて主記憶装置
１から読み出されたデータを一旦格納し、プロセッサ３
の要求に応じて該データを提供し、プロセッサ３の出力
した処理結果を一旦格納し、該処理結果を主記憶装置１
に転送する記憶回路である。

【００１２】記憶回路５はデータバス７０及びアドレス
バス８０を介して主記憶装置１と接続され、データ線７
１及びアドレス線８１を介してプロセッサ３と接続さ
れ、制御線４１を介して制御回路６と接続され、高速小
容量の記憶素子から構成されて主記憶装置１から読み出
されたデータが格納され、プロセッサ３の出力した処理
結果が格納される記憶回路である。

【００１３】制御回路６はアドレスバス８０及び制御バ
ス９０を介して主記憶装置１及び別のデータ処理装置２
と接続され、アドレス線８１及び制御線９１を介してプ
ロセッサ３と接続され、制御線４１を介して記憶回路５
と接続され、記憶回路５に格納されているデータの状態
を図６に示される如くブロックアドレスの単位で管理
し、タグにより表示して、プロセッサ３及び別のデータ
処理装置２からの指示があるとタグの表示する状態に応
じてプロセッサ３及び主記憶装置１との間のデータ転送
を制御し、記憶回路５へのデータ格納や主記憶装置１へ
のデータ格納等を契機として状態を遷移させる制御回路
である。

【００１４】キャッシュ４の有する状態には、図８に示
される如く更新データ保持状態Ｔ１，無効データ保持状
態Ｔ２，データ待ち状態Ｔ３’，データ保持状態Ｔ４’
があり、図７に示される如く遷移する。

【００１５】更新データ保持状態Ｔ１は、キャッシュ４
に保持されているデータが最新であり、主記憶装置１に
は古いデータが保持されている状態であって、無効デー
タ保持状態Ｔ２またはデータ保持状態Ｔ４’において、
プロセッサ３からキャッシュ４に処理結果が格納された
場合に生じ、主記憶装置１に該処理結果が格納された場
合、データ保持状態Ｔ３’に遷移し、あるいは別のデー
タ処理装置２からデータ無効化が通知された場合、無効
データ保持状態Ｔ２に遷移する状態である。

【００１６】無効データ保持状態Ｔ２は、主記憶装置１
または別のデータ処理装置２に最新のデータが保持され
ておりキャッシュ４には古いデータが保持されている状
態であり、あるいはキャッシュ４には指定された領域の
データが保持されていない状態であって、更新データ保
持状態Ｔ１またはデータ保持状態Ｔ４’において、別の
データ処理装置２からデータの無効化が通知された場合
に生じ、またデータ保持状態Ｔ４において別の領域のデ
ータを格納するため制御回路６が自らデータを無効化し
た場合に生じ、プロセッサ３からキャッシュ４に処理結
果が格納された場合、更新データ保持状態Ｔ１に遷移
し、あるいはプロセッサ３から要求されたデータがキャ
ッシュに存在しないため主記憶装置１にデータ転送が要
求された場合、データ待ち状態Ｔ３’に遷移する状態で
ある。

【００１７】データ待ち状態Ｔ３’は、主記憶装置１か
ら転送されるデータをキャッシュ４が待っている状態で
あって、無効データ保持状態Ｔ２においてプロセッサ３
からキャッシュ４にデータが要求された場合に生じ、主
記憶装置１から転送されたデータがキャッシュ４に格納
された場合、データ保持状態Ｔ４’に遷移する状態であ
る。

【００１８】データ保持状態Ｔ４’は、キャッシュ４に
保持されているデータと主記憶装置１に保持されている
データが等しく、且つ最新の状態であって、更新データ
保持状態Ｔ１において、キャッシュ４に保持されている
データが主記憶装置１に格納された場合に生じ、あるい
はデータ待ち状態Ｔ３’において、主記憶装置１からキ
ャッシュ４にデータが転送された場合に生じ、別のデー
タ処理装置２からデータの無効化が通知された場合、無
効データ保持状態Ｔ２に遷移し、あるいはプロセッサ３
からキャッシュ４に処理結果が格納された場合、更新デ
ータ保持状態Ｔ１に遷移する状態である。

【００１９】主記憶装置１にいずれも無効データ保持状
態にある２台のデータ処理装置２が接続され、一方のデ
ータ処理装置２（以下、「データ処理装置Ａ」と略す）
が領域を指定して主記憶装置１からキャッシュ４にデー
タを転送する命令（以下、転送命令」と略す）を実行
し、次いで該データを使用するロード命令を実行し、他
方のデータ処理装置２（以下、「データ処理装置Ｂ」と
略す）が該転送命令と該ロード命令の間に該領域を格納
先の領域とするストア命令を実行する場合（以下、「ケ
ース１」とする。）の従来例について図９及び図１０を
参照しながら説明する。

【００２０】尚、以下の説明においてデータ処理装置Ａ
を構成するプロセッサ３，キャッシュ４，記憶回路５，
制御回路６の各々をプロセッサＡ，キャッシュＡ，記憶
回路Ａ，制御回路Ａと略し、制御回路Ａにおいて該領域
の状態を示すタグをタグＡと略し、データ処理装置Ｂを
構成するプロセッサ３，キャッシュ４，記憶回路５，制
御回路６の各々をプロセッサＢ，キャッシュＢ，記憶回
路Ｂ，制御回路Ｂと略し、制御回路Ｂにおいて該領域の
状態を示すタグをタグＢと略す。

【００２１】ステップＳ１では、キャッシュＡ及びキャ
ッシュＢは何れも無効データ保持状態Ｔ２にある。転送
命令がプロセッサＡで実行されると、アドレス線８１及
び制御線９１を介し制御回路Ａにデータ転送を主記憶装
置１に要求するよう指示がなされ、制御回路Ａによりタ
グＡが参照される。その結果、キャッシュＡに有効なデ
ータが存在しないことが確認され、制御回路Ａにより主
記憶装置１に対しデータ転送が要求され、タグＡがデー
タ待ち状態Ｔ３’に変更される。

【００２２】ステップＳ２では、キャッシュＡはデータ
待ち状態Ｔ３’にあり、キャッシュＢは無効データ保持
状態Ｔ２にある。主記憶装置１からデータバス７０を介
してキャッシュＡにデータが転送されると制御回路Ａに
よりタグＡがデータ保持状態Ｔ４’に変更される。

【００２３】ステップＳ３では、キャッシュＡはデータ
保持状態Ｔ４’にあり、キャッシュＢは無効データ保持
状態Ｔ２にある。プロセッサＢでストア命令が実行され
ると、データ線７１，アドレス線８１及び制御線９１を
介してキャッシュＢに処理結果が格納され、制御回路Ｂ
によりタグＢが更新データ保持状態Ｔ１に変更される。
更に、制御回路Ｂにより制御回路Ａに対しアドレスバス
７０と制御バス８０を介して、該アドレスで指定される
領域のデータの無効化が通知され、制御回路Ａによりタ
グＡが無効データ保持状態Ｔ２に変更される。

【００２４】ステップＳ４では、キャッシュＡは無効デ
ータ保持状態Ｔ２にあり、キャッシュＢは更新データ保
持状態Ｔ１にある。キャッシュＢよりデータバス７０，
アドレスバス８０及び制御バス９０を介して主記憶装置
１にデータが転送されると、制御回路ＢによりタグＢが
データ保持状態Ｔ４’に変更される。

【００２５】ステップＳ５では、キャッシュＡは無効デ
ータ保持状態Ｔ２にあり、キャッシュＢはデータ保持状
態Ｔ４’にある。プロセッサＡでロード命令が実行され
ると制御回路ＡによりタグＡがデータ待ち状態Ｔ３’に
変更されてステップ６に進み、ロード命令が実行されな
いとステップＳ８に進む。

【００２６】ステップＳ６では、キャッシュＡはデータ
待ち状態Ｔ３’にあり、キャッシュＢはデータ保持状態
Ｔ４’にある。主記憶装置１からデータバス７０を介し
てキャッシュＡにデータが転送されると、制御回路Ａに
よりタグＡがデータ保持状態Ｔ４’に変更される。

【００２７】ステップＳ７では、キャッシュＡはデータ
保持状態Ｔ４’にあり、キャッシュＢはデータ保持状態
Ｔ４’にある。プロセッサＡによりキャッシュＡのデー
タを入力としてロード命令が実行され、処理が終了す
る。

【００２８】ステップＳ８では、キャッシュＡは無効デ
ータ保持状態Ｔ２にあり、キャッシュＢはデータ保持状
態Ｔ４’にある。ステップＳ９では、キャッシュＡは無
効データ保持状態Ｔ２にあり、キャッシュＢはデータ保
持状態Ｔ４’にある。

【００２９】プロセッサＡでロード命令が実行されると
制御回路ＡによりタグＡがデータ待ち状態Ｔ３’に変更
される。ステップＳ１０では、キャッシュＡはデータ待
ち状態Ｔ３’にあり、キャッシュＢはデータ保持状態Ｔ
４’にある。

【００３０】主記憶装置１からデータバス７０を介して
キャッシュＡにデータが転送されると、制御回路Ａによ
りタグＡがデータ保持状態Ｔ４’に変更される。ステッ
プＳ１１では、キャッシュＡはデータ保持状態Ｔ４’に
あり、キャッシュＢはデータ保持状態Ｔ４’にある。

【００３１】プロセッサＡによりキャッシュＡのデータ
を入力としてロード命令が実行され、処理が終了する。
このように、キャッシュ４を有するデータ処理装置２で
は主記憶装置１に対しキャッシュ４へデータ転送するよ
う要求するのみの転送命令を設け、プロセッサ３が他の
データ処理を行っている間に主記憶装置１からキャッシ
ュ４にデータを転送出来るよう、前もって該命令を出す
ことにより処理の高速化を図ってきた。

【００３２】ところが、主記憶装置１に複数のデータ処
理装置２が接続された場合、データ処理に先立ちあらか
じめ準備したデータが、別のデータ処理装置２により無
効化され、使用出来なくなるという問題があった。

【００３３】

【発明が解決しようとする課題】このように、従来の方
法では主記憶装置１に複数のデータ処理装置２が接続さ
れた場合、あらかじめキャッシュ４にデータを準備して
も別のデータ処理装置２により無効化され十分な効果が
発揮出来ないという問題があった。

【００３４】本発明は上述した従来の方法の欠点を除去
し、主記憶装置１に複数のデータ処理装置２が接続され
た場合においても、あらかじめ準備したデータが無効化
されること無くデータ処理速度を向上させることを目的
とする。

【００３５】

【課題を解決するための手段】本発明では、データ待ち
状態とデータ保持状態とをデータ転送を主記憶装置１に
要求する命令により各々プレデータ待ち状態とプレデー
タ保持状態として他の命令（以下、「処理命令」と略
す）により要求された場合と区分し、制御回路６の中に
プレデータ待ち状態及びプレデータ保持状態を表すタグ
を設ける。

【００３６】図１に示す本発明の原理図において、Ｔ１
は更新データ保持状態であり、Ｔ２は無効データ保持状
態であり、Ｔ３はデータ待ち状態であり、Ｔ４はデータ
保持状態であり、Ｔ５はプレデータ待ち状態であり、Ｔ
６はプレデータ保持状態である。

【００３７】データ待ち状態Ｔ３は、処理命令によって
主記憶装置１に要求したデータが転送されるのをキャッ
シュ４が待っている状態であって、無効データ保持状態
Ｔ２においてプロセッサ３の実行した処理命令によりデ
ータが要求された場合に生じ、あるいはプレデータ待ち
状態Ｔ５においてプロセッサ３が該データを利用する処
理命令を実行した場合に生じ、主記憶装置１から転送さ
れたデータがキャッシュ４に格納された場合、データ保
持状態Ｔ４に遷移する状態である。

【００３８】データ保持状態Ｔ４は、キャッシュ４に保
持されているデータと主記憶装置１に保持されているデ
ータが等しく、且つ最新の状態であって、更新データ保
持状態Ｔ１において、キャッシュ４に保持されているデ
ータが主記憶装置１に格納された場合に生じ、あるいは
データ待ち状態Ｔ３において、主記憶装置１からキャッ
シュ４にデータが転送された場合に生じ、あるいはプレ
データ保持状態Ｔ６において該データを使用する処理命
令が実行された場合に生じ、別のデータ処理装置２から
データの無効化が通知された場合、無効データ保持状態
Ｔ２に遷移し、あるいはプロセッサ３からキャッシュ４
に処理結果が格納された場合、更新データ保持状態Ｔ１
に遷移する状態である。

【００３９】プレデータ待ち状態Ｔ５は、主記憶装置１
からキャッシュ４に転送されるデータを待っている状態
であって、無効データ保持状態Ｔ２においてプロセッサ
３で転送命令が実行された場合に生じ、プロセッサ３で
処理命令が実行された場合、データ待ち状態Ｔ３に遷移
し、転送命令で要求したデータが主記憶装置１から転送
された場合、プレデータ保持状態Ｔ６に遷移する状態で
ある。

【００４０】プレデータ保持状態Ｔ６は、キャッシュ４
に保持されているデータと主記憶装置１に保持されてい
るデータが等しく、且つ最新の状態であって、プレデー
タ待ち状態Ｔ５において、主記憶装置１からキャッシュ
４にデータが転送された場合に生じ、別のデータ処理装
置２からデータの無効化が通知された場合、プレデータ
待ち状態Ｔ５に遷移し、あるいはプロセッサ３で処理命
令が実行された場合、データ保持状態Ｔ４に遷移する状
態である。

【００４１】無効データ保持状態Ｔ２においてプロセッ
サ３により転送命令が実行されると、プレデータ待ち状
態Ｔ５に状態が遷移し、主記憶装置１からキャッシュ４
にデータ転送されるのを待つ。

【００４２】プレデータ待ち状態Ｔ５においてプロセッ
サ３により処理命令が実行されると、データ待ち状態に
状態Ｔ３に状態が遷移し、プレデータ待ち状態Ｔ５にお
いて主記憶装置１からキャッシュ４にデータが転送され
るとプレデータ保持状態Ｔ６に状態が遷移する。

【００４３】プレデータ保持状態Ｔ６において処理命令
が実行されるとデータ保持状態Ｔ４に状態が遷移し、別
のデータ処理装置２によりデータが無効化されると、キ
ャッシュ４はアドレスバス７０及び制御バス８０を介し
て主記憶装置１にデータ転送を要求し、プレデータ待ち
状態Ｔ５に状態が遷移して再度データが転送されるのを
待つ。

【００４４】以上説明したように、本発明によればあら
かじめキャッシュ４に転送したデータが無効化された場
合においても、再度主記憶装置１にデータ転送を要求
し、データ転送を待っている間に該データを利用する処
理命令を実行することになった場合においても、主記憶
装置１から転送されてきたデータを利用して処理命令を
実行することが出来るため、主記憶装置１からキャッシ
ュ４への転送時間が省略され、データ処理の高速化を図
ることができる。

【００４５】

【発明の実施の形態】図２は本発明の１実施例キャッシ
ュの状態定義図であり、図３は本発明の１実例状態遷移
フロー図（その１）であり、図４は本発明の１実施例状
態遷移フロー図（その２）である。

【００４６】ケース１の場合について図１，図２，図
３，図４，図５を参照しながら説明する。ステップＳ１
では、キャッシュＡ及びキャッシュＢは何れも無効デー
タ保持状態Ｔ２にある。

【００４７】転送命令がプロセッサＡで実行されると、
アドレス線８１及び制御線９１を介し制御回路Ａにデー
タ転送を主記憶装置１に要求するよう指示がなされ、制
御回路ＡによりタグＡが参照される。その結果、キャッ
シュＡに有効なデータが存在しないことが確認され、制
御回路Ａにより主記憶装置１に対しデータ転送が要求さ
れ、タグＡがプレデータ待ち状態Ｔ５に変更される。

【００４８】ステップＳ２では、キャッシュＡはプレデ
ータ待ち状態Ｔ５にあり、キャッシュＢは無効データ保
持状態Ｔ２にある。主記憶装置１からデータバス７０を
介してキャッシュＡにデータが転送されると制御回路Ａ
によりタグＡがプレデータ保持状態Ｔ６に変更される。

【００４９】ステップＳ３では、キャッシュＡはプレデ
ータ保持状態Ｔ６にあり、キャッシュＢは無効データ保
持状態Ｔ２にある。プロセッサＢでストア命令が実行さ
れると、データ線７１，アドレス線８１及び制御線９１
を介してキャッシュＢに処理結果が格納され、制御回路
ＢによりタグＢが更新データ保持状態Ｔ１に変更され
る。更に、制御回路Ｂにより制御回路Ａに対しアドレス
バス７０と制御バス８０を介して、該アドレスで指定さ
れる領域のデータの無効化が通知され、制御回路Ａによ
りタグＡがプレデータ待ち状態Ｔ５に変更される。

【００５０】ステップＳ４では、キャッシュＡはプレデ
ータ待ち状態Ｔ５にあり、キャッシュＢは更新データ保
持状態Ｔ１にある。キャッシュＢよりデータバス７０，
アドレスバス８０及び制御バス９０を介して主記憶装置
１にデータが転送されると、制御回路ＢによりタグＢが
データ保持状態Ｔ４に変更される。

【００５１】ステップＳ５では、キャッシュＡはプレデ
ータ待ち状態Ｔ５にあり、キャッシュＢはデータ保持状
態Ｔ４にある。プロセッサＡでロード命令が実行される
と制御回路ＡによりタグＡがデータ待ち状態Ｔ３に変更
されてステップ６に進み、ロード命令が実行されないと
ステップＳ８に進む。

【００５２】ステップＳ６では、キャッシュＡはデータ
待ち状態Ｔ３にあり、キャッシュＢはデータ保持状態Ｔ
４にある。主記憶装置１からデータバス７０を介してキ
ャッシュＡにデータが転送されると、制御回路Ａにより
タグＡがデータ保持状態Ｔ４に変更される。

【００５３】ステップＳ７では、キャッシュＡはデータ
保持状態Ｔ４にあり、キャッシュＢはデータ保持状態Ｔ
４にある。プロセッサＡによりキャッシュＡのデータを
入力としてロード命令が実行され、処理が終了する。

【００５４】ステップＳ８では、キャッシュＡはプレデ
ータ待ち状態Ｔ５にあり、キャッシュＢはデータ保持状
態Ｔ４にある。主記憶装置１からキャッシュＡにデータ
が転送され、制御回路ＡによりタグＡがプレデータ保持
状態Ｔ６に変更される。

【００５５】ステップＳ９では、キャッシュＡはプレデ
ータ保持状態Ｔ６にあり、キャッシュＢはデータ保持状
態Ｔ４にある。プロセッサＡでロード命令が実行される
とキャッシュＡからデータが読み出されて処理命令が実
行され、制御回路ＡによりタグＡがデータ保持状態Ｔ４
に変更される。

【００５６】ステップＳ１０では、キャッシュＡはデー
タ保持状態Ｔ４にあり、キャッシュＢはデータ保持状態
Ｔ４にある。以上で処理が終了する。

【００５７】尚、本実施例では主記憶装置に２台のデー
タ処理装置が接続された場合を例としているが、データ
処理装置が２台を越えて接続される場合においても同様
に処理が実施できる。

【００５８】

【発明の効果】以上の説明から明らかなように、本発明
によれば複数のデータ処理装置が主記憶装置に接続され
る構成においてあらかじめ主記憶装置からキャッシュに
転送したデータが別のデータ処理装置により無効化され
た場合、該データが繰り返しキャッシュに転送されるた
め、処理命令が実行される際にキャッシュにデータが存
在する確率が高まり、データ処理の高速化を図ることが
出来るという著しい工業的効果を有する。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 本発明の１実施例キャッシュの状態定義図

【図３】 本発明の１実施例状態遷移フロー図（その
１）

【図４】 本発明の１実施例状態遷移フロー図（その
２）

【図５】 データ処理装置と主記憶装置の接続構成図

【図６】 制御回路構成図

【図７】 従来例の状態遷移図

【図８】 従来例のキャッシュの状態定義図

【図９】 従来例の状態遷移フロー図（その１）

【図１０】 従来例の状態遷移フロー図（その２）

【符号の説明】

１ 主記憶装置 ２ データ処理装置 ３ プロセッサ ４ キャッシュ ５ 記憶回路 ６ 制御回路 ７０ データバス ８０ アドレスバス ９０ 制御バス ７１ データ線 ８１ アドレス線 ９１ 制御線 ４１ 制御線 Ｔ１ 更新データ保持状態 Ｔ２ 無効データ保持状態 Ｔ３ データ待ち状態 Ｔ４ データ保持状態 Ｔ５ プレデータ待ち状態 Ｔ６ プレデータ保持状態 Ｔ３’データ待ち状態 Ｔ４’データ保持状態

Claims (4)

【特許請求の範囲】
1. 【請求項１】 プロセッサからのデータ転送要求によ
   り、主記憶装置からキャッシュにデータを転送するデー
   タ処理方法において、 データ処理の実行に先立ち、あらかじめ処理に要するデ
   ータをキャッシュへ転送するよう主記憶装置に要求し、
   該データがデータ処理の実行前に無効化された場合には
   前記データを転送するよう再度主記憶装置に要求するこ
   とを特徴とするデータ処理方法。
2. 【請求項２】 主記憶装置からキャッシュへデータが転
   送されるのを待つデータ待ち状態と該データがキャッシ
   ュに格納されたデータ保持状態とを、データ処理の実行
   に備えあらかじめデータをキャッシュに用意するため生
   じたプレデータ待ち状態及びプレデータ保持状態と、デ
   ータ処理の実行により生じたデータ待ち状態及びデータ
   保持状態とに区分して記憶し、 プレデータ待ち状態でデータ処理が実行された場合には
   データ待ち状態に状態を遷移させ、プレデータ保持状態
   で保持するデータが無効化された場合にはキャッシュへ
   のデータ転送を主記憶装置に指示した後プレデータ待ち
   状態に状態を遷移させ、プレデータ保持状態でデータ処
   理が実行された場合にはデータ保持状態に状態を遷移さ
   せることを特徴とする請求項１のデータ処理方法。
3. 【請求項３】 プロセッサとキャッシュとから構成さ
   れ、共有する主記憶装置を介して別のデータ処理装置に
   接続されるデータ処理装置であって、 キャッシュへデータを転送するよう主記憶装置に要求す
   る転送命令と、キャッシュに格納されたデータが該転送
   命令により主記憶装置から転送されたデータであること
   を記憶する記憶手段とを有し、 データ処理の実行に先立ちあらかじめ前記転送命令で主
   記憶装置からキャッシュに転送されたデータが、データ
   処理の実行前に別のデータ処理装置により無効化された
   場合、前記記憶手段を参照して前記データを転送するよ
   う再度主記憶装置に要求することを特徴とするデータ処
   理装置。
4. 【請求項４】 前記転送命令によりキャッシュへデータ
   を転送するよう主記憶装置に指示した後、主記憶装置か
   らキャッシュへデータが転送される迄の間に該データを
   入力データとするデータ処理命令が実行された場合、 前記転送命令により転送されたデータを、前記データ処
   理命令により主記憶装置に要求され該主記憶装置より転
   送されたデータとしてデータ処理を実行することを特徴
   とする請求項３のデータ処理装置。