JPH0964212A - 不揮発性半導体記憶装置とその製造方法 - Google Patents

不揮発性半導体記憶装置とその製造方法

Info

Publication number
JPH0964212A
JPH0964212A JP7240899A JP24089995A JPH0964212A JP H0964212 A JPH0964212 A JP H0964212A JP 7240899 A JP7240899 A JP 7240899A JP 24089995 A JP24089995 A JP 24089995A JP H0964212 A JPH0964212 A JP H0964212A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
element isolation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7240899A
Other languages
English (en)
Other versions
JP3063586B2 (ja
Inventor
Yoshiyuki Suzuki
喜之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7240899A priority Critical patent/JP3063586B2/ja
Publication of JPH0964212A publication Critical patent/JPH0964212A/ja
Application granted granted Critical
Publication of JP3063586B2 publication Critical patent/JP3063586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 （修正有） 【課題】不揮発性半導体記憶装置のトンネル酸化ケイ素
膜の局部的薄膜化を抑制し、書き込み、及び消去可能回
数を増加させてデバイスの寿命を延ばす。 【解決手段】パッド酸化ケイ素膜121及び／又は酸化ケ
イ素膜124を化学気相堆積法、光励起化学気相堆積法、
及びプラズマ励起化学気相堆積法のうちのいずれかによ
り形成し、これらの膜の除去時に、熱酸化膜に比べてエ
ッチング速度が大きいため、素子分離酸化ケイ素膜の端
部がエッチングされず、トンネル酸化ケイ素膜の熱酸化
時の局部的薄膜化が抑制される。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体記憶装置及び
その製造方法に関し、特に、電界効果型トランジスタに
おいて他のどの導体部分とも直流的に絶縁膜にて絶縁分
離されたゲート電極（以下「浮遊ゲート電極」という）
と、この浮遊ゲート電極と絶縁されているが容量的に結
合しているゲート電極（以下「制御ゲート電極」とい
う）と、からなる二つ以上のゲート電極を持つ不揮発性
半導体記憶装置（例えばEEPROM（電気的に消去可能で書
き換え可能な読み出し専用メモリ）あるいは一括消去可
能なフラッシュメモリ等）の製造方法と構造に関する。
【０００２】より詳細には、本発明は、素子分離用の酸
化ケイ素膜（「素子分離酸化ケイ素膜」ともいう）の作
製方法に関する。
【０００３】また、浮遊ゲート電極の下に位置する酸化
ケイ素膜（トンネル酸化ケイ素膜）を作製する前工程に
おいて、電界効果型トランジスタのしきい値を調整する
ためのイオン注入が行われるが、本発明は、このイオン
注入前に形成する酸化ケイ素膜の作製方法に関する。
【０００４】本発明は、不揮発性半導体記憶装置の書き
込み及び消去可能数を増大させてデバイス寿命を増大さ
せるための技術に関し、特に、キャリアが通過するトン
ネル酸化ケイ素膜の素子分離酸化ケイ素膜端部の膜厚の
制御に関する。
【０００５】
【従来の技術】この種の不揮発性半導体装置の従来技術
として、例えば、(1)特開昭61−210638号公報（１頁第
４行、図１）、(2)特開昭61−43444号公報、(3)特開昭6
1−100945号公報、(4)特開平3−104228号公報、(5)特開
平4−139834号公報、(6)特開平4−299527号公報、(7)特
開平4−343479号公報、等に記載されたものがある。
【０００６】まず、従来技術として上記公報記載の技術
を紹介する。
【０００７】図１２に、従来の不揮発性半導体記憶装置
の構造を示す。
【０００８】通常ｐ形ケイ素（シリコン）基板を用い
る。素子分離酸化ケイ素膜623により各々のトランジス
タは電気的に分離されている。この従来の素子分離酸化
ケイ素膜およびトンネル酸化ケイ素膜の形成方法を図１
０及び図１１を参照しながら以下に説明する。
【０００９】まずケイ素基板510にパッド酸化ケイ素膜5
21を熱酸化により40nm程度形成する（図１０（Ａ）参
照）。
【００１０】この上に化学気相堆積（ＣＶＤ）法により
窒化ケイ素膜531を300nm程度堆積する（図１０（Ｂ）参
照）。
【００１１】この上にフォトレジストを塗布後、マスク
を通して選択的に露光を行った後、現像を行なう（図１
０（Ｃ）参照）。
【００１２】この状態で素子が形成される部分にのみレ
ジストが残る。このレジストをマスクとして窒化ケイ素
膜をドライエッチング法により除去する（図１０（Ｄ）
参照）。
【００１３】素子分離酸化ケイ素膜が形成された際に、
素子分離酸化ケイ素膜をゲート酸化膜として隣りあうト
ランジスタのソース部及びドレイン部を利用した寄生ト
ランジスタが見かけ上形成される。
【００１４】この寄生トランジスタが導通状態とならな
いように、窒化ケイ素膜531のエッチング時にマスクと
したレジストをもう一部マスクとして利用してホウ素を
イオン注入する。レジストを剥離後、980℃程度の水蒸
気雰囲気で熱酸化を行ない600〜800nm膜厚の酸化ケイ素
膜522を形成し、素子分離絶縁膜（以下、素子分離酸化
ケイ素膜と呼ぶ）とする（図１０（Ｅ）参照）。
【００１５】その後、マスクに用いた窒化ケイ素膜531
上に形成された酸化ケイ素膜522を緩衝フッ酸（buffere
d ＨＦ）にて除去する。そして、150℃程度のリン酸に
て窒化ケイ素膜531を除去する（図１０（Ｆ）参照）。
【００１６】窒化ケイ素膜とケイ素基板の間に設けられ
たパッド酸化ケイ素膜521を緩衝フッ酸にて除去する。
酸化ケイ素膜の除去は、後に熱酸化法にて酸化ケイ素膜
を形成する際、均一な膜厚を得るために十分なエッチン
グを行なう。このため素子分離酸化ケイ素膜も除去され
る。
【００１７】この結果、素子分離酸化ケイ素膜523は端
部が後退し、図１１（Ｇ）に示したような形状を呈す
る。
【００１８】その後、900℃程度の温度で水蒸気雰囲気
にて熱酸化法にて30nm程度の膜厚の酸化ケイ素膜524を
形成する（図１１（Ｈ）参照）。
【００１９】この酸化ケイ素膜524を通して電界効果型
トランジスタのしきい値を調整するためイオン注入を行
なう。比抵抗11〜16Ω・cmのｐ形ケイ素基板を用いた場
合ホウ素をイオン注入することが多い（図１１（Ｉ）参
照）。
【００２０】次に、緩衝フッ酸にて酸化ケイ素膜を除去
する（図１１（Ｊ）参照）。このエッチングにても次工
程のトンネル酸化ケイ素膜を熱酸化法にて形成する際、
余計な酸化ケイ素膜が残っていると膜厚のバラツキのた
めパッド酸化ケイ素膜と同様に長めにエッチングが行な
われる。
【００２１】このため、素子分離酸化ケイ素膜は、図１
１（Ｊ）に示すように、端部にて後退することになる。
【００２２】次に、トンネル酸化ケイ素膜525を熱酸化
法により形成する（図１１（Ｋ）参照）。その後、図１
２に示すような素子を形成する。
【００２３】素子分離酸化ケイ素膜の形成方法に関連す
る従来技術としては、いくつかのアイディアが提案され
ている。
【００２４】そして、素子分離酸化ケイ素膜の形成時に
マスクとなる窒化ケイ素膜の下に酸化ケイ素膜がくいこ
んで形成されるため、素子寸法がマスク通りにならな
い。
【００２５】この問題を解決し、かつ窒化ケイ素膜とケ
イ素基板との間のストレスの緩和を図る従来技術とし
て、例えば特開昭61−43444号公報には、図１３に示す
ように、窒化ケイ素膜を一部素子分離領域にはみ出すよ
うにした構成が提案されている。
【００２６】図１３において、11はｐ型Ｓｉ基板、12は
ストレス緩和用のＳｉＯ2膜、13は第１の窒化シリコン
（Ｓｉ3Ｎ4）膜、18は熱酸化膜、19はサイドウォール窒
化シリコン（Ｓｉ3Ｎ4）膜、19′はサイドウォール窒化
シリコン（Ｓｉ3Ｎ4）膜の耳状領域をそれぞれ示してい
る。
【００２７】すなわち、前記特開昭61−43444号公報に
は、窒化シリコン膜の耳状領域を予め形成しておいた薄
いＳｉＯ2膜状に堆積し、窒化シリコン膜の耳状領域の
シリコン基板とＳｉ基板との直接コンタクト領域を少な
くして双方間のストレスを緩和するようにした構成が提
案されている。ストレスを緩和するため酸化ケイ素膜の
上に窒化ケイ素膜を形成している（Ｓｉ3Ｎ4膜耳状領域
19′の端部にＳｉＯ2パッド部18を有する絶縁膜構造が
形成される）。図１３に示すような形状に対して、Ｏ点
でストップするような熱酸化を行うと、ちょうどマスク
寸法と同じ素子分離用の酸化ケイ素膜が形成される。
【００２８】酸化膜をパッドとして敷いてその上に窒化
膜を形成し、その窒化膜をマスクに選択酸化して素子分
離領域を形成する（LOCOS法）、別の従来技術として、
特開昭61−100945号公報には、アクティブ領域になる部
分を酸化膜上に窒化膜を形成した構造でマスキングし、
他の領域を選択酸化することによって素子分離領域を形
成してなるＭＯＳ型半導体集積回路装置において、該窒
化膜の下の該酸化膜のかわりに酸化窒化ケイ素膜を用い
た構成が提案されている。
【００２９】素子分離酸化中に窒化ケイ素膜の下部のパ
ッド酸化ケイ素膜を通して酸化が進行するが、この膜が
酸化窒化ケイ素膜に替ったことにより、この膜を通して
の酸化レートが遅くなるため横方向の酸化が抑制され
る。従って、窒化ケイ素膜下部への素子分離酸化ケイ素
膜の進入が抑制される。
【００３０】通常パッド酸化ケイ素膜は熱酸化法により
形成するが、特開昭61−210638号公報には、半導体基
板表面上に700℃以上の高温化学気相堆積法によりパッ
ド酸化ケイ素膜を形成すること、及び同一炉内にて化
学気相堆積法によりパッド酸化ケイ素膜とその上に窒化
ケイ素膜を堆積すること、この２点が開示されている。
【００３１】このの方法によればパッド酸化ケイ素膜
の形成後炉外へ取り出すことなく連続して窒化ケイ素膜
を堆積できるため、汚染が少なく且つ煩雑さも少ない
（作業者の負担を軽減する）。そして、700℃以上で化
学気相堆積法によりパッド酸化ケイ素膜を堆積するた
め、緻密な膜を得ることができる。
【００３２】そして、LOCOS構造において、素子分離用
酸化ケイ素膜を形成する際にパッド酸化ケイ素膜を薄く
すると、素子分離酸化ケイ素膜のトランジスタ形成領域
へのくい込みが少なくなり集積度を向上できるが、いわ
ゆるバーズビークが急峻な立ち上がり形状となり、この
ためストレスが大きくなり欠陥や接合リークが生ずる。
逆に、パッド酸化ケイ素膜を厚くすると素子分離酸化ケ
イ素膜端部のストレスは小さくなり、欠陥や接合リーク
は抑制できるが、素子分離酸化ケイ素膜のトランジスタ
形成領域へのくい込みが大きくなり、素子領域の微細化
に適さず集積度が低下する。
【００３３】そこで、特開平3−104228号公報には、図
１４に示すように、欠陥の発生や接合リークの問題が重
大でない部分はパッド酸化ケイ素膜を薄くし、欠陥の発
生や接合リークが問題となる場所ではパッド酸化ケイ素
膜を厚くすることにより集積度をできるだけ向上させな
がら、特性劣化をできる限り抑制するようにした構成が
提案されている。なお、図１４において、１はＳｉ基
板、２は酸化シリコン（ＳｉＯ2）の酸化薄膜、３は酸
化シリコン（ＳｉＯ2）の酸化厚膜、４はＳｉＯ2の酸化
膜層、５は酸化薄膜２による急峻なバーズビーク（ｌ
1）、６は酸化厚膜３による緩かなバーズビーク（ｌ2）
をそれぞれ示し、酸化薄膜２の厚さをｔ1、酸化厚膜３
の厚さをｔ2とすると、ｔ1＜ｔ2のとき、ｌ1＜ｌ2とな
る。
【００３４】電界効果トランジスタのしきい値調整用の
イオン注入前の酸化ケイ素膜の形成に関しては、酸化ケ
イ素膜を形成した後イオン注入を行ない、その後酸化ケ
イ素膜を除去する工程となる。
【００３５】例えば、特開平4−139834号公報には、ソ
ース部、ドレイン部を形成するためのイオン注入前に熱
酸化を行ない酸化ケイ素膜を形成し、イオン注入後希釈
フッ酸にて酸化ケイ素膜を除去する工程が開示されてい
る。
【００３６】また、特開平4−299527号公報には、酸化
膜を形成した後、ヒ素（Ａｓ）イオンを注入し、酸化膜
を除去する工程が記述されている。すなわち、同公報に
は、半導体基板上に熱酸化法により酸化膜を形成した後
気相成長法により窒化膜を形成し、レジストをマスクと
して該窒化膜及び酸化膜をパターニングした後チャネル
ストッパとなるボロンを注入し、その後レジストを除去
して熱酸化しLOCOSを形成し、次に所定膜厚の酸化膜を
形成し、ヒ素（Ａｓ）イオンを注入した後拡散、層を形
成して酸化膜を除去する工程が記載されている。
【００３７】さらに、特開平4−343479号公報には、熱
酸化膜を通してリンイオンとホウ素イオンを注入し、選
択的に酸化シリコン膜をエッチングする工程および酸化
シリコン膜を形成し、リンイオンを注入し、熱処理後ホ
ウ素をイオン注入し、その後酸化シリコン膜を選択的に
除去する工程が記載されている。
【００３８】
【発明が解決しようとする課題】しかしながら、上記従
来技術の第１の問題点は、パッド酸化ケイ素膜を熱酸化
法又は700℃以上の化学気相堆積法で形成すると、素子
分離酸化ケイ素膜を形成する熱酸化後、パッド酸化ケイ
素膜除去時に素子分離酸化ケイ素膜の端部が後退し、ス
トレスの大きい部分のケイ素基板表面が露出する。
【００３９】この部分は後のトンネル酸化ケイ素膜を形
成し、熱酸化する際他の部分に比べ速度が抑制され、膜
厚が局部的に薄くなる（図１５に示す素子分離酸化ケイ
素膜端部の断面透過電子顕微鏡（ＴＥＭ）で撮影した写
真を参照）。
【００４０】このような不揮発性半導体記憶装置におい
て、書き込み消去を繰り返すと、前述の薄い部分をキャ
リア（通常電子）が集中して通過するため、書き込み消
去回数、すなわち書き換え回数が１×105回程度で動作
不能になる。
【００４１】この理由は素子分離酸化ケイ素膜端部でト
ンネル酸化ケイ素膜が薄くなっているため、キャリアが
集中して通過するためである。
【００４２】第２の問題点は、トンネル酸化ケイ素膜の
形成前に、電界効果型トランジスタのしきい値電圧を調
整するためイオン注入を行うが、その前に通常熱酸化法
により酸化ケイ素膜を形成して、この膜を通してイオン
注入が行われる。
【００４３】イオン注入後、この酸化ケイ素膜を緩衝フ
ッ酸にてエッチングするが、第１の問題点で説明した場
合と同様に、デバイス作製領域上の酸化ケイ素膜をウェ
ハー全面に渡って完全に取り去るように長めにエッチン
グを行なう。
【００４４】この結果、素子分離酸化ケイ素膜がエッチ
ングされ、素子分離酸化ケイ素膜端のストレスの大きい
部分のケイ素基板が露出する。
【００４５】このような部分をトンネル酸化ケイ素膜の
形成のため熱酸化を行うと、素子分離酸化ケイ素膜端部
の部分のみストレスのため酸化速度が遅くなり、膜厚が
薄くなる。
【００４６】このような不揮発性半導体記憶装置におい
て、書き込み、及び消去を行うと、キャリア（通常電
子）が薄い部分に集中して通過するため、書き換え可能
回数が少くなる。
【００４７】その理由は、素子分離酸化ケイ素膜端部の
トンネル酸化ケイ素膜が薄くなっているためキャリアが
集中して通過するためである。
【００４８】以下に不揮発性半導体装置の中でフラッシ
ュメモリを取り挙げ、セル部全体のプロセスを説明す
る。
【００４９】通常、比抵抗１〜20Ω・cmのｐ形ケイ素基
板を用いる。
【００５０】まず、素子分離酸化ケイ素膜の形成のため
熱酸化法によりパッド酸化ケイ素膜521を形成後（図１
０（Ａ）参照）、窒化ケイ素膜531を300nm程度形成し
（図１０（Ｂ）参照）、この上にレジストを塗布し、マ
スクを通して露光を行ない、現像を行なう。この結果、
素子分離酸化ケイ素を形成する場所のレジストが除去さ
れる（図１０（Ｃ）参照）。
【００５１】次に、ドライエッチング装置にて窒化ケイ
素膜のエッチングを行ない、この部分の窒化ケイ素膜を
除去する（図１０（Ｄ）参照）。
【００５２】次に、素子分離酸化ケイ素膜の下部に形成
される寄生トランジスタが、素子分離酸化ケイ素膜上の
配線に印加される電圧により導通状態とならないように
ホウ素をイオン注入する（寄生トランジスタのしきい値
電圧を上げる）。
【００５３】レジストを剥離後、素子分離酸化ケイ素膜
523を形成するため950℃以上の温度で水蒸気雰囲気にて
熱酸化を行なう（図１０（Ｅ）参照）。通常、600〜800
nmの膜厚とする。
【００５４】次に、マスクとして用いた窒化ケイ素膜を
除くため、まず熱酸化中に形成された窒化ケイ素膜表面
の酸化ケイ素膜を緩衝フッ酸を用いて取り除く。次に、
150℃程度のリン酸を用いて窒化ケイ素膜を取り除く
（図１０（Ｆ）参照）。
【００５５】この後、パッド酸化ケイ素膜521を緩衝フ
ッ酸にて除去する（図１１（Ｇ）参照）。
【００５６】なお、このパッド酸化ケイ素膜の形成法と
エッチング時間とは、後に本発明に関連して説明され
る。
【００５７】次に、熱酸化を水蒸気雰囲気中で行なう
（図１１（Ｈ）参照）。
【００５８】この酸化ケイ素膜の形成法とエッチング時
間とは、本発明に関連して後に説明される。
【００５９】次に、トンネル酸化ケイ素膜525となるゲ
ート酸化ケイ素膜を水蒸気雰囲気にて熱酸化法により11
nmの厚さに形成する（図１１（Ｋ）参照）。
【００６０】次に、浮遊ゲート電極を形成するため多結
晶ケイ素（ポリシリコン）を必要な部分のみに残すよう
にレジストを塗布し、マスクを通して露光後現像して不
要な部分のレジストを除去する。
【００６１】ドライエッチング法により多結晶ケイ素を
エッチングする。この部分が浮遊ゲート電極となる。
【００６２】レジストを剥離後、制御ゲート電極と絶縁
分離しながら容量的に結合状態とするため、薄い絶縁膜
を形成する。この絶縁膜は浮遊ゲート電極上に化学気相
堆積法により約６nmの酸化ケイ素膜を堆積し、この上に
化学気相堆積法により約10nmの窒化ケイ素膜を堆積し、
この上に化学気相堆積法により約６nmの酸化ケイ素膜を
堆積して形成する。
【００６３】この上に制御ゲート電極を形成するため多
結晶ケイ素を250nm堆積し、リン拡散法でリンを導入す
る。この多結晶ケイ素の不必要な部分を除去するため、
レジストを塗布しマスクを通して露光後現像して不必要
な多結晶ケイ素上のレジストを除去する。
【００６４】ドライエッチング装置にて不必要な部分の
多結晶ケイ素のエッチングを行なう。部分的には、同時
に浮遊ゲート電極と制御ゲート電極間の絶縁膜とその下
部の浮遊ゲート電極の多結晶ケイ素をエッチングにより
除去する。
【００６５】レジストを剥離後、熱酸化法により酸化ケ
イ素膜を形成する。
【００６６】そして、電界効果型トランジスタのソース
部とドレイン部となるｎ形領域を形成するためリンを注
入する。
【００６７】次に、平坦化と、アルミニウム配線との絶
縁分離のためホウ素とリンを含んだ酸化ケイ素膜を700n
m程度化学気相堆積法により形成する。
【００６８】その後酸素雰囲気中にて900℃程度の温度
で熱処理し、ホウ素とリンを含んだ酸化ケイ素膜を熱流
動させ、ケイ素基板上の凹凸を反映した酸化ケイ素膜表
面上の凹凸を平坦化する。
【００６９】次に、ソース部、ドレイン部、制御ゲート
電極、通常の電界効果型トランジスタのゲート電極とア
ルミニウム配線とを電気的に接続するコンタクト孔を開
孔するため、レジストを塗布後、マスクを通して露光
し、現像することによりコンタクト孔開口部のレジスト
を除去する。
【００７０】緩衝フッ酸にてエッチングを行った後、ド
ライエッチング装置にてコンタクト孔を開孔する。
【００７１】レジストを剥離後、自然酸化膜を除去する
ため、緩衝フッ酸にてエッチングを行った後、すぐにア
ルミをスパッタリング法により約１μm厚に堆積する。
この導電膜の不要部分を除去するため、レジストを塗布
後、マスクを通して露光し、現像を行って不要なレジス
トを除去する。
【００７２】ドライエッチング法にて不要部分のアルミ
膜を除去する。レジストを剥離後、表面の多結晶ケイ素
をドライエッチング法により除去する。400℃程度の温
度にて水素雰囲気中で20分程度アニールを行なう。典型
的なゲート長は0.8μm、ゲート幅は0.6μm程度である。
【００７３】以上に述べた工程において、素子分離酸化
ケイ素膜の形成後のパッド酸化ケイ素膜除去時と、しき
い値調整用のホウ素をイオン注入後の緩衝フッ酸を用い
た酸化ケイ素膜除去時に、ウェハー面内の不要な酸化ケ
イ素膜を完全に除去するため長めにエッチングを行う。
この時に、素子分離酸化膜端のケイ素基板のストレスの
大きい部分が露出する。
【００７４】その後のしきい値調整用イオン注入時前の
熱酸化や、トンネル酸化ケイ素膜の形成時の熱酸化時に
ストレスの大きい部分の酸化速度が抑制されるため、図
１５の断面透過電子顕微鏡写真に示すように、局部的に
薄い部分ができる。図１５において、710はケイ素基
板、723は素子分離酸化ケイ素膜、725はトンネル酸化ケ
イ素膜、763は多結晶ケイ素膜をそれぞれ示している。
【００７５】このようなフラッシュメモリは以下のよう
にして動作する。
【００７６】まず読み出し動作について説明する。制御
ゲート電極に５Ｖ、ドレイン電極に３Ｖ、ソース電極、
ケイ素基板に０Ｖを印加して、読み出し動作を行なう。
【００７７】最初の浮遊ゲート電極は電気的にほぼ中性
なため、制御ゲート電極に印加した電圧だけでは、ソー
ス電極、ドレイン電極間に十分な電流は流れず、オン状
態と判定される。
【００７８】消去を行うには、制御ゲート電極に−12
Ｖ、ドレイン電極、ソース電極、及びケイ素基板に５Ｖ
を１ｍ秒間程印加すると、電子が浮遊ゲート電極より基
板に放出され、浮遊ゲート電極は正に帯電する。この操
作を以下消去動作とする。
【００７９】この状態で読み出し状態とすると浮遊ゲー
ト電極が正に帯電しているため、しきい値は下がり、チ
ャネルが形成され、ソース電極、ドレイン電極間に電流
が流れる。従って、オフ状態と判断される。
【００８０】書き込む場合には、制御ゲート電極＋13
Ｖ、ドレイン電極に４Ｖ、ソース電極、及びケイ素電極
に０Ｖを１ｍ秒間印加する。この動作を以下では書き込
み動作とする。
【００８１】浮遊ゲート電極に電子が注入され、電気的
にほぼ中和状態となる。この状態で読み出しモードとす
るとソース電極とドレイン電極間に電流は流れず、オン
状態と判断される。
【００８２】オン状態では、制御ゲート電極にかかる電
圧が2.5Ｖ程度でしきい値となる。これに対しオフ状態
では制御ゲート電極にかかる電圧が１Ｖ程度でしきい値
となる。
【００８３】このような書き込み、及び消去サイクルを
繰り返すと、通常、図１６に示すように、書き込みを行
ってもしきい値がオン時のしきい値まで上がりきらず、
消去を行ってもオフ時のしきい値まで下がらないように
なる。図１６は、文献（平成５年第54回応用物理学会学
術講演会講演予稿集、Ｎ.2、第672頁、27p-ZV-8、1993
年）に記載された、従来技術で作製した不揮発性半導体
記憶装置（フラッシュメモリ）における書き込み消去回
数（Cycles）に対するしきい値Ｖtの変化を示す図であ
る。横軸が書き込み消去回数、縦軸が制御ゲート電極で
のしきい値を示す。
【００８４】これはキャリアである電子が酸化ケイ素膜
中にトラップされ、酸化ケイ素膜の実質的障壁が高くな
り、キャリアが通過し難くなるためと考えられる。
【００８５】このような書き込み、及び消去時に、トン
ネル酸化ケイ素膜をキャリアが通過するわけであるが、
その膜厚が均一であればキャリアは一様に流れるため、
電子がトラップされる確率が小さくなり、書き込み、及
び消去時の障壁高さの変化が小さくなるため、寿命は長
いはずである。
【００８６】しかし、図１５に示したように、トンネル
酸化ケイ素膜に局所的に薄い所が存在すると、この部分
に集中してキャリア（通常電子）が流れることになり、
その結果、電子がトラップされる確率が高くなり、障壁
の高さも短い回数で高くなりデバイスの寿命が短くなる
原因となる。
【００８７】ここで、電界効果型トランジスタのソース
部、及びドレイン部間に電流が流れない状態をオン状態
とし、電流が流れる状態をオフ状態としたが、周辺回路
の組み方（設計法）等によりこれを逆に規定される場合
もある。
【００８８】このような現象が、上記公開特許公報等に
より抑制できるか否かを以下で検討する。
【００８９】まず前記特開昭61−43444号公報に開示さ
れている方法では、素子分離酸化ケイ素膜は設計通りに
作製できるが、酸化ケイ素膜とケイ素基板間のストレス
は緩和されない。また酸化膜除去時に、熱酸化膜同志で
あるためエッチング速度の差が大きくなく、ストレスが
大きい部分のケイ素基板が露出し、素子分離酸化ケイ素
膜端部でのトンネル酸化ケイ素膜の薄膜化は避けられな
い。
【００９０】また特開昭61−100945号公報に開示されて
いるパッド酸化ケイ素膜の代わりに酸化窒化ケイ素膜に
変えると、素子分離酸化ケイ素膜の形成時に酸化レート
が抑制されるが、ストレスの大きい部分は存在する。ま
た熱酸化法で形成された膜であるため、デバイス作製領
域上の酸化ケイ素膜を除く時、エッチング速度が同じで
あるため、ストレスの大きい部分のケイ素基板が露出
し、トンネル酸化ケイ素膜の素子分離酸化ケイ素膜端で
の薄膜化は改善されない。
【００９１】さらに前記特開昭61−210638号公報に開示
される従来技術では、パッド酸化ケイ素膜を700℃以上
の温度で化学気相堆積法により形成する。700℃以上の
高温で堆積した酸化ケイ素膜の緩衝フッ酸に対するエッ
チングレートは熱酸化膜により得られたエッチング速度
と１割程度しか変化しない。従って、後のパッド酸化ケ
イ素膜を除去する工程で熱酸化膜に対して10％程度しか
条件が緩くならず、ストレスの大きい部分のケイ素基板
が露出することが避けられず、トンネル酸化ケイ素膜を
形成する熱酸化時に、素子分離酸化ケイ素膜端での薄膜
化はほとんど抑制されないことになる。
【００９２】次に、前記特開平3−104228号公報に開示
される従来技術では、基本的にパッド酸化ケイ素膜の膜
厚を局所的に変えるだけであり、後のパッド酸化ケイ素
除去工程では厚いパッド酸化ケイ素膜厚でエッチング時
間が決まる。従って、ストレスの大きい部分の酸化ケイ
素膜を除去しないでおくには通常の熱酸化膜と同等であ
り、問題解決にはならない。
【００９３】また、前記特開平4−139834号公報におい
ては、熱酸化膜を形成した後、ソース部、及びドレイン
部を形成するためヒ素イオンを注入し、希釈フッ酸にて
酸化膜を除去している。
【００９４】本発明では酸化ケイ素膜を化学気相堆積
法、光励起化学気相堆積法、プラズマ励起化学気相堆積
法を用いて堆積している。
【００９５】前記特開平4−299527号公報においては、
気相成長法（化学気相堆積法と同じ）により酸化膜を堆
積した後、ＡｓＦ3を注入し、酸化膜を除去する工程
（工程ａ）と、酸化膜を形成してＡｓイオンを注入し、
酸化膜を除去する工程（工程ｂ）と、気相成長法（化学
気相堆積法と同じ）により酸化膜を堆積したのちＰＦ3
をイオン注入し酸化膜を除去する工程（工程ｃ）が記載
されている。工程ａはコンタクト部を形成するための工
程であり、工程ｂは拡散層を形成するための工程であ
り、工程ｃはコンタクト部を形成するための工程であ
る。化学気相堆積法で酸化ケイ素膜を堆積する部分のみ
は一致するが、フッ酸による酸化膜の除去は記載されて
いない。
【００９６】前記特開平4−343479号公報においては、
熱酸化法により酸化シリコン膜を形成してリンイオンと
ホウ素イオンをイオン注入し、選択的に酸化シリコン膜
をエッチング除去する工程と、酸化シリコン膜を形成し
リンイオン、ホウ素イオンを注入し酸化シリコン膜をエ
ッチングする工程とが記載されている。両工程共、拡散
層を形成する工程である。この場合、酸化ケイ素膜の形
成方法については、明熱酸化法のみが記載されている。
【００９７】従って、本発明の目的は、上記従来技術の
問題点を解消し、デバイス特性及び性能の向上を達成
し、且つデバイスの信頼性を向上するようにした半導体
記憶装置及びその製造方法を提供することにある。
【００９８】また、本発明は、不揮発性半導体記憶装置
の前述した問題点、すなわち、書き込み及び消去を例え
ば１×105回程度繰り返すと、書き込み動作及び消去動
作後、しきい値が許容範囲内に入らなくなり、事実上デ
バイスとして機能しなくなる（図１６参照）という問題
を解消し、書き込み、消去動作を１×105回よりも多数
回行っても、しきい値が許容範囲内に入る書き換え可能
回数を延ばすことによりデバイス寿命を延ばすようにし
た半導体記憶装置及びその製造方法を提供することを目
的とする。この場合、デバイス寿命を延ばすことは、デ
バイスの性能向上に相当し、また同じ書き換え回数を保
障するようにした場合、余裕が生じることから、デバイ
スの信頼性の向上を達成するものである。
【００９９】
【課題を解決するための手段】前記目的を達成するため
本発明は、素子分離用の酸化ケイ素膜を形成する際に、
半導体基板表面に設けられ窒化ケイ素膜がその上に形成
されるケイ素膜（「パッド酸化ケイ素膜」という）を、
予め定めた所定の温度範囲で、化学気相堆積法、光励起
化学気相堆積法、及びプラズマ励起化学気相堆積法のう
ちの少なくとも一を用いて形成することを特徴とする半
導体記憶装置の製造方法を提供する。
【０１００】本発明においては、前記所定の温度範囲の
上限が６００℃であることを特徴とする。
【０１０１】また、本発明は、電界効果型トランジスタ
のしきい値電圧を調整するためのイオン注入工程の前に
形成される酸化ケイ素膜を、予め定めた所定の温度範囲
で、化学気相堆積法、光励起化学気相堆積法、及びプラ
ズマ励起化学気相堆積法のうちの少なくとも一を用いて
形成することを特徴とする半導体記憶装置の製造方法を
提供する。
【０１０２】さらに、素子分離用酸化ケイ素膜端部にお
けるトンネル酸化ケイ素膜の膜厚が、平坦部の該トンネ
ル酸化ケイ素膜の膜厚に比べて予め定めた所定の比率以
上とされたことを特徴とする半導体記憶装置を提供す
る。
【０１０３】
【作用】本発明によれば、「パッド酸化ケイ素膜」と呼
ばれる素子分離酸化ケイ素膜を形成する際に用いる窒化
ケイ素膜の下部に接触し、かつケイ素基板の上部に接触
する酸化ケイ素膜を、600℃以下の化学気相堆積法、光
励起化学気相堆積法又はプラズマ励起化学気相堆積法を
用いて堆積することにより、このパッド酸化ケイ素膜の
除去時に熱酸化ケイ素膜と比べてエッチング速度の差が
大きくとれるため、ストレスの大きい素子分離酸化ケイ
素膜端部のケイ素基板の露出を、従来技術に比べ、抑制
することができる。
【０１０４】その結果、トンネル酸化ケイ素膜を形成す
る際、このキャリアの通過する膜において局部的に薄く
なることが抑制され、トンネル酸化ケイ素膜のキャリア
通過に伴う書き込み消去可能回数が向上し、デバイス寿
命が長くなる。
【０１０５】具体的には、素子分離酸化ケイ素膜を形成
した後、デバイス形成領域上のパッド酸化ケイ素膜の除
去を行う。
【０１０６】その際、ウェハー面内のパッド酸化ケイ素
膜を十分に除去するために、平均のパッド酸化ケイ素の
膜厚に相当するエッチング時間より長めに緩衝フッ酸を
用いてエッチングを行うことになる。
【０１０７】ウェハー内の平均膜厚より薄い部分につい
ては、ケイ素基板はエッチングされないため、素子分離
酸化ケイ素膜がエッチングされることになる。
【０１０８】この結果、素子分離酸化ケイ素膜の端のケ
イ素基板がエッチングにより露出する。
【０１０９】この部分は、厚い酸化ケイ素膜とケイ素基
板間のストレスが大きい部分である。
【０１１０】このような部分に、トンネル酸化ケイ素膜
を熱酸化法により形成すると、ストレスの大きい部分で
は酸化が抑制され薄くなってしまう。
【０１１１】その結果、上記［発明が解決しようとする
課題］にて説明した通りの問題が生じ、デバイスの寿命
が短くなる。
【０１１２】しかし、本発明の方法に従ってパッド酸化
ケイ素膜を形成すると、素子分離酸化ケイ素膜を形成し
た後のパッド酸化ケイ素膜のエッチングにおいて、緩衝
フッ酸によるエッチング速度は、素子分離酸化ケイ素膜
である熱酸化ケイ素膜に比べて２割以上速く、熱酸化に
よる膜厚の均一性は通常10％程度であることから、スト
レスの大きいケイ素基板部分が露出する割合が低くな
り、トンネル酸化ケイ素膜の局部的な薄膜化を抑制する
ことが可能となり、このためデバイス寿命を延ばすこと
ができる。
【０１１３】また、上記［発明が解決しようとする課
題］において説明したように、前記従来技術において
は、チャネルのしきい値調整のためホウ素注入の前の酸
化ケイ素膜の形成を熱酸化で行っているが、本発明に従
って、化学気相堆積法、光励起化学気相堆積法、又はプ
ラズマ励起化学気相堆積法を用いた場合、パッド酸化ケ
イ素膜に、本発明（請求項１）に記載された方法による
場合と同様に、後のトンネル酸化ケイ素膜の形成時に、
素子分離酸化ケイ素膜端で薄い部分が生じにくくなり、
不揮発性半導体記憶装置の書き込み及び消去可能回数が
増加し、デバイス寿命が長くなる。
【０１１４】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
【０１１５】図１乃至図３を参照して、本発明の第１の
実施形態を以下に説明する。
【０１１６】比抵抗４〜５Ω・cmのｐ形ケイ素基板110
を洗浄後、素子分離酸化ケイ素膜の形成のためのパッド
酸化ケイ素膜121を400℃で化学気相堆積法により40nm形
成する（図１（Ａ）参照）。
【０１１７】この上に化学気相堆積法により窒化ケイ素
膜131を300nm堆積する（図１（Ｂ）参照）。
【０１１８】この上にレジスト141を塗布し、マスクを
通して露光を行なう現像を行なう。その結果、素子分離
酸化ケイ素膜の形成領域のレジストが除去される（図１
（Ｃ）参照）。
【０１１９】次に、ドライエッチング装置にて窒化ケイ
素膜131のエッチングを行ない、レジスト開口部の窒化
ケイ素膜を除去する（図１（Ｄ）参照）。
【０１２０】次に、素子分離酸化ケイ素膜の下部に形成
される寄生トランジスタが、素子分離酸化膜上の配線に
印加される電圧により導通状態とならないように、ホウ
素（Ｂ）を70keＶのエネルギーでドーズ２×1013cm-2の
条件でイオン注入する（寄生トランジスタのしきい値電
圧Ｖtを上昇させる）。
【０１２１】レジストを剥離後、素子分離酸化ケイ素膜
を形成するため、980℃の温度で水蒸気雰囲気にて熱酸
化を行ない、膜厚800nmの素子分離酸化ケイ素膜123を形
成する（図１（Ｅ）参照）。
【０１２２】熱酸化中に酸化ケイ素膜となった窒化ケイ
素膜131の上部の膜122を緩衝フッ酸にて取り除く。そし
て、マスクとして用いた窒化ケイ素膜131を除くため
に、150℃のリン酸につける（図１（Ｆ）参照）。
【０１２３】この後、パッド酸化ケイ素膜121を除くた
めに、緩衝フッ酸にてエッチングを行う。この時、過剰
にエッチングして素子分離酸化ケイ素膜123の端部をエ
ッチングすることがなるべくないように、“パッド酸化
ケイ素膜の平均膜厚＋膜厚バラツキ分＋エッチングのバ
ラツキ分＋５％”程度の時間エッチングを行なうように
する。
【０１２４】その際、化学気相堆積法により堆積された
酸化ケイ素膜の緩衝フッ酸に対するエッチング速度は、
素子分離酸化ケイ素膜の形成のための熱酸化による熱処
理過程を経た後にも、熱酸化ケイ素膜に比べて２割程度
大きいため、パッド酸化ケイ素膜121の除去の際に、熱
酸化ケイ素膜である素子分離酸化ケイ素膜123をほとん
どエッチングせずに済む（図２（Ｇ）及び図３（Ａ）参
照）。
【０１２５】次に、略400℃で光励起化学気相堆積法に
より40nmの酸化ケイ素膜124を形成する（図２（Ｈ）及
び図３（Ｂ）参照）。
【０１２６】この酸化ケイ素膜124を通して電界効果型
トランジスタのしきい値を調整するため、ホウ素イオン
151を50keＶのエネルギーでドーズ１×1012cm-2で注入
する（図２（Ｉ）参照）。
【０１２７】緩衝フッ酸にて酸化ケイ素膜124を除去す
る（図２（Ｊ）及び図３（Ｃ）参照）。この時、前記し
たパッド酸化ケイ素膜121のエッチングの場合と同様
に、過剰なエッチングはなるべく避ける。
【０１２８】この酸化ケイ素膜124は熱処理されていな
いため、緩衝フッ酸に対するエッチング速度は熱酸化膜
に比べ３倍程速い。このため、緩衝フッ酸にて酸化ケイ
素膜124を除去する際、熱酸化法により形成された素子
分離酸化ケイ素膜123はほとんどエッチングされない。
【０１２９】洗浄後、水蒸気雰囲気にて750℃の温度に
て熱酸化を行ない、11nmの膜厚のトンネル酸化ケイ素膜
125を形成する（図２（Ｋ）及び図３（Ｄ）参照）。
【０１３０】この結果、従来の製造工程を用いた場合の
ようなトンネル酸化ケイ素膜の素子分離酸化ケイ素膜端
における薄膜化は抑制され、本実施形態の場合、素子分
離酸化ケイ素膜123端部におけるトンネル酸化ケイ素膜1
25の最も薄い箇所の膜厚は平坦部の99.8％となった。
【０１３１】次に、浮遊ゲート電極を形成するため多結
晶ケイ素を厚さ150nm堆積し、リン拡散を850℃で７分間
行なう。
【０１３２】この多結晶ケイ素を必要な部分のみに残す
ようにレジストを塗布し、マスクを通して露光後、現像
して不要な部分のレジストを除去する。
【０１３３】ドライエッチングにより多結晶ケイ素をエ
ッチングする。残った多結晶ケイ素部分が浮遊ゲート電
極となる。
【０１３４】レジストを剥離後、多結晶ケイ素からなる
制御用ゲート電極と絶縁分離しながら容量的に結合する
ための薄い絶縁膜を形成する。
【０１３５】この絶縁膜は浮遊ゲート電極上に化学気相
堆積法により６nmの酸化ケイ素膜を堆積し、その上に化
学気相堆積法により10nmの窒化ケイ素膜を堆積後、その
上に化学気相堆積法により６nmの酸化ケイ素膜を堆積し
形成する。
【０１３６】この上に制御ゲート電極を形成するため、
多結晶ケイ素を250nm堆積し、リン拡散を850℃で10分間
行なう。
【０１３７】この多結晶ケイ素の不必要な部分を除去す
るためレジストを塗布し、マスクを通して露光後、現像
して不必要な部分のレジストを除去する。
【０１３８】ドライエッチング装置にて不要部分の多結
晶ケイ素のエッチングを行なう。同時に部分的には浮遊
ゲート電極と制御ゲート電極間の絶縁膜をエッチング
し、更に下部の浮遊ゲート電極をエッチングにより除去
する。
【０１３９】レジストを剥離後、熱酸化により25nmの酸
化ケイ素膜を形成する。
【０１４０】そして、電界効果型トランジスタのソース
部分とドレイン部分となるｎ形領域を形成するため、リ
ンを40keVのエネルギーでドーズ２×1015cm-2でイオン
注入する。
【０１４１】次に、平坦化とアルミニウム配線との絶縁
分離のためホウ素とリンを含んだ酸化ケイ素膜を化学気
相堆積法により700nm膜厚形成する。その後酸素雰囲気
中にて900℃で10分間熱処理を行ない、基板表面上の凹
凸を反映した酸化膜上の凹凸を平坦化する。
【０１４２】次に、ソース部、ドレイン部、制御ゲート
電極部、及び通常の電界効果型トランジスタのゲート電
極部、ソース部、ドレイン部とアルミニウム配線とのコ
ンタクト孔を開孔するため、レジストを塗布後、マスク
を通して露光し現像することにより、コンタクト孔開孔
部のレジストを除去する。
【０１４３】緩衝フッ酸を用いて膜厚の半分程度のエッ
チングを行った後（ウエットエッチング後）、ドライエ
ッチング法にてコンタクト孔を開孔する。
【０１４４】この後、緩衝フッ酸にて自然酸化膜を除去
した後、すぐにアルミニウムを膜厚１μm程度スパッタ
リング法により堆積する。
【０１４５】このアルミニウム膜の不要部分を除去する
ため、レジストを塗布後、マスクを通して露光し、現像
を行って不要なレジストを除去する。そしてドライエッ
チング装置にて不要なアルミ膜を除去する。
【０１４６】レジストを剥離後、400℃の温度で水素雰
囲気中で20分間アニールを行なう。典型的なゲート長0.
6μm、ゲート幅0.8μm程度である。
【０１４７】本実施形態に係る製造工程においては、パ
ッド酸化ケイ素膜を化学気相堆積法により堆積する温度
範囲は、好ましくは200℃以上且つ600℃以下とする。
【０１４８】素子分離酸化ケイ素膜を形成した後のパッ
ド酸化ケイ素膜のエッチングにおいて、堆積温度が700
℃以上の膜では、緩衝フッ酸によるエッチング速度は熱
酸化ケイ素膜のエッチング速度との差が10％程度しかな
く、膜厚の形成時のバラツキが10％であるため、パッド
酸化ケイ素膜を完全に除去するように、長時間エッチン
グを行うと、素子分離酸化ケイ素膜がエッチングされ、
このため素子分離酸化ケイ素膜端のストレスの大きい部
分のケイ素基板が露出し、前記したように、トンネル酸
化ケイ素膜の素子分離酸化ケイ素膜の端部が薄くなり、
書き込み及び消去可能回数が低下し、デバイス寿命が短
くなる。
【０１４９】低温側の理由は、パッド酸化ケイ素膜がピ
ンホール等により粗くなり、素子分離酸化ケイ素膜がデ
バイス領域へ広くくい込み、デバイスの集積化が困難と
なるだけでなく、デバイス領域の酸化ケイ素膜厚がばら
つき、酸化ケイ素膜除去時に、より長い時間のエッチン
グが必要となり、素子分離酸化ケイ素膜の後退が大きく
なる。
【０１５０】前記のように、200℃以上及び600℃以下の
温度範囲で酸化ケイ素膜を堆積した場合、素子分離酸化
ケイ素膜のデバイス領域へのくい込みは少なく、緩衝フ
ッ酸によるエッチング時には、熱酸化法により形成した
酸化ケイ素膜に比べて２割以上エッチング速度が速く、
素子分離酸化ケイ素膜端部の酸化ケイ素膜をエッチング
する量が従来例よりも抑制される。
【０１５１】その結果、素子分離酸化ケイ素膜の端部の
ストレスの大きいケイ素基板の露出が抑制され、トンネ
ル酸化ケイ素膜の素子分離酸化ケイ素膜端部の薄膜化が
抑制される。
【０１５２】本実施形態に係る製造工程における、しき
い値調整用のイオン注入前の光励起化学気相堆積法によ
る酸化ケイ素膜の堆積温度は、室温以上で且つ600℃以
下とする。
【０１５３】温度の上限は化学気相堆積法と同様であ
り、低温の下限が室温に下がった理由は、酸化ケイ素膜
の使用目的が、イオン注入時の汚染防止であり、ある程
度覆われていれば汚染物は酸化ケイ素膜除去時にいっし
ょに除去されることによる。
【０１５４】本実施形態により製造された不揮発性半導
体記憶装置を電気的に動作させた。書き込み動作、消去
動作、及び読み出し動作は、前記した通りである。
【０１５５】従来の不揮発性半導体記憶装置では、書き
込み及び消去動作を例えば１×105回程度行なうと、制
御ゲート電極におけるしきい値が、同じ書き込み及び消
去動作で変動しに難くくなり、このためしきい値が許容
範囲内に入らなくなり動作不能となる。
【０１５６】これに対して、本実施形態で作製したデバ
イスでは書き込み、消去動作を９×105回以上行っても
正常に動作した。
【０１５７】図４及び図５を参照して、本発明の第２の
実施形態を以下に説明する。
【０１５８】比抵抗11〜16Ω・cmのｐ形ケイ素基板210
上に素子分離酸化ケイ素膜の形成のため、パッド酸化ケ
イ素膜221を200℃にて30nm光励起化学気相堆積法により
堆積する（図４（Ａ）参照）。
【０１５９】この上に化学気相堆積法により窒化ケイ素
膜231を350nm堆積する（図４（Ｂ）参照）。
【０１６０】この上にレジストを塗布してマスクを通し
て露光を行ない現像を行なう（図４（Ｃ）参照）。この
結果、素子分離酸化ケイ素膜を形成する場所のレジスト
が除去される。
【０１６１】ドライエッチング装置にてレジスト開口部
の窒化ケイ素膜231を除去する（図４（Ｄ）参照）。
【０１６２】次に、素子分離酸化ケイ素膜下部に形成さ
れる寄生トランジスタ素子分離酸化ケイ素膜上の配線に
印加される電圧により導通状態とならないようにボロン
を20keＶのエネルギーでドーズ２×1013cm-2注入する。
【０１６３】レジストを剥離後、素子分離酸化ケイ素膜
を形成するため、980℃の温度で水蒸気雰囲気にて熱酸
化を行ない600nmの酸化ケイ素膜223を形成する（図４
（Ｅ）参照）。
【０１６４】次に、熱酸化中に酸化ケイ素膜となった窒
化ケイ素膜231の上部の膜222を緩衝フッ酸により取り除
く。次に、マスクとして用いた窒化ケイ素膜231を150℃
のリン酸にて除去する（図４（Ｆ）参照）。
【０１６５】この後、パッド酸化ケイ素膜221を除くた
め緩衝フッ酸にてエッチングを行う（図５（Ｇ）参
照）。この時、過剰にエッチングして素子分離酸化ケイ
素膜の端部をなるべくエッチングしないように“パッド
酸化ケイ素膜平均膜厚＋膜厚バラツキ分＋エッチングの
バラツキ分＋５％”程度のエッチングを行う。
【０１６６】この時、光励起化学気相堆積法により堆積
した酸化ケイ素膜の緩衝フッ酸中でのエッチング速度
は、熱酸化法により形成した酸化ケイ素膜に比べて、素
子分離酸化ケイ素膜の熱酸化プロセスを経た後でも５割
程度大きいため、素子分離酸化ケイ素膜223の端部をほ
とんどエッチングせずにすむ。
【０１６７】次に、プラズマ励起化学気相堆積法により
300℃の温度で30nmの酸化ケイ素膜224を堆積する（図５
（Ｈ）参照）。
【０１６８】この酸化ケイ素膜224を通してトランジス
タのしきい値を調整するためホウ素イオン251をエネル
ギー20keＶでドーズ１×1012cm-2注入する（図５（Ｉ）
参照）。
【０１６９】次に、緩衝フッ酸にて酸化ケイ素膜224を
除去する（図５（Ｊ）参照）。このプラズマ励起化学気
相堆積法で堆積した酸化ケイ素膜224は、熱処理されて
いないため熱酸化膜に比べ緩衝フッ酸に対するエッチン
グ速度は４倍程度であり、熱酸化法で形成した素子分離
酸化ケイ素膜223のエッチングはほとんどおきない。こ
のため、素子分離酸化膜端部でのストレスの大きい部分
のケイ素基板の露出はおきない。
【０１７０】洗浄後、酸素雰囲気にて750℃の温度にて
熱酸化を行ない11nm膜厚のトンネル酸化ケイ素膜225を
形成する（図５（Ｋ）参照）。
【０１７１】この結果、従来技術の製造工程を用いた場
合のようなトンネル酸化ケイ素膜の素子分離酸化ケイ素
膜端における薄膜化は抑制され、最も薄い所で平坦部の
99.5％となった。この膜は、トンネルゲート酸化ケイ素
膜となり、完成した後の書き込み、及び消去動作時には
キャリア（ここでは主に電子）がこの膜を通過すること
になる。
【０１７２】次に、浮遊ゲート電極を形成するため、多
結晶ケイ素を厚さ150nm堆積し、リンイオンをエネルギ
ー60keＶでドーズ１×1015cm-2で注入する。この多結晶
ケイ素を必要な部分のみ残すため、レジストを塗布しマ
スクを通して露光後現像して不要な部分のレジストを除
去する。
【０１７３】ドライエッチングにより不要な多結晶ケイ
素を除去する。この部分が浮遊ゲート電極となる。レジ
ストを剥離後、多結晶ケイ素からなる制御ゲート電極と
絶縁しながらかつ容量的に結合するように薄い絶縁膜を
形成する。
【０１７４】この膜は浮遊ゲート電極上に化学気相堆積
法により６nmの酸化ケイ素膜を堆積し、この上に化学気
相堆積法により11nmの窒化ケイ素膜を堆積後、この上に
化学気相堆積法により６nmの酸化ケイ素膜を堆積して形
成する。この上に制御ゲート電極を形成するため多結晶
ケイ素を260nm堆積し、リン拡散を850℃で20分間行な
う。
【０１７５】この多結晶ケイ素の不要な部分を除去する
ため、レジストを塗布しマスクを通して露光後現像して
不要な部分を除去する。
【０１７６】次に、ドライエッチング装置にて不要な部
分の多結晶ケイ素のエッチングを行う。
【０１７７】レジストを剥離後、化学気相堆積法により
酸化ケイ素膜を25nm堆積する。電界効果型トランジスタ
のソース部とドレイン部となるｎ形領域を形成するた
め、リンをエネルギー40keＶでドーズ２×1015cm-2注入
する。
【０１７８】次に、平坦化とアルミニウム配線との絶縁
分離のため、ホウ素とリンを含んだ酸化ケイ素膜を化学
気相堆積法により700nmの膜厚形成する。
【０１７９】その後、酸素雰囲気中にて900℃で10分間
熱処理を行ない、ケイ素基板上の凹凸を反映した酸化ケ
イ素膜上の凹凸を平坦化する。
【０１８０】次に、ソース部、ドレイン部、制御ゲート
電極、及び通常の電界効果型トランジスタのゲート電
極、ソース部、ドレイン部とアルミニウム（Ａｌ）配線
とを電気的に接続するためのコンタクト孔を開孔するた
め、レジストを塗布後、マスクを通して露光し、現像を
行って不要なレジストを除去する。
【０１８１】緩衝フッ酸を用いて膜厚の半分ほどのエッ
チングを行った後、ドライエッチング装置にてコンタク
ト孔を開孔する。
【０１８２】その後、緩衝フッ酸にて自然酸化ケイ素膜
除去後すぐにアルミニウムを膜厚１μm程度スパッタン
リグ法により堆積する。このアルミニウム膜の不要な部
分を除去するため、レジストを塗布後、マスクを通して
露光し、現像を行って不要なレジストを除去する。ドラ
イエッチング装置にて不要なアルミニウム膜を除去す
る。
【０１８３】レジストを剥離後、約450℃の温度で水素
雰囲気中で20分間熱処理を行う。典型的なゲート長は0.
6μm、ゲート幅は0.8μm程度である。
【０１８４】本実施形態に係る製造工程においては、パ
ッド酸化ケイ素膜を光励起化学気相堆積法により堆積す
る時の堆積温度は、好ましくは、室温以上且つ600℃以
下とする。上限の理由は前記第１の実施形態の化学気相
堆積法の理由と同じである。下限が室温と前記第１の実
施形態の化学気相堆積法よりも低くなった理由は、光照
射により、より緻密な膜が形成できるようになったため
である。
【０１８５】本実施形態に係る製造工程におけるしきい
値調整用イオン注入の工程の前に、プラズマ励起化学気
相堆積法により堆積する酸化ケイ素膜の堆積温度は、好
ましくは600℃以下150℃以上とする。上限は前記第１の
実施形態において示した化学気相堆積法の場合と同じで
ある。下限の温度は化学反応が進まないためである。
【０１８６】本実施形態により製造された不揮発性半導
体記憶装置を電気的に動作させた。書き込み、及び消去
動作は、既に［発明が解決しようとする課題］にて説明
した通りである。
【０１８７】従来方法により製造した不揮発性半導体記
憶装置では、書き込み及び消去を１×105回程度行うと
制御ゲート電極でのしきい値が、同じ書き込み及び消去
動作で変動し難くなり、許容範囲内にしきい値が入らな
くなり動作不能となる。これに対し、本実施形態に係る
不揮発性半導体記憶装置の場合、９×105回まで書き込
み消去を行っても正常に動作した。
【０１８８】図６及び図７を参照して、本発明の第３の
実施形態を以下に説明する。
【０１８９】素子分離酸化ケイ素膜の形成のため、比抵
抗５〜11Ω・cmのｐ形ケイ素基板310上に300℃でプラズ
マ励起化学気相堆積法により35nm膜厚の酸化ケイ素膜32
1を堆積する（図６（Ａ）参照）。
【０１９０】この上に化学気相堆積法により窒化ケイ素
膜331を300nm堆積する（図６（Ｂ）参照）。
【０１９１】この上にレジスト341を塗布してマスクを
通して露光を行ない現像を行なう。この結果、素子分離
酸化ケイ素膜を形成する場所のレジストが除去される
（図６（Ｃ）参照）。
【０１９２】ドライエッチング装置にてエッチングを行
ない、レジスト開口部の窒化ケイ素膜を除去する（図６
（Ｄ）参照）。
【０１９３】次に、素子分離酸化ケイ素膜の下部に形成
される寄生トランジスタが素子分離酸化ケイ素膜上の配
線に印加される電圧により導通状態とならないようにホ
ウ素をエネルギー70keＶでドーズ量２×1013cm-2でイオ
ン注入する。
【０１９４】レジストを剥離後、素子分離酸化ケイ素膜
を形成するため、980℃の温度で水蒸気雰囲気にて熱酸
化を行ない、700nm膜厚の素子分離酸化ケイ素膜323を形
成する（図６（Ｅ）参照）。
【０１９５】次に、熱酸化中に酸化ケイ素膜となった窒
化ケイ素膜上部の膜322を緩衝フッ酸にて取り除く。
【０１９６】次に、マスクとして用いた窒化ケイ素膜33
1を除くため150℃のリン酸にてエッチングを行う（図６
（Ｆ）参照）。
【０１９７】その後、パッド酸化ケイ素膜321を除くた
め緩衝フッ酸にてエッチングを行う。その際、過剰にエ
ッチングして素子分離化ケイ素膜323の端部をエッチン
グすることがないように、“パッド酸化ケイ素膜平均膜
厚＋膜厚の面内バラツキ分＋エッチングのバラツキ分＋
５％”程度の時間エッチングを行う。
【０１９８】この緩衝フッ酸によるエッチングにおい
て、プラズマ励起化学気相堆積法により堆積した酸化ケ
イ素膜のエッチング速度は、熱酸化法により形成した酸
化ケイ素膜のエッチング速度に比べて、素子分離酸化ケ
イ素膜の形成のための熱酸化プロセスを経ても２割程度
大きいため、熱酸化法にて形成した素子分離酸化ケイ素
膜323をほとんどエッチングせずにすむ（図７（Ｇ）参
照）。
【０１９９】次に、熱酸化法を用いて900℃の温度にて2
0mmの酸化ケイ素膜324を形成する（図７（Ｈ）参照）。
【０２００】この酸化ケイ素膜324を通して、電界効果
型トランジスタのしきい値を調整するためのホウ素イオ
ン351をエネルギー20keＶでドーズ１×1012cm-2注入す
る（図７（Ｉ）参照）。
【０２０１】次に、緩衝フッ酸にて酸化ケイ素膜324を
除去する。エッチング時間は、“酸化ケイ素膜平均膜厚
＋膜厚の面内バラツキ分＋エッチングのバラツキ分＋５
％”程度でエッチングを行うことにより、素子分離酸化
ケイ素膜323の端部をなるべくエッチングしないように
する（図７（Ｊ）参照）。
【０２０２】洗浄後、水蒸気雰囲気にて750℃の温度に
て熱酸化を行ない10nm膜厚のトンネル酸化ケイ素膜325
を形成する（図７（Ｋ）参照）。
【０２０３】ここで、形成されたトンネル酸化ケイ素膜
325の素子分離酸化ケイ素膜323端部における最も薄い膜
厚は、平坦部の膜厚の99.1％であった。この膜は、トン
ネルゲート酸化ケイ素膜となり、書き込み、及び消去動
作時にキャリア（ここでは主に電子）が通過することと
なる。
【０２０４】次に、浮遊ゲート電極を形成するため、多
結晶ケイ素を厚さ150nm堆積し、リンイオンをエネルギ
ー60keＶでドーズ１×1015cm-2注入する。この多結晶ケ
イ素を必要な部分のみ残すようにレジストを塗布し、マ
スクを通して露光後現像して不要な部分のレジストを除
去する。ドライエッチングにより多結晶ケイ素をエッチ
ングする。この部分が浮遊ゲート電極となる。
【０２０５】レジストを剥離後、多結晶ケイ素からなる
制御ゲート電極と絶縁しながら容量的に結合するための
薄い絶縁膜を形成する。
【０２０６】この絶縁膜は、浮遊ゲート電極上に化学気
相堆積法により６nmの酸化ケイ素膜を堆積し、その上に
化学気相堆積法により10nmの窒化ケイ素膜を堆積し、そ
の上に化学気相堆積法により６nmの酸化ケイ素膜を堆積
して形成する。
【０２０７】この上に制御ゲート電極を形成するため、
多結晶ケイ素を260nm堆積し、リン拡散を850℃で30分間
行なう。この多結晶ケイ素の不要な部分を除去するた
め、レジストを塗布し、マスクを通して露光後、現像し
て不要な部分を除去する。ドライエッチング装置にて不
要な部分の多結晶ケイ素のエッチングを行う。
【０２０８】レジストを剥離後、化学気相堆積法により
酸化ケイ素膜を25nm堆積する。
【０２０９】次に、電界効果型トランジスタのソース部
とドレイン部となるｎ形領域を形成するため、リンをエ
ネルギー40keＶでドーズ２×1015cm-2注入する。
【０２１０】次に、平坦化とアルミニウム（Ａｌ）配線
との絶縁のために、ホウ素とリンを含んだ酸化ケイ素膜
を化学気相堆積法により700nm堆積する。
【０２１１】その後、酸素雰囲気中にて900℃で10分間
熱処理を行ない、ケイ素基板上の凹凸を反映した酸化ケ
イ素膜上の凹凸を平坦化する。
【０２１２】次に、ソース部、ドレイン部、制御ゲート
電極、通常の電界効果型トランジスタのゲート電極、ソ
ース部、ドレイン部とアルミ配線とを電気的に接続する
ためのコンタクト孔を開孔するためのレジストパターン
を形成する。レジストを塗布後、マスクを通して露光
し、現像してコンタクト孔開孔部のレジストを除去す
る。
【０２１３】緩衝フッ酸を用いて膜厚の半分程度のエッ
チングを行った後、ドライエッチング法によりコンタク
ト孔を開孔する。
【０２１４】この後、緩衝フッ酸を用いて自然酸化ケイ
素膜除去後すぐにアルミを膜厚１μm程度スパッタンリ
ング法により堆積する。このアルミ膜の不要な部分を除
去するため、レジストを塗布後、マスクを通して露光
し、現像を行って不要なレジストを除去する。ドライエ
ッチング装置にて不要なアルミ膜を除去する。
【０２１５】レジストを剥離後、400℃の温度にて水素
雰囲気中で20分間熱処理を行う。典型的なゲート長は0.
6μm、ゲート幅は0.8μm程度である。
【０２１６】本実施形態に係る製造工程のパッド酸化ケ
イ素膜をプラズマ励起化学気相堆積法により堆積する時
の堆積温度は300℃以上600℃以下とする。上限の理由は
第１の実施形態の化学気相堆積法の理由と同じである。
下限の温度が300℃まで上昇した理由はプラズマのエネ
ルギーにより膜にダメージが入りやすいためである。
【０２１７】本実施形態に係る製造工程のしきい値調整
用のイオン注入の前に形成する酸化ケイ素膜は熱酸化法
を用いており、素子分離酸化ケイ素膜端が堆積法を用い
た場合に比べてエッチングされてしまうため、前記第
１、第２の実施形態に比べて素子分離端が後退してしま
うが、従来の製造方法と比べて改善されており、表面の
ダメージを除去する効果がある。
【０２１８】本実施形態に係る不揮発性半導体記憶装置
を電気的に動作させた。書き込み、及び消去動作は上記
［発明が解決しようとする課題］で規定した通りであ
る。従来技術にて作製した不揮発性半導体記憶装置で
は、書き込み消去を１×105回程度行うと制御ゲート電
極でのしきい値が同じ書き込み動作、消去動作で変動し
難くなり、許容範囲内にしきい値が入らなくなり動作不
能となる。しかし、本実施形態に係る不揮発性半導体記
憶装置の場合、２×105回まで書き込み消去を行っても
正常に動作した。
【０２１９】図８及び図９を参照して、本発明の第４の
実施形態を以下に説明する。
【０２２０】比抵抗11〜16Ω・cmのｐ形ケイ素基板410
上にパッド酸化ケイ素膜421を900℃の熱酸化法により水
蒸気雰囲気中で30nm形成する（図８（Ａ）参照）。
【０２２１】この上に化学気相堆積法により窒化ケイ素
膜431を350nm堆積する（図８（Ｂ）参照）。
【０２２２】この上にレジストを塗布してマスクを通し
て露光し、現像を行なう。この結果、素子分離酸化ケイ
素膜を形成する場所のレジストが除去される（図８
（Ｃ）参照）。
【０２２３】ドライエッチング装置にてレジスト開口部
の窒化ケイ素膜を除去する（図８（Ｄ）参照）。
【０２２４】次に、素子分離酸化ケイ素膜の下部に形成
される寄生トランジスタが素子分離酸化ケイ素膜上の配
線に印加される電圧により導通状態とならないようにホ
ウ素をエネルギー70keＶでドーズ２×1013cm-2注入す
る。レジストを剥離後、素子分離酸化ケイ素膜423を形
成するため、980℃の温度で水蒸気雰囲気にて熱酸化を
行ない700nmの素子分離酸化ケイ素膜423を形成する（図
８（Ｅ）参照）。
【０２２５】次に、熱酸化中に酸化ケイ素膜となった窒
化ケイ素膜上部の膜422を緩衝フッ酸にて取り除く。次
に、マスクとして用いた窒化ケイ素膜431を除くため、1
50℃のリン酸にてエッチングを行う（図８（Ｆ）参
照）。
【０２２６】この後、パッド酸化ケイ素膜421を除くた
め、緩衝フッ酸にてエッチングを行う。この時、過剰に
エッチングして素子分離化ケイ素膜423の端部が後退し
ないように、“パッド酸化ケイ素膜の平均膜厚分＋膜厚
の面内バラツキ分＋エッチングのバラツキ分＋５％”程
度の時間エッチングを行う（図９（Ｇ）参照）。
【０２２７】次に、化学気相堆積法にて400℃の温度に
て20nmの酸化ケイ素膜424を形成する（図９（Ｈ）参
照）。
【０２２８】この酸化ケイ素膜を通して電界効果型トラ
ンジスタのしきい値を調整するためのホウ素イオン451
をエネルギー20keＶでドーズ１×1012cm-2注入する（図
９（Ｉ）参照）。
【０２２９】緩衝フッ酸にて酸化ケイ素膜424を“酸化
ケイ素膜の平均膜厚分＋膜厚の面内バラツキ分＋エッチ
ングのバラツキ分＋５％”程度の時間エッチングして除
去する。
【０２３０】この酸化ケイ素膜424は、素子分離酸化膜
作製のための熱酸化のような熱処理を受けていないた
め、緩衝フッ酸によるエッチング速度は、熱酸化膜に比
べ４倍以上であるため、熱酸化法で形成した素子分離酸
化ケイ素膜423のエッチングはほとんど生じない（図９
（Ｊ）参照）。
【０２３１】洗浄後、水蒸気雰囲気にて750℃の温度に
て熱酸化を行ない、10nmの膜厚のトンネル酸化ケイ素膜
425を形成する。このトンネル酸化ケイ素膜の素子分離
酸化ケイ素膜端部での最も薄い膜厚は平坦部の膜厚の9
9.3％であった（図９（Ｋ）参照）。この膜はトンネル
ゲート酸化ケイ素膜となり、書き込み、及び消去動作時
にキャリアが通過することとなる。
【０２３２】次に、浮遊ゲート電極を形成するため、多
結晶ケイ素を厚さ150nm堆積し、リンイオンをエネルギ
ー60keＶでドーズ１×1015cm-2注入する。この多結晶ケ
イ素を必要な部分のみ残すようにレジストを塗布し、マ
スクを通して露光後、現像して不要な部分のレジストを
除去する。
【０２３３】ドライエッチングにより多結晶ケイ素をエ
ッチングする。残った部分が浮遊ゲート電極となる。
【０２３４】レジストを剥離後、多結晶ケイ素制御ゲー
ト電極と絶縁分離しながら容量的に結合するための薄い
絶縁膜を形成する。この膜は浮遊ゲート電極上に化学気
相堆積法により20nmの酸化ケイ素膜を堆積して形成す
る。
【０２３５】この上に制御ゲート電極を形成するため多
結晶ケイ素を250nm堆積し、リン拡散を850℃の温度で20
分間行なう。
【０２３６】この多結晶ケイ素の不要な部分を除去する
ため、レジストを塗布し、マスクを通して露光後、現像
して不要レジストを除去する。ドライエッチング装置に
て不要な部分の多結晶ケイ素を除去する。
【０２３７】レジストを剥離後、化学気相堆積法により
酸化ケイ素膜を25nm堆積する。
【０２３８】電界効果型トランジスタのソース部とドレ
イン部となるｎ形領域を形成するため、リンをエネルギ
ー40keＶでドーズ２×1015cm-2注入する。
【０２３９】次に、平坦化とアルミ配線との絶縁のため
に、ホウ素とリンを含んだ酸化ケイ素膜を化学気相堆積
法により700nm堆積する。
【０２４０】その後酸素雰囲気中にて900℃で10分間熱
処理を行ない、ケイ素基板上の凹凸を反映した酸化ケイ
素膜上の凹凸を平坦化する。
【０２４１】次に、ソース部、ドレイン部、制御ゲート
電極部、及び通常の電界効果型トランジスタのゲート電
極部、ソース部、ドレイン部と、アルミ（Ａｌ）配線の
コンタクト孔を開孔するためのレジストパターンを形成
する。
【０２４２】レジストを塗布後、マスクを通して露光
し、現像することにより、コンタクト開孔部のレジスト
を除去する。
【０２４３】緩衝フッ酸を用いて膜厚の半分程度のエッ
チングを行った後、ドライエッチング法によりコンタク
ト孔を開孔する。
【０２４４】この後、緩衝フッ酸を用いて自然酸化膜除
去後すぐにアルミニウムを膜厚１μm程度スパッタンリ
ング法により堆積する。このアルミニウム膜の不要な部
分を除去するため、レジストを塗布後、マスクを通して
露光し、現像を行って不要なレジストを除去する。
【０２４５】ドライエッチング装置にて不要なアルミ膜
を除去する。レジストを剥離後、400℃の温度で水素雰
囲気中で20分間熱処理を行う。典型的なゲート長は0.6
μm、ゲート幅は0.8μm程度である。
【０２４６】本作製工程のパッド酸化ケイ素膜を熱酸化
法を用いて形成している。パッド酸化ケイ素膜の緩衝フ
ッ酸によるエッチング時、素子分離酸化ケイ素膜端が堆
積法で形成した場合に比べてエッチングされてしまうた
め、前記第１、第２の実施形態に比べて本発明の課題に
対して最良ではないが、表面のダメージを除去する効果
はある。
【０２４７】本作製工程のしきい値調整用イオン注入前
に形成する酸化ケイ素膜は化学気相堆積法により堆積し
ており、堆積温度は150℃以上600℃以下とする。上限の
理由は前記第１の実施形態の化学気相堆積法と同じであ
り、下限の理由は前記第２の実施形態の光励起化学堆積
法と同じである。
【０２４８】本実施形態に係る不揮発性半導体記憶装置
を電気的に動作させた。書き込み、消去動作は［発明が
解決しようとする課題］の所で定義した通りである。従
来の不揮発性半導体記憶装置では書き込み消去を１×10
5回程度行うと制御ゲート電極でのしきい値が同じ書き
込み動作、消去動作で変動し難くなり、許容範囲内にし
きい値が入らなくなり、動作不能となる。
【０２４９】これに対して、本実施形態に係る不揮発性
半導体記憶装置の場合、８×105回まで書き込み、消去
を行っても正常に動作した。
【０２５０】
【発明の効果】以上説明したように、本発明に係る不揮
発性半導体記憶装置においては、素子分離酸化ケイ素膜
端部のトンネル酸化ケイ素膜の膜厚が平坦部のトンネル
酸化ケイ素膜の膜厚に対して薄膜化することが抑制さ
れ、その端部における膜厚が平坦部の膜厚の99％以上と
され、これにより従来例では、書き込み消去回数が１×
105回程度までしか正常に動作しなかったのに対して、
本発明によれば、９×105回程度まで正常に動作するこ
とが可能とされるに至った。その理由は、書き込み、及
び消去時に、トンネル酸化ケイ素膜の素子分離端部にお
ける薄膜部に集中して流れていたキャリアが、膜厚の均
一性が向上した結果、膜全体を均一に流れるようになっ
たことによる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ａ）はパッド酸化ケイ素
膜の形成、（Ｂ）は窒化ケイ素膜の形成、（Ｃ）は窒化
ケイ素膜加工用レジスト膜の形成、（Ｄ）は窒化ケイ素
膜のレジスト開口部のエッチング、（Ｅ）は素子分離酸
化ケイ素膜の形成、（Ｆ）は窒化ケイ素膜の全面除去、
をそれぞれ示す図である。
【図２】本発明の第１の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ｇ）はパッド酸化ケイ素
膜のエッチング、（Ｈ）は酸化ケイ素膜の形成（Ｉ）は
ホウ素イオンの注入（Ｊ）は酸化ケイ素膜の除去（Ｋ）
はトンネル酸化ケイ素膜の形成、をそれぞれ示す図であ
る。
【図３】本発明の第１の実施形態の一部の工程の拡大図
であり、（Ａ）はパッド酸化ケイ素膜のエッチング、
（Ｂ）は酸化ケイ素膜の形成、（Ｃ）は酸化ケイ素膜の
除去、（Ｄ）はトンネル酸化ケイ素膜の形成、をそれぞ
れ示す図である。
【図４】本発明の第２の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ａ）はパッド酸化ケイ素
膜の形成、（Ｂ）は窒化ケイ素膜の形成、（Ｃ）は窒化
ケイ素膜加工用レジスト膜の形成、（Ｄ）は窒化ケイ素
膜のレジスト開口部のエッチング、（Ｅ）は素子分離酸
化ケイ素膜の形成、（Ｆ）は窒化ケイ素膜の全面除去、
をそれぞれ示す図である。
【図５】本発明の第２の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ｇ）はパッド酸化ケイ素
膜のエッチング、（Ｈ）は酸化ケイ素膜の形成（Ｉ）は
ホウ素イオンの注入（Ｊ）は酸化ケイ素膜の除去（Ｋ）
はトンネル酸化ケイ素膜の形成、をそれぞれ示す図であ
る。
【図６】本発明の第３の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ａ）はパッド酸化ケイ素
膜の形成、（Ｂ）は窒化ケイ素膜の形成、（Ｃ）は窒化
ケイ素膜加工用レジスト膜の形成、（Ｄ）は窒化ケイ素
膜のレジスト開口部のエッチング、（Ｅ）は素子分離酸
化ケイ素膜の形成、（Ｆ）は窒化ケイ素膜の全面除去、
をそれぞれ示す図である。
【図７】本発明の第３の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ｇ）はパッド酸化ケイ素
膜のエッチング、（Ｈ）は酸化ケイ素膜の形成（Ｉ）は
ホウ素イオンの注入（Ｊ）は酸化ケイ素膜の除去（Ｋ）
はトンネル酸化ケイ素膜の形成、をそれぞれ示す図であ
る。
【図８】本発明の第４の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ａ）はパッド酸化ケイ素
膜の形成、（Ｂ）は窒化ケイ素膜の形成、（Ｃ）は窒化
ケイ素膜加工用レジスト膜の形成、（Ｄ）は窒化ケイ素
膜のレジスト開口部のエッチング、（Ｅ）は素子分離酸
化ケイ素膜の形成、（Ｆ）は窒化ケイ素膜の全面除去、
をそれぞれ示す図である。
【図９】本発明の第４の実施形態を製造方法を工程順に
模式的に示す断面図であり、（Ｇ）はパッド酸化ケイ素
膜のエッチング、（Ｈ）は酸化ケイ素膜の形成（Ｉ）は
ホウ素イオンの注入（Ｊ）は酸化ケイ素膜の除去（Ｋ）
はトンネル酸化ケイ素膜の形成、をそれぞれ示す図であ
る。
【図１０】従来技術による製造方法を工程順に模式的に
示す断面図であり、（Ａ）はパッド酸化ケイ素膜の形
成、（Ｂ）は窒化ケイ素膜の形成、（Ｃ）は窒化ケイ素
膜加工用レジスト膜の形成、（Ｄ）は窒化ケイ素膜のレ
ジスト開口部のエッチング、（Ｅ）は素子分離酸化ケイ
素膜の形成、（Ｆ）は窒化ケイ素膜の全面除去、をそれ
ぞれ示す図である。
【図１１】従来技術による製造方法を工程順に模式的に
示す断面図であり、（Ｇ）はパッド酸化ケイ素膜のエッ
チング、（Ｈ）は酸化ケイ素膜の形成、（Ｉ）はホウ素
イオンの注入、（Ｊ）は酸化ケイ素膜の除去、（Ｋ）は
トンネル酸化ケイ素膜の形成、をそれぞれ示す図であ
る。
【図１２】従来例の素子の断面図である。
【図１３】特開昭61−43444号公報に記載された従来技
術の素子の断面を示す図である。
【図１４】特開平3−104228号公報に記載された従来技
術の素子の断面を示す図である。
【図１５】従来技術にて作製したデバイスの素子分離酸
化ケイ素膜端部の断面透過電子顕微鏡で撮影した写真を
示す図である。
【図１６】従来技術で作製した不揮発性半導体記憶装置
（フラッシュメモリ）における書き込み消去回数（Cycl
es）に対するしきい値Ｖtの変化を示す図である。
【符号の説明】
１ ケイ素基板 ２ 薄いパッド酸化ケイ素膜 ３ 厚いパッド酸化ケイ素膜 ４ 素子分離酸化ケイ素膜 ５ 急峻な素子分離酸化ケイ素膜端部 ６ 緩やかな素子分離酸化ケイ素膜端部 ｔ1 薄いパッド酸化ケイ素膜２の膜厚 ｔ2 厚いパッド酸化ケイ素膜３の膜厚 ｌ1 急峻な素子分離酸化ケイ素膜端部５の膜厚が変化
している部分をケイ素基板平坦面に投影した時の膜厚が
変化している部分の長さ ｌ2 緩やかな素子分離酸化ケイ素膜端部６の膜厚が変
化している部分をケイ素基板平坦面に投影した時の膜厚
が変化している部分の長さ 11 ｐ形ケイ素基板 12 ストレス緩和用酸化ケイ素膜 13 第１の窒化ケイ素膜 18 熱酸化ケイ素膜 19 サイドウォール窒化ケイ素膜 19′ 耳状窒化ケイ素膜 110 ケイ素基板 121 パッド酸化ケイ素膜 122 酸化ケイ素膜 123 素子分離酸化ケイ素膜 124 酸化ケイ素膜 125 トンネル酸化ケイ素膜 131 窒化ケイ素膜 141 レジスト膜 151 ホウ素イオン 210 ケイ素基板 221 パッド酸化ケイ素膜 222 酸化ケイ素膜 223 素子分離酸化ケイ素膜 224 酸化ケイ素膜 225 トンネル酸化ケイ素膜 231 窒化ケイ素膜 241 レジスト膜 251 ホウ素イオン 310 ケイ素基板 321 パッド酸化ケイ素膜 322 酸化ケイ素膜 323 素子分離酸化ケイ素膜 324 酸化ケイ素膜 325 トンネル酸化ケイ素膜 331 窒化ケイ素膜 341 レジスト膜 351 ホウ素イオン 410 ケイ素基板 421 パッド酸化ケイ素膜 422 酸化ケイ素膜 423 素子分離酸化ケイ素膜 424 酸化ケイ素膜 425 トンネル酸化ケイ素膜 431 窒化ケイ素膜 441 レジスト膜 451 ホウ素イオン 510 ケイ素基板 521 パッド酸化ケイ素膜 522 酸化ケイ素膜 523 素子分離酸化ケイ素膜 524 酸化ケイ素膜 525 トンネル酸化ケイ素膜 531 窒化ケイ素膜 541 レジスト膜 551 ホウ素イオン 610 ケイ素基板 623 素子分離酸化ケイ素膜 625 トンネル酸化ケイ素膜 626 絶縁膜 661 浮遊ゲート電極 662 制御ゲート電極 710 ケイ素基板 723 素子分離酸化ケイ素膜 725 トンネル酸化ケイ素膜 763 多結晶ケイ素膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 27/115

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】素子分離用の酸化ケイ素膜を形成する際
    に、半導体基板表面に設けられ且つ窒化ケイ素膜がその
    上に形成されるケイ素膜（以下「パッド酸化ケイ素膜」
    という）を、予め定めた所定の温度範囲で所定の化学気
    相堆積法により形成することを特徴とする半導体記憶装
    置の製造方法。
  2. 【請求項２】前記パッド酸化ケイ素膜が、化学気相堆積
    法、光励起化学気相堆積法、及びプラズマ励起化学気相
    堆積法のうちの少なくとも一を用いて形成されることを
    特徴とする請求項１記載の半導体記憶装置の製造方法。
  3. 【請求項３】電界効果型トランジスタのゲートしきい値
    電圧を調整するためのイオン注入工程の前に半導体基板
    上に形成される酸化ケイ素膜を、予め定めた所定の温度
    範囲で所定の化学気相堆積法により形成することを特徴
    とする半導体記憶装置の製造方法。
  4. 【請求項４】前記酸化ケイ素膜が、化学気相堆積法、光
    励起化学気相堆積法、及びプラズマ励起化学気相堆積法
    のうちの少なくとも一を用いて形成されることを特徴と
    する請求項３記載の半導体記憶装置の製造方法。
  5. 【請求項５】前記所定の温度範囲の上限が約６００℃で
    あることを特徴とする請求項１又は３記載の半導体記憶
    装置の製造方法。
  6. 【請求項６】前記所定の温度範囲の下限が約室温又はそ
    れ以上に設定されることを特徴とする請求項１又は３記
    載の半導体記憶装置の製造方法。
  7. 【請求項７】半導体基板上に形成される、不揮発性半導
    体記憶素子のキャリアが通過するトンネル酸化ケイ素膜
    の膜厚が、前記素子分離用の酸化ケイ素膜端部において
    平坦部の膜厚とほぼ等しいように形成されることを特徴
    とする請求項１〜６のいずれか一に記載の半導体記憶装
    置の製造方法。
  8. 【請求項８】(a)半導体基板表面にパッド酸化ケイ素膜
    を予め定めた所定の温度範囲にて化学気相成長法により
    形成する工程と、 (b)前記パッド酸化ケイ素膜上に窒化ケイ素膜を形成す
    る工程と、 (c)素子分離形成領域上の前記窒化ケイ素膜を除去する
    工程と、 (d)前記素子分離形成領域に熱酸化により素子分離用の
    酸化シリコン膜を形成する工程と、 (e)前記窒化ケイ素膜を除去する工程と、 (f)前記パッド酸化ケイ素膜をエッチングにより除去す
    る工程と、 を含み、 前記工程(f)において、前記素子分離用の酸化ケイ素膜
    の端部がほとんどエッチングされないようにしたことを
    特徴とする半導体記憶装置の製造方法。
  9. 【請求項９】(g)半導体基板表面及び素子分離用の酸化
    ケイ素膜を覆うように所定の温度範囲で化学気相成長法
    により酸化ケイ素膜を形成する工程と、 (h)前記酸化ケイ素膜を通してしきい値電圧制御用のイ
    オン注入を行なう工程と、 (i)前記酸化ケイ素膜をエッチングにより除去する工程
    と、 (j)前記半導体基板表面に不揮発性半導体記憶素子のト
    ンネル酸化ケイ素膜を形成する工程と、 を含み、 前記工程(i)において、前記素子分離用の酸化ケイ素膜
    の端部がほとんどエッチングされず、前記工程(j)で形
    成される前記トンネル酸化ケイ素膜の膜厚が、前記素子
    分離用の酸化ケイ素膜端部において平坦部の膜厚とほぼ
    等しいことを特徴とする半導体記憶装置の製造方法。
  10. 【請求項１０】素子分離用酸化ケイ素膜端部におけるト
    ンネル酸化ケイ素膜の膜厚が、平坦部の該トンネル酸化
    ケイ素膜の膜厚に比べて予め定めた所定の比率以上とさ
    れたことを特徴とする半導体記憶装置。
  11. 【請求項１１】前記トンネル酸化ケイ素膜が、前記素子
    分離用の酸化ケイ素膜端部においてその膜厚が平坦部の
    膜厚の略99％以上とされたことを特徴とする請求項１０
    記載の半導体記憶装置。
JP7240899A 1995-08-25 1995-08-25 不揮発性半導体記憶装置の製造方法 Expired - Fee Related JP3063586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7240899A JP3063586B2 (ja) 1995-08-25 1995-08-25 不揮発性半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240899A JP3063586B2 (ja) 1995-08-25 1995-08-25 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0964212A true JPH0964212A (ja) 1997-03-07
JP3063586B2 JP3063586B2 (ja) 2000-07-12

Family

ID=17066343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240899A Expired - Fee Related JP3063586B2 (ja) 1995-08-25 1995-08-25 不揮発性半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JP3063586B2 (ja)

Also Published As

Publication number Publication date
JP3063586B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
US6117730A (en) Integrated method by using high temperature oxide for top oxide and periphery gate oxide
US6734105B2 (en) Method for forming silicon quantum dots and method for fabricating nonvolatile memory device using the same
US6188103B1 (en) Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US6093607A (en) Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
JP3544308B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2942576B2 (ja) フローティング・ゲート・トランジスタの製造に用いるのに適した選択的突起限定方法
US6365455B1 (en) Flash memory process using polysilicon spacers
JPH04211177A (ja) 不揮発性半導体記憶装置およびその製造方法
KR19990002660A (ko) 반도체 소자의 제조 방법
JPH07240478A (ja) 不揮発性半導体メモリ装置の製造方法
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
US6121116A (en) Flash memory device isolation method and structure
KR20040055360A (ko) 플래쉬 메모리의 제조방법
JP3063586B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH10173075A (ja) 半導体装置の製造方法及び半導体記憶装置の製造方法
CN109903797A (zh) 分栅快闪存储器的制造方法及分栅快闪存储器
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
JPH11330425A (ja) 半導体装置の製造方法
JPH0897302A (ja) 半導体記憶装置の製造方法
JP3141520B2 (ja) 不揮発性記憶素子の製造方法
KR0142602B1 (ko) 플래쉬 이이피롬 소자의 제조방법
KR100309134B1 (ko) 비휘발성 메모리 셀 제조방법
JPH098154A (ja) 半導体メモリ装置及びその製造方法
JPH0521805A (ja) 半導体装置の製造方法
KR19990017051A (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000404

LAPS Cancellation because of no payment of annual fees