JPH0964160A - 半導体製造方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 残留吸着力を低減して静電吸着の信頼性の向
上を図る半導体製造方法および装置を提供する。 【構成】 ウェハ１を静電吸着によって保持しかつウェ
ハ１を載置する被処理物搭載面３ａに皮膜２が形成され
た試料台３と、被処理物搭載面３ａに露出する被処理物
接触面４ａを備えかつ周囲が第２絶縁材９によって覆わ
れて試料台３に設けられた導電性部材４と、試料台３を
アースに接続可能な第１スイッチ１０と、導電性部材４
をアースに接続可能な第２スイッチ１２と、ウェハ１の
周辺部６にプラズマを生成する高周波電源７と、被処理
物搭載面３ａに静電吸着力を発生させるＤＣ電源８とか
らなり、被処理物接触面４ａと表面２ａとが同一面に形
成され、導電性部材４と試料台３を各々アースに接続
し、試料台３に微小電力または逆電圧を印加してウェハ
１を試料台３から離脱させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被処理物を試料台に載
置して処理を行う半導体製造技術に関し、特に静電吸着
によって被処理物を保持する半導体製造方法および装置
に関するものである。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】プラズマを利用して被処理物に処理を行う
際に、被処理物の一例である半導体ウェハ（以降、単に
ウェハという）を静電吸着によって保持する試料台で
は、アルミニウムを母材とする場合が多い。

【０００４】したがって、ウェハを載置する被処理物搭
載面にアルミナなどの酸化物の絶縁材の粉末を溶射して
皮膜を形成し、これを誘電体とする。

【０００５】また、前記試料台では、その外周部に、所
定箇所の内径がウェハの外径より小さいセラミックス性
の絶縁性カバー部材を配置し、被処理物の裏面外周部に
前記絶縁性カバー部材の所定箇所をもぐり込ませた構成
としている。

【０００６】これにより、前記試料台に直流電源を接続
して、被処理物搭載面に静電吸着力を発生させ、ウェハ
を被処理物搭載面で静電吸着保持し、プラズマによって
ウェハに処理を行う。

【０００７】なお、処理終了後、ウェハを試料台から脱
離させる場合は、微少電力や逆電圧などを試料台に印加
することと、試料台を接地することとを併用している。

【０００８】ここで、静電吸着方式の試料台では、ウェ
ハの処理枚数を重ねるにつれ酸化物系の溶射皮膜に残留
電荷が蓄えられ、残留吸着力に起因する搬送ミスが発生
する。この残留吸着力への対策として、アースに接続可
能なプッシャーピンを備えた試料台が、例えば、特開平
４−２５３３５６号公報に記載されている。

【０００９】この試料台は、ウェハの脱離時に、前記プ
ッシャーピンをウェハに接触させ、さらに、前記プッシ
ャーピンをアースに接地するものである。

【００１０】

【発明が解決しようとする課題】ところが、前記した技
術の試料台においては、ウェハを介して残留電荷を除去
するため、プッシャーピンとウェハとの接触部にダメー
ジが入ることが問題とされる。

【００１１】そこで、本発明の目的は、残留吸着力を低
減して静電吸着の信頼性の向上を図る半導体製造方法お
よび装置を提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１４】すなわち、本発明による半導体製造方法
は、被処理物を試料台の被処理物搭載面に載置し、前記
被処理物の周辺部にプラズマを生成し、前記試料台に電
圧を印加して前記被処理物搭載面に静電吸着力を発生さ
せることにより、前記被処理物を前記試料台上で静電吸
着保持し、前記プラズマを利用して前記被処理物を処理
し、前記被処理物を前記試料台から離脱させる際に、前
記被処理物搭載面に露出する被処理物接触面を有した導
電性部材をアースに接続し、前記試料台に微小電力また
は逆電圧を印加するものである。

【００１５】さらに、本発明による半導体製造方法は、
被処理物を試料台の被処理物搭載面に載置し、前記被処
理物の周辺部にプラズマを生成し、前記試料台に電圧を
印加して前記被処理物搭載面に静電吸着力を発生させる
ことにより、前記被処理物を前記試料台上で静電吸着保
持し、前記プラズマを利用して前記被処理物を処理し、
前記被処理物を前記試料台から離脱させる際に、前記被
処理物搭載面に露出する被処理物接触面を有した導電性
部材と前記試料台を各々アースに接続し、前記試料台に
微小電力または逆電圧を印加するものである。

【００１６】また、本発明による半導体製造装置は、被
処理物を静電吸着によって保持しかつ前記被処理物を載
置する被処理物搭載面に第１絶縁材からなる皮膜が形成
された試料台と、前記試料台の被処理物搭載面に露出す
る被処理物接触面を備えかつ周囲が第２絶縁材によって
覆われて前記試料台に設けられた導電性部材と、前記試
料台をアースに接続可能な第１切り換え手段と、前記導
電性部材をアースに接続可能な第２切り換え手段と、前
記試料台の被処理物搭載面に静電吸着力を発生させる電
圧印加手段とを有し、前記導電性部材の被処理物接触面
と前記皮膜の表面とが同一面に形成されているものであ
る。

【００１７】さらに、本発明による半導体製造装置は、
被処理物を静電吸着によって保持しかつ前記被処理物を
載置する被処理物搭載面に第１絶縁材からなる皮膜が形
成された試料台と、前記試料台の被処理物搭載面に露出
する被処理物接触面を備えかつ周囲が第２絶縁材によっ
て覆われて前記試料台に設けられた導電性部材と、前記
試料台をアースに接続可能な第１切り換え手段と、前記
導電性部材をアースに接続可能な第２切り換え手段と、
前記被処理物の側面に対応した内周面を有しかつ前記内
周面の直径が前記被処理物の直径より大きく形成された
絶縁性カバー部材と、前記試料台の被処理物搭載面に載
置された被処理物の周辺部にプラズマを生成するプラズ
マ生成手段と、前記試料台の被処理物搭載面に静電吸着
力を発生させる電圧印加手段とを有し、前記導電性部材
の被処理物接触面と前記皮膜の表面とが同一面に形成さ
れているものである。

【００１８】なお、本発明による半導体製造装置は、前
記導電性部材が前記試料台に前記第２絶縁材を介して密
封圧入または密封接着されているものである。

【００１９】また、本発明による半導体製造装置は、前
記試料台の被処理物搭載面に形成された皮膜が粉状の絶
縁材を溶射して形成された膜である。

【００２０】さらに、本発明による半導体製造装置は、
前記試料台に設置された導電性部材の被処理物接触面と
前記皮膜の表面とが研磨によって同一面に形成されてい
るものである。

【００２１】

【作用】上記した手段によれば、試料台の被処理物搭載
面に形成された被膜と導電性部材の被処理物接触面とが
同一面に形成され、かつ静電吸着した被処理物を試料台
から離脱させる際に、被処理物搭載面に露出する被処理
物接触面を有した導電性部材をアースに接続し、試料台
に微小電力または逆電圧を印加することにより、被処理
物の処理個数が増えても被膜に蓄積される残留電荷を取
り除く（除電する）ことができる。

【００２２】これにより、試料台の被処理物搭載面にお
ける残留吸着力を低減することができる。

【００２３】また、導電性部材が試料台に第２絶縁材を
介して密封圧入または密封接着されていることにより、
被処理物の処理時に、試料台から真空が漏れることを防
止することができる。

【００２４】なお、試料台の被処理物搭載面に形成され
た皮膜が粉状の絶縁材を溶射して形成された膜であり、
また、導電性部材の被処理物接触面と皮膜の表面とが研
磨によって同一面に形成されていることにより、被処理
物に接触した導電性部材をアースに接続して除電する際
に、被処理物の裏面にダメージを与えるほどの大きな荷
重を加えなくても、除電を行うことができ、さらに、被
処理物を静電吸着状態から開放することができる。

【００２５】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００２６】図１は本発明による半導体製造装置の一実
施例であるエッチング装置の構造の一例を示す部分断面
図である。

【００２７】まず、本実施例の半導体製造装置は、プラ
ズマを利用して被処理物であるウェハ１にエッチング処
理を行うエッチング装置であり、その構成について説明
すると、ウェハ１を静電吸着によって保持しかつウェハ
１を載置する被処理物搭載面３ａに第１絶縁材からなる
皮膜２が形成された試料台３と、試料台３の被処理物搭
載面３ａに露出する被処理物接触面４ａを備えかつ周囲
が第２絶縁材９によって覆われて試料台３に設けられた
導電性部材４と、試料台３をアースに接続可能な第１切
り換え手段である第１スイッチ１０と、導電性部材４を
アースに接続可能な第２切り換え手段である第２スイッ
チ１２と、ウェハ１の側面１ａに対応した内周面５ａを
有しかつ内周面５ａの直径がウェハ１の直径より大きく
形成された絶縁性カバー部材５と、試料台３の被処理物
搭載面３ａに載置されたウェハ１の周辺部６にプラズマ
を生成するプラズマ生成手段である高周波電源７と、試
料台３の被処理物搭載面３ａに静電吸着力を発生させる
電圧印加手段であるＤＣ電源８とから構成されている。

【００２８】さらに、導電性部材４の被処理物接触面４
ａと皮膜２の表面２ａとが同一面に形成されている。

【００２９】ここで、本実施例による試料台３は、例え
ば、アルミニウムなどによって形成されたものであり、
試料台３をアースに接続する第１切り換え手段である第
１スイッチ１０が接続されている。

【００３０】したがって、試料台３の静電吸着面である
被処理物搭載面３ａに形成される皮膜２は絶縁材による
酸化物であり、例えば、アルミナなどの酸化物である。

【００３１】なお、皮膜２（第１絶縁材）は粉状のアル
ミナをプラズマを用いてジェット溶射して被処理物搭載
面３ａに形成したものであり、その厚さは、約５００μ
ｍ以下である。ただし、皮膜２はＣＶＤ装置などによっ
て堆積させて形成してもよい。

【００３２】また、本実施例による導電性部材４は、導
電性のアルミナなどのセラミック材によって形成され、
例えば、円筒形を成すものであり、試料台３の被処理物
搭載面３ａ内にその被処理物接触面４ａを露出させて、
第２絶縁材９を介して試料台３に密封圧入または密封接
着されて取り付けられている。

【００３３】すなわち、導電性部材４は試料台３に固定
された状態で、その周囲が第２絶縁材９によって覆わ
れ、さらに、導電性部材４をアースに接続する第２切り
換え手段である第２スイッチ１２が導電性部材４の端部
４ｂに接続されている。

【００３４】つまり、試料台３の被処理物搭載面３ａに
静電吸着されたウェハ１を試料台３から離脱させる際
に、導電性部材４をアースに接続し、ウェハ１内に帯電
した電荷を除電するものである。

【００３５】また、第２絶縁材９は、例えば、石英やア
ルミナなどの耐熱性の高い絶縁性のセラミックから形成
されるものである。

【００３６】なお、本実施例による半導体製造装置は、
導電性部材４の被処理物接触面４ａと皮膜２の表面２ａ
とが研磨によって同一面に形成されている。

【００３７】すなわち、試料台３に導電性部材４を取り
付け、試料台３の被処理物搭載面３ａに皮膜２の形成を
行った後、導電性部材４の被処理物接触面４ａと皮膜２
の表面２ａとが同一面になるように研磨などを行う。

【００３８】また、絶縁性カバー部材５はセラミック材
によって形成され、試料台３の外周部にはめ込み方式な
どによって設置されるものであり、ウェハ１の側面１ａ
に対応した内周面５ａを有し、その内周面５ａの直径
は、例えば、ウェハ１の直径より１ｍｍ程度大きく形成
されている。

【００３９】これによって、ウェハ１を載置する際の位
置ずれを防止し、さらに、試料台３の外周部における異
常放電を防止する。

【００４０】また、試料台３には、プラズマ生成手段で
ある高周波電源７と電圧印加手段であるＤＣ電源８とが
フィルター１１を介してそれぞれ接続されており、例え
ば、ＤＣ電源８は正負両方の電圧を印加できるものであ
る。

【００４１】ここで、フィルター１１は、ＤＣ電源８に
よる直流電流が高周波電源７側に流れることと、高周波
電源７による高周波がＤＣ電源８側に流れることをそれ
ぞれ防止する遮断回路である。

【００４２】すなわち、高周波電源７によりプラズマ生
成後、ＤＣ電源８によりＤＣ電圧を試料台３に印加して
ウェハ１の静電吸着を行う。

【００４３】次に、本実施例の半導体製造方法について
説明する。

【００４４】なお、前記半導体製造方法の一例として、
ここではエッチング方法について説明する。

【００４５】まず、被処理物の一例であるウェハ１を試
料台３の被処理物搭載面３ａに載置する。

【００４６】この時、絶縁性カバー部材５の内周面５ａ
がウェハ１を案内し、ウェハ１の位置ずれを防止する。

【００４７】その後、試料台３に接続された第１スイッ
チ１０および導電性部材４に接続された第２スイッチ１
２の両者をＯＦＦ状態（開状態）とし、プラズマ生成手
段である高周波電源７によってウェハ１の周辺部６もし
くはその上方にプラズマを生成する。

【００４８】続いて、ＤＣ電源８により直流電圧を試料
台３に印加して被処理物搭載面３ａに静電吸着力を発生
させ、これにより、ウェハ１の静電吸着を行う。この
時、ウェハ１の裏面は、被処理物搭載面３ａに形成され
た皮膜２の表面２ａと、かつ表面２ａと同一面に形成さ
れた導電性部材４の被処理物接触面４ａとに接触してい
る。

【００４９】その後、前記プラズマを利用してウェハ１
の所定箇所、例えば、中央付近をエッチング処理する。

【００５０】処理終了後、試料台３に接続された第１ス
イッチ１０および導電性部材４に接続された第２スイッ
チ１２の両者を各々ＯＮ状態（閉状態）とし、各々をア
ースに接続する。

【００５１】この状態で、例えば、高周波電源７とＤＣ
電源８とを用いて試料台３に微小電力または逆電圧を印
加することにより、試料台３の被処理物搭載面３ａ上の
皮膜２内における残留電荷やウェハ１内における残留電
荷をアースに逃がすことができる。すなわち、皮膜２や
ウェハ１を除電することができる。

【００５２】その後、ウェハ１を試料台３から離脱させ
る。

【００５３】なお、被処理物搭載面３ａ上の皮膜２やウ
ェハ１を除電する際に、試料台３に接続された第１スイ
ッチ１０はＯＦＦ（開状態）のままで、導電性部材４に
接続された第２スイッチ１２だけをＯＮ状態（閉状態）
として、導電性部材４だけをアースに接続してもよい。

【００５４】これによっても、被処理物搭載面３ａ上の
皮膜２やウェハ１の除電を行うことができる。

【００５５】次に、本実施例の半導体製造方法および装
置によって得られる作用効果について説明する。

【００５６】すなわち、試料台３の被処理物搭載面３ａ
に形成された皮膜２と導電性部材４の被処理物接触面４
ａとが同一面に形成され、かつ静電吸着したウェハ１を
試料台３から離脱させる際に、被処理物搭載面３ａに露
出する被処理物接触面４ａを有した導電性部材４をアー
スに接続し、試料台３に微小電力または逆電圧を印加す
ることにより、ウェハ１の処理個数が増えても皮膜２に
蓄積される残留電荷を取り除くことができる（除電する
ことができる）。

【００５７】これにより、試料台３の被処理物搭載面３
ａにおける残留吸着力を低減することができるため、ウ
ェハ１の搬送時の搬送不良を低減することができる。

【００５８】その結果、試料台３における静電吸着の信
頼性および搬送時の信頼性の向上を図ることができる。

【００５９】さらに、ウェハ１の搬送時の搬送不良を低
減することができるため、ウェハ１の歩留りを向上させ
ることができる。

【００６０】また、導電性部材４が試料台３に第２絶縁
材９を介して密封圧入または密封接着されていることに
より、ウェハ１の処理時に、試料台３から真空が漏れる
ことを防止することができる。

【００６１】その結果、ウェハ１の処理を高精度に行う
ことができる。

【００６２】なお、試料台３の被処理物搭載面３ａに形
成された皮膜２が粉状の絶縁材を溶射して形成された膜
であり、また、導電性部材４の被処理物接触面４ａと皮
膜２の表面２ａとが研磨によって同一面に形成されてい
ることにより、ウェハ１に接触した導電性部材４をアー
スに接続して除電する際に、ウェハ１の裏面にダメージ
を与えるほどの大きな荷重を加えなくても、除電を行う
ことができ、さらに、ウェハ１を静電吸着状態から開放
することができる。

【００６３】これにより、ウェハ１の裏面にダメージを
与えることを低減できるため、ウェハ１の歩留りを向上
させることができる。

【００６４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００６５】例えば、前記実施例では、本発明の半導体
製造装置がエッチング装置の場合について説明したが、
前記半導体製造装置はエッチング装置だけでなく、被処
理物を試料台に静電吸着保持して処理を行う半導体製造
装置であれば、例えば、プラズマＣＶＤ装置、スパッタ
装置などであってもよく、プラズマを利用しない描画装
置などであってもよい。なお、プラズマを利用しない場
合には、高周波電源などのプラズマ生成手段や、試料台
に取り付けられた絶縁性カバー部材などは設けられてい
なくてもよい。

【００６６】また、前記実施例の試料台においては、被
処理物の冷却手段は特に設けられていないが、被処理物
を冷却するガス冷却機構などが設置されていてもよい。

【００６７】さらに、前記実施例によるプラズマ生成手
段は高周波電源であるが、他のプラズマ生成手段が設け
られていれば、前記高周波電源は接続されていなくても
よい。

【００６８】また、図２に示す他の実施例の半導体製造
装置のように、試料台３の導電性部材４が設置される箇
所に貫通孔１４が設けられ、貫通孔１４を使用して、棒
状などの導電接続部材１３を介して導電性部材４をアー
スに接続してもよい。

【００６９】この場合でも、導電性部材４を設置する際
に、その周囲を第２絶縁材９によって覆い、第２絶縁材
９を介して試料台３に密封した状態で設置することによ
り、真空の漏れを防止することができる。

【００７０】すなわち、静電吸着したウェハ１を試料台
３から離脱させる際に、試料台３に微小電力または逆電
圧を印加することにより、前記実施例の半導体製造装置
と同様の効果を得ることができる。

【００７１】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００７２】（１）．静電吸着した被処理物を試料台か
ら離脱させる際に、試料台に設置された導電性部材をア
ースに接続し、試料台に微小電力または逆電圧を印加す
ることにより、被処理物の処理個数が増えても被処理物
搭載面に形成された被膜に蓄積される残留電荷を取り除
くことができる。これにより、試料台の被処理物搭載面
における残留吸着力を低減することができるため、被処
理物の搬送時の搬送不良を低減することができる。その
結果、試料台における静電吸着の信頼性および搬送時の
信頼性の向上を図ることができる。

【００７３】（２）．被処理物の搬送時の搬送不良を低
減することができるため、被処理物の歩留りを向上させ
ることができる。

【００７４】（３）．導電性部材が試料台に密封圧入ま
たは密封接着されていることにより、被処理物の処理時
に、試料台から真空が漏れることを防止することができ
る。その結果、被処理物の処理を高精度に行うことがで
きる。

【００７５】（４）．導電性部材の被処理物接触面と皮
膜の表面とが研磨によって同一面に形成されていること
により、被処理物に接触した導電性部材をアースに接続
して除電する際に、被処理物の裏面にダメージを与える
ほどの大きな荷重を加えなくても、除電を行うことがで
き、さらに、被処理物を静電吸着状態から開放すること
ができる。これにより、被処理物の裏面にダメージを与
えることを低減できるため、被処理物の歩留りを向上さ
せることができる。

【図面の簡単な説明】

【図１】本発明による半導体製造装置の一実施例である
エッチング装置の構造の一例を示す部分断面図である。

【図２】本発明による半導体製造装置の他の実施例であ
るエッチング装置の構造の一例を示す部分断面図であ
る。

【符号の説明】

１ ウェハ（被処理物） １ａ 側面 ２ 皮膜（第１絶縁材） ２ａ 表面 ３ 試料台 ３ａ 被処理物搭載面 ４ 導電性部材 ４ａ 被処理物接触面 ４ｂ 端部 ５ 絶縁性カバー部材 ５ａ 内周面 ６ 周辺部 ７ 高周波電源（プラズマ生成手段） ８ ＤＣ電源（電圧印加手段） ９ 第２絶縁材 １０ 第１スイッチ（第１切り換え手段） １１ フィルター １２ 第２スイッチ（第２切り換え手段） １３ 導電性接続部材 １４ 貫通孔

───────────────────────────────────────────────────── フロントページの続き (72)発明者 名取 巌 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 プラズマを利用して被処理物を処理する
   半導体製造方法であって、 前記被処理物を試料台の被処理物搭載面に載置し、 前記被処理物の周辺部に前記プラズマを生成し、 前記試料台に電圧を印加して前記被処理物搭載面に静電
   吸着力を発生させることにより、前記被処理物を前記試
   料台上で静電吸着保持し、 前記プラズマを利用して前記被処理物を処理し、 前記被処理物を前記試料台から離脱させる際に、前記被
   処理物搭載面に露出する被処理物接触面を有した導電性
   部材をアースに接続し、前記試料台に微小電力または逆
   電圧を印加することを特徴とする半導体製造方法。
2. 【請求項２】 プラズマを利用して被処理物を処理する
   半導体製造方法であって、 前記被処理物を試料台の被処理物搭載面に載置し、 前記被処理物の周辺部に前記プラズマを生成し、 前記試料台に電圧を印加して前記被処理物搭載面に静電
   吸着力を発生させることにより、前記被処理物を前記試
   料台上で静電吸着保持し、 前記プラズマを利用して前記被処理物を処理し、 前記被処理物を前記試料台から離脱させる際に、前記被
   処理物搭載面に露出する被処理物接触面を有した導電性
   部材と前記試料台を各々アースに接続し、前記試料台に
   微小電力または逆電圧を印加することを特徴とする半導
   体製造方法。
3. 【請求項３】 被処理物に処理を行う半導体製造装置で
   あって、 前記被処理物を静電吸着によって保持し、かつ前記被処
   理物を載置する被処理物搭載面に第１絶縁材からなる皮
   膜が形成された試料台と、 前記試料台の被処理物搭載面に露出する被処理物接触面
   を備え、かつ周囲が第２絶縁材によって覆われて前記試
   料台に設けられた導電性部材と、 前記試料台をアースに接続可能な第１切り換え手段と、 前記導電性部材をアースに接続可能な第２切り換え手段
   と、 前記試料台の被処理物搭載面に静電吸着力を発生させる
   電圧印加手段とを有し、 前記導電性部材の被処理物接触面と前記皮膜の表面とが
   同一面に形成されていることを特徴とする半導体製造装
   置。
4. 【請求項４】 被処理物に処理を行う半導体製造装置で
   あって、 前記被処理物を静電吸着によって保持し、かつ前記被処
   理物を載置する被処理物搭載面に第１絶縁材からなる皮
   膜が形成された試料台と、 前記試料台の被処理物搭載面に露出する被処理物接触面
   を備え、かつ周囲が第２絶縁材によって覆われて前記試
   料台に設けられた導電性部材と、 前記試料台をアースに接続可能な第１切り換え手段と、 前記導電性部材をアースに接続可能な第２切り換え手段
   と、 前記被処理物の側面に対応した内周面を有し、かつ前記
   内周面の直径が前記被処理物の直径より大きく形成され
   た絶縁性カバー部材と、 前記試料台の被処理物搭載面に載置された被処理物の周
   辺部にプラズマを生成するプラズマ生成手段と、 前記試料台の被処理物搭載面に静電吸着力を発生させる
   電圧印加手段とを有し、 前記導電性部材の被処理物接触面と前記皮膜の表面とが
   同一面に形成されていることを特徴とする半導体製造装
   置。
5. 【請求項５】 請求項３または４記載の半導体製造装置
   であって、前記導電性部材が前記試料台に前記第２絶縁
   材を介して密封圧入または密封接着されていることを特
   徴とする半導体製造装置。
6. 【請求項６】 請求項３，４または５記載の半導体製造
   装置であって、前記皮膜は、粉状の絶縁材を溶射して形
   成された膜であることを特徴とする半導体製造装置。
7. 【請求項７】 請求項３，４，５または６記載の半導体
   製造装置であって、前記導電性部材の被処理物接触面と
   前記皮膜の表面とが研磨によって同一面に形成されてい
   ることを特徴とする半導体製造装置。