JPH0955389A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPH0955389A JPH0955389A JP22725595A JP22725595A JPH0955389A JP H0955389 A JPH0955389 A JP H0955389A JP 22725595 A JP22725595 A JP 22725595A JP 22725595 A JP22725595 A JP 22725595A JP H0955389 A JPH0955389 A JP H0955389A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- groove
- shaped gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】Ｔ字型ゲート電極を有する電界効果トランジス
タの特性を均一化させるために、Ｔ字型ゲートの実質上
のゲート長を均一化すること。 【解決手段】半導体基板６上に、順に、低感度の第１層
目のレジスト２、高感度の第２層目のレジスト１を塗布
し、第２層目のレジスト上から第１回目の露光と現像を
行い、第２層目のレジストのみを除去し、Ｔ字ゲート電
極の上部の電極形状となる第１のレジスト溝を形成す
る。この時、第１のレジスト溝の深さを、第２層目のレ
ジスト膜厚よりも深くして、第１層目のレジストと第２
層目のレジストの界面に存在する混濁層を除去する。次
に、第１のレジスト溝中に第２回目の露光と現像を行
い、Ｔ字ゲート電極の下部の電極形状となる基板表面ま
で貫通した第２のレジスト溝を形成する。そして、電極
材料を被着し、リフトオフして、Ｔ字ゲート電極を形成
する。
タの特性を均一化させるために、Ｔ字型ゲートの実質上
のゲート長を均一化すること。 【解決手段】半導体基板６上に、順に、低感度の第１層
目のレジスト２、高感度の第２層目のレジスト１を塗布
し、第２層目のレジスト上から第１回目の露光と現像を
行い、第２層目のレジストのみを除去し、Ｔ字ゲート電
極の上部の電極形状となる第１のレジスト溝を形成す
る。この時、第１のレジスト溝の深さを、第２層目のレ
ジスト膜厚よりも深くして、第１層目のレジストと第２
層目のレジストの界面に存在する混濁層を除去する。次
に、第１のレジスト溝中に第２回目の露光と現像を行
い、Ｔ字ゲート電極の下部の電極形状となる基板表面ま
で貫通した第２のレジスト溝を形成する。そして、電極
材料を被着し、リフトオフして、Ｔ字ゲート電極を形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波で用いられ
るＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥ
Ｔ（金属／半導体電界効果型トランジスタ）等の製造工
程において、Ｔ字ゲートを作製するための多層レジスト
工程等に利用される。
るＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥ
Ｔ（金属／半導体電界効果型トランジスタ）等の製造工
程において、Ｔ字ゲートを作製するための多層レジスト
工程等に利用される。
【０００２】
【従来の技術】ＭＭＩＣ（モノリシック・マイクロ波・
ＩＣ）の雑音指数や利得等の高周波性能を向上させるた
めには、ＭＭＩＣを構成するＨＥＭＴ等の高周波デバイ
スの特性の再現性を向上させて良好なインピーダンス整
合状態を得ることが必要である。
ＩＣ）の雑音指数や利得等の高周波性能を向上させるた
めには、ＭＭＩＣを構成するＨＥＭＴ等の高周波デバイ
スの特性の再現性を向上させて良好なインピーダンス整
合状態を得ることが必要である。
【０００３】特に、高周波特性を向上させるために、ゲ
ート長短縮によるゲート容量の低減とゲート断面積拡大
によるゲート抵抗低減とが同時に図れるものとしてＴ字
形状のゲートが採用されている。
ート長短縮によるゲート容量の低減とゲート断面積拡大
によるゲート抵抗低減とが同時に図れるものとしてＴ字
形状のゲートが採用されている。
【０００４】しかし、ゲート長が極端に短くなった場
合、Ｔ字ゲートの形状を再現性良く作製することは非常
に困難であり、全ての素子で、その形状を均一とするこ
とが困難である。このことが、ＨＥＭＴ等の高周波デバ
イスの特性の再現性を低下させる原因となっている。
合、Ｔ字ゲートの形状を再現性良く作製することは非常
に困難であり、全ての素子で、その形状を均一とするこ
とが困難である。このことが、ＨＥＭＴ等の高周波デバ
イスの特性の再現性を低下させる原因となっている。
【０００５】
【発明が解決しようとする課題】ゲート長短縮によるゲ
ート容量の低減とゲート断面積拡大によるゲート抵抗低
減を同時に図るＴ字ゲートを作製する方法として、感度
の異なる２種類のレジストを積層した２層レジストを、
強度分布がＴ字形状となるように露光することで、Ｔ字
形状の溝を形成し、その溝に金属を蒸着した後、リフト
オフ法によりレジスト上の金属を除去することにより形
成する方法が知られている（特開昭61-77370) 。
ート容量の低減とゲート断面積拡大によるゲート抵抗低
減を同時に図るＴ字ゲートを作製する方法として、感度
の異なる２種類のレジストを積層した２層レジストを、
強度分布がＴ字形状となるように露光することで、Ｔ字
形状の溝を形成し、その溝に金属を蒸着した後、リフト
オフ法によりレジスト上の金属を除去することにより形
成する方法が知られている（特開昭61-77370) 。
【０００６】しかし、この２層レジストを利用したＴ字
ゲートプロセスにおいては、異なるレジスト層の界面に
発生する混濁層の露光感度の制御が困難なため、Ｔ字ゲ
ートの下部形状、即ち、実際のゲート長に相当する部分
を形成するためのレジストパターンの形状が不均一にな
るという問題がある。この不均一性は、Ｔ字ゲートのゲ
ート長の不均一性の原因となり、Ｔ字ゲートを有するＨ
ＥＭＴやＭＥＳＦＥＴの特性を不均一とする。
ゲートプロセスにおいては、異なるレジスト層の界面に
発生する混濁層の露光感度の制御が困難なため、Ｔ字ゲ
ートの下部形状、即ち、実際のゲート長に相当する部分
を形成するためのレジストパターンの形状が不均一にな
るという問題がある。この不均一性は、Ｔ字ゲートのゲ
ート長の不均一性の原因となり、Ｔ字ゲートを有するＨ
ＥＭＴやＭＥＳＦＥＴの特性を不均一とする。
【０００７】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、Ｔ字型ゲート電極を有す
る電界効果トランジスタの特性を均一化させるために、
Ｔ字型ゲートの実質上のゲート長を均一化することであ
る。
れたものであり、その目的は、Ｔ字型ゲート電極を有す
る電界効果トランジスタの特性を均一化させるために、
Ｔ字型ゲートの実質上のゲート長を均一化することであ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の請求項１の発明は、半導体基板上に低感度の第１層目
のレジストを塗布する工程と、さらに第１層目のレジス
ト上に高感度の第２層目のレジストを塗布する工程と、
第２層目のレジスト上から第１回目の露光と現像を行
い、第２層目のレジストのみを除去し、Ｔ字ゲート電極
の上部の電極形状となる第１のレジスト溝を形成する工
程と、第１のレジスト溝中に第２回目の露光と現像を行
い、Ｔ字ゲート電極の下部の電極形状となる基板表面ま
で貫通した第２のレジスト溝を形成する工程と、そのレ
ジストパターン上からＴ字ゲート電極の電極材料を被着
する工程と、レジスト上に乗った余分な電極材料をリフ
トオフにより除去する工程とから成り、第１のレジスト
溝の深さを、第２層目のレジスト膜厚よりも深くして、
第１層目のレジストと第２層目のレジストの界面に存在
する混濁層を除去することを特徴とする。
の請求項１の発明は、半導体基板上に低感度の第１層目
のレジストを塗布する工程と、さらに第１層目のレジス
ト上に高感度の第２層目のレジストを塗布する工程と、
第２層目のレジスト上から第１回目の露光と現像を行
い、第２層目のレジストのみを除去し、Ｔ字ゲート電極
の上部の電極形状となる第１のレジスト溝を形成する工
程と、第１のレジスト溝中に第２回目の露光と現像を行
い、Ｔ字ゲート電極の下部の電極形状となる基板表面ま
で貫通した第２のレジスト溝を形成する工程と、そのレ
ジストパターン上からＴ字ゲート電極の電極材料を被着
する工程と、レジスト上に乗った余分な電極材料をリフ
トオフにより除去する工程とから成り、第１のレジスト
溝の深さを、第２層目のレジスト膜厚よりも深くして、
第１層目のレジストと第２層目のレジストの界面に存在
する混濁層を除去することを特徴とする。
【０００９】又、請求項２の発明は、３層レジストを用
いたものである。即ち、半導体基板上に低感度の第１層
目のレジストを塗布し、その上に高感度の第２層目のレ
ジストを塗布し、その上に低感度の第３層目のレジスト
を塗布する。そして、第３層目のレジスト上から第１回
目の露光と現像を行い、第３層目と第２層目のレジスト
のみを除去し、Ｔ字ゲートの上部の電極形状となる第１
のレジスト溝を形成する。その後、第１のレジスト溝中
に第２回目の露光と現像を行い、Ｔ字ゲートの下部の電
極形状となる基板表面まで貫通した第２のレジスト溝を
形成する。そして、そのレジストパターン上からＴ字ゲ
ート電極の電極材料を被着し、レジスト上に乗った余分
な電極材料をリフトオフにより除去する。溝の形成工程
において、第１のレジスト溝の深さを、第３層目のレジ
ストと第２層目のレジストを加えた膜厚よりも深くし
て、第１層目のレジストと第２層目のレジストの界面に
存在する混濁層を除去する。
いたものである。即ち、半導体基板上に低感度の第１層
目のレジストを塗布し、その上に高感度の第２層目のレ
ジストを塗布し、その上に低感度の第３層目のレジスト
を塗布する。そして、第３層目のレジスト上から第１回
目の露光と現像を行い、第３層目と第２層目のレジスト
のみを除去し、Ｔ字ゲートの上部の電極形状となる第１
のレジスト溝を形成する。その後、第１のレジスト溝中
に第２回目の露光と現像を行い、Ｔ字ゲートの下部の電
極形状となる基板表面まで貫通した第２のレジスト溝を
形成する。そして、そのレジストパターン上からＴ字ゲ
ート電極の電極材料を被着し、レジスト上に乗った余分
な電極材料をリフトオフにより除去する。溝の形成工程
において、第１のレジスト溝の深さを、第３層目のレジ
ストと第２層目のレジストを加えた膜厚よりも深くし
て、第１層目のレジストと第２層目のレジストの界面に
存在する混濁層を除去する。
【００１０】
【作用及び発明の効果】第１層目のレジストの感度に対
して第２層目のレジストの感度が高く設定されている。
第２層目のレジスト上からＴ字ゲート電極の上部の電極
形状のパターンで第１回目の露光と現像を行う。この
時、第２層目のレジストの感度が第１層目のレジストの
感度よりも高いので、第２層目のレジストのみを除去
し、第１のレジスト溝が形成される。この時、この溝は
第２層目のレジストの厚さよりも厚くなるように形成さ
れるので、第１層目のレジストと第２層目のレジストと
の界面における混濁層を除去することができる。
して第２層目のレジストの感度が高く設定されている。
第２層目のレジスト上からＴ字ゲート電極の上部の電極
形状のパターンで第１回目の露光と現像を行う。この
時、第２層目のレジストの感度が第１層目のレジストの
感度よりも高いので、第２層目のレジストのみを除去
し、第１のレジスト溝が形成される。この時、この溝は
第２層目のレジストの厚さよりも厚くなるように形成さ
れるので、第１層目のレジストと第２層目のレジストと
の界面における混濁層を除去することができる。
【００１１】次に、第１のレジスト溝の中の第１層目の
レジストに対して、Ｔ字ゲート電極の下部の電極形状の
パターンで第２回目の露光と現像を行い、第２のレジス
ト溝を形成する。この時、第１層目のレジストと第２層
目のレジストとの界面における混濁層が完全に除去され
ているので、第１のレジストの露光、現像が精度良く行
われる。この結果、第２のレジスト溝の形状の精度が向
上し、多数の素子において均一化する。よって、多数の
トランジスタの特性を均一化することができる。
レジストに対して、Ｔ字ゲート電極の下部の電極形状の
パターンで第２回目の露光と現像を行い、第２のレジス
ト溝を形成する。この時、第１層目のレジストと第２層
目のレジストとの界面における混濁層が完全に除去され
ているので、第１のレジストの露光、現像が精度良く行
われる。この結果、第２のレジスト溝の形状の精度が向
上し、多数の素子において均一化する。よって、多数の
トランジスタの特性を均一化することができる。
【００１２】請求項２の発明では、上記の第２層目のレ
ジストの上に、さらに、低感度の第３のレジストが塗布
されており、第１のレジスト溝を形成する時に、第３の
レジストと第２のレジストとを除去する。この請求項２
の発明によると、第２層目のレジストに比べて、第３層
目のレジストの感度が低いため、第１のレジスト溝にお
いて、第３層目のレジストによるひさしができる。これ
により、電極材料被着後のメタルリフトオフを容易に行
うことができる。
ジストの上に、さらに、低感度の第３のレジストが塗布
されており、第１のレジスト溝を形成する時に、第３の
レジストと第２のレジストとを除去する。この請求項２
の発明によると、第２層目のレジストに比べて、第３層
目のレジストの感度が低いため、第１のレジスト溝にお
いて、第３層目のレジストによるひさしができる。これ
により、電極材料被着後のメタルリフトオフを容易に行
うことができる。
【００１３】
（第１実施例）図１(a) 〜(e) は本発明による電界効果
トランジスタのＴ字ゲート電極の製造工程を示した、断
面模式図である。図１(a) に示すように、半導体基板６
の上に、低感度の第１層目のレジスト２を塗布し、さら
にその上に、第１層目のレジスト２よりも感度の高い第
２層目のレジスト１を塗布した。
トランジスタのＴ字ゲート電極の製造工程を示した、断
面模式図である。図１(a) に示すように、半導体基板６
の上に、低感度の第１層目のレジスト２を塗布し、さら
にその上に、第１層目のレジスト２よりも感度の高い第
２層目のレジスト１を塗布した。
【００１４】次に、第２層目のレジスト１の上から、Ｔ
字ゲート電極９の上部９１に対応したパターンで第１回
目の露光と現像を行い、図１(b) に示すように、第１の
レジスト溝３を形成した。この時、第１のレジスト溝３
の深さｈは、第２層目のレジストの厚さｓよりも深くな
るように露光量を調整した。このように、第１のレジス
ト溝３は第１層目のレジスト２の上面を僅かに除去する
まで、即ち、第１層目のレジスト２と第２層目のレジス
ト１との界面に存在する混濁層が除去されるまで形成し
た。
字ゲート電極９の上部９１に対応したパターンで第１回
目の露光と現像を行い、図１(b) に示すように、第１の
レジスト溝３を形成した。この時、第１のレジスト溝３
の深さｈは、第２層目のレジストの厚さｓよりも深くな
るように露光量を調整した。このように、第１のレジス
ト溝３は第１層目のレジスト２の上面を僅かに除去する
まで、即ち、第１層目のレジスト２と第２層目のレジス
ト１との界面に存在する混濁層が除去されるまで形成し
た。
【００１５】次に、第１のレジスト溝３において、第１
層目のレジスト２に対して、Ｔ字ゲート電極９の足部９
２に対応するパターンで、第２回目の露光と現像を行っ
た。これにより、図１の(c) に示すように、半導体基板
６まで貫通した第２のレジスト溝４が形成された。この
時、露光を制御できない混濁層が完全に除去されている
ので、第２のレジスト溝４の形状精度が向上し、均一化
された。
層目のレジスト２に対して、Ｔ字ゲート電極９の足部９
２に対応するパターンで、第２回目の露光と現像を行っ
た。これにより、図１の(c) に示すように、半導体基板
６まで貫通した第２のレジスト溝４が形成された。この
時、露光を制御できない混濁層が完全に除去されている
ので、第２のレジスト溝４の形状精度が向上し、均一化
された。
【００１６】次に、図１の(c) に構造において、図１の
(d) に示すように、ＴｉやＡｌ等のＴ字ゲート電極９を
形成する電極材料５を真空蒸着により一様に形成した。
その後、第１層目のレジスト２と第２層目のレジスト１
とを溶解する有機溶剤に浸漬する等の方法により、第２
層目のレジスト１の上の電極材料５をリフトオフにより
除去した。これにより、図１の(e) に示す構造のＴ字ゲ
ート電極９が得られた。
(d) に示すように、ＴｉやＡｌ等のＴ字ゲート電極９を
形成する電極材料５を真空蒸着により一様に形成した。
その後、第１層目のレジスト２と第２層目のレジスト１
とを溶解する有機溶剤に浸漬する等の方法により、第２
層目のレジスト１の上の電極材料５をリフトオフにより
除去した。これにより、図１の(e) に示す構造のＴ字ゲ
ート電極９が得られた。
【００１７】本実施例おいて、第１のレジスト溝３の深
さｈを第２層目のレジスト１の厚さｓよりも大きくした
ので、第２層目のレジスト１の残渣や、第１層目のレジ
スト２と第２層目のレジスト１との界面の混濁層を完全
に除去することができた。よって、第２のレジスト溝４
の形状の不均一性を抑制することができ、Ｔ字ゲート電
極９の形状やゲート長の不均一性を低減することができ
る。
さｈを第２層目のレジスト１の厚さｓよりも大きくした
ので、第２層目のレジスト１の残渣や、第１層目のレジ
スト２と第２層目のレジスト１との界面の混濁層を完全
に除去することができた。よって、第２のレジスト溝４
の形状の不均一性を抑制することができ、Ｔ字ゲート電
極９の形状やゲート長の不均一性を低減することができ
る。
【００１８】（第２実施例）図２(a) 〜(e) は本発明に
よる電界効果トランジスタのＴ字ゲート電極の製造工程
を示した、断面模式図である。図２(a) に示すように、
半導体基板２６の上に、低感度の第１層目のレジスト２
２を塗布し、さらにその上に、第１層目のレジスト２２
よりも感度の高い第２層目のレジスト２１を塗布し、さ
らにその上に第１層目のレジスト２２と感度が同じの低
感度の第３層目のレジスト２９を塗布した。
よる電界効果トランジスタのＴ字ゲート電極の製造工程
を示した、断面模式図である。図２(a) に示すように、
半導体基板２６の上に、低感度の第１層目のレジスト２
２を塗布し、さらにその上に、第１層目のレジスト２２
よりも感度の高い第２層目のレジスト２１を塗布し、さ
らにその上に第１層目のレジスト２２と感度が同じの低
感度の第３層目のレジスト２９を塗布した。
【００１９】次に、第３層目のレジスト２９の上から、
Ｔ字ゲート電極９の上部９１に対応したパターンで第１
回目の露光と現像を行い、図２(b) に示すように、第１
のレジスト溝２３を形成した。この時、第１のレジスト
溝２３の深さｈは、第２層目のレジスト２１と第３層目
のレジスト２９の総和の厚さｓよりも深くなるように露
光量を調整した。このように、第１のレジスト溝２３は
第１層目のレジスト２２の上面を僅かに除去するまで、
即ち、第１層目のレジスト２２と第２層目のレジスト２
１との界面に存在する混濁層が除去されるまで形成し
た。
Ｔ字ゲート電極９の上部９１に対応したパターンで第１
回目の露光と現像を行い、図２(b) に示すように、第１
のレジスト溝２３を形成した。この時、第１のレジスト
溝２３の深さｈは、第２層目のレジスト２１と第３層目
のレジスト２９の総和の厚さｓよりも深くなるように露
光量を調整した。このように、第１のレジスト溝２３は
第１層目のレジスト２２の上面を僅かに除去するまで、
即ち、第１層目のレジスト２２と第２層目のレジスト２
１との界面に存在する混濁層が除去されるまで形成し
た。
【００２０】次に、第１のレジスト溝２３において、第
１層目のレジスト２２に対して、Ｔ字ゲート電極９の足
部９２に対応するパターンで、第２回目の露光と現像を
行った。これにより、図２の(c) に示すように、半導体
基板２６まで貫通した第２のレジスト溝２４が形成され
た。この時、露光を制御できない混濁層が完全に除去さ
れているので、第２のレジスト溝２４の形状精度が向上
し、均一化された。
１層目のレジスト２２に対して、Ｔ字ゲート電極９の足
部９２に対応するパターンで、第２回目の露光と現像を
行った。これにより、図２の(c) に示すように、半導体
基板２６まで貫通した第２のレジスト溝２４が形成され
た。この時、露光を制御できない混濁層が完全に除去さ
れているので、第２のレジスト溝２４の形状精度が向上
し、均一化された。
【００２１】次に、図２の(c) に構造において、図２の
(d) に示すように、ＴｉやＡｌ等のＴ字ゲート電極９を
形成する電極材料２５を真空蒸着により一様に形成し
た。その後、第１層目のレジスト２２と第２層目のレジ
スト２１と第３層目のレジスト２９とを溶解する有機溶
剤に浸漬する等の方法により、第３層目のレジスト２９
の上の電極材料５をリフトオフにより除去した。これに
より、図２の(e) に示す構造のＴ字ゲート電極９が得ら
れた。
(d) に示すように、ＴｉやＡｌ等のＴ字ゲート電極９を
形成する電極材料２５を真空蒸着により一様に形成し
た。その後、第１層目のレジスト２２と第２層目のレジ
スト２１と第３層目のレジスト２９とを溶解する有機溶
剤に浸漬する等の方法により、第３層目のレジスト２９
の上の電極材料５をリフトオフにより除去した。これに
より、図２の(e) に示す構造のＴ字ゲート電極９が得ら
れた。
【００２２】本実施例おいて、第１のレジスト溝２３の
深さｈを第２層目のレジスト２１の厚さと第３層目のレ
ジスト２９の厚さの総和ｓよりも大きくしたので、第２
層目のレジスト２１の残渣や、第１層目のレジスト２２
と第２層目のレジスト２１との界面の混濁層を完全に除
去することができた。よって、第２のレジスト溝２４の
形状の不均一性を抑制することができ、Ｔ字ゲート電極
９の形状やゲート長の不均一性を低減することができ
る。この結果、電界効果トランジスタの特性を均一化す
ることができる。
深さｈを第２層目のレジスト２１の厚さと第３層目のレ
ジスト２９の厚さの総和ｓよりも大きくしたので、第２
層目のレジスト２１の残渣や、第１層目のレジスト２２
と第２層目のレジスト２１との界面の混濁層を完全に除
去することができた。よって、第２のレジスト溝２４の
形状の不均一性を抑制することができ、Ｔ字ゲート電極
９の形状やゲート長の不均一性を低減することができ
る。この結果、電界効果トランジスタの特性を均一化す
ることができる。
【図１】本発明の具体的な実施例に係る製造方法の各工
程におけるトランジスタの構成図。
程におけるトランジスタの構成図。
【図２】本発明の具体的な他の実施例に係る製造方法の
各工程におけるトランジスタの構成図。
各工程におけるトランジスタの構成図。
６，２６…半導体基板 １，２１…第１層目のレジスト ２，２２…第２層目のレジスト ２９…第３層目のレジスト ３，２３…第１のレジスト溝 ４，２４…第２のレジスト溝 ５，２５…電極材料 ９…Ｔ字ゲート電極 ９１…上部 ９２…足部 ｈ…第２のレジスト溝の深さ
Claims (2)
- 【請求項１】半導体基板上に低感度の第１層目のレジス
トを塗布する工程と、 さらに前記第１層目のレジスト上に高感度の第２層目の
レジストを塗布する工程と、 第２層目のレジスト上から第１回目の露光と現像を行
い、第２層目のレジストのみを除去し、Ｔ字ゲート電極
の上部の電極形状となる第１のレジスト溝を形成する工
程と、 前記第１のレジスト溝中に第２回目の露光と現像を行
い、前記Ｔ字ゲート電極の下部の電極形状となる基板表
面まで貫通した第２のレジスト溝を形成する工程と、 そのレジストパターン上から前記Ｔ字ゲート電極の電極
材料を被着する工程と、 レジスト上に乗った余分な電極材料をリフトオフにより
除去する工程とから成り、 前記第１のレジスト溝の深さを、第２層目のレジスト膜
厚よりも深くして、第１層目のレジストと第２層目のレ
ジストの界面に存在する混濁層を除去することを特徴と
する電界効果型トランジスタの製造方法。 - 【請求項２】 半導体基板上に低感度の第１層目のレジ
ストを塗布する工程と、 さらに前記第１層目のレジスト上に高感度の第２層目の
レジストを塗布する工程と、 さらに前記第２層目のレジスト上に低感度の第３層目の
レジストを塗布する工程と、 第３層目のレジスト上から第１回目の露光と現像を行
い、第３層目と第２層目のレジストのみを除去し、Ｔ字
ゲートの上部の電極形状となる第１のレジスト溝を形成
する工程と、 前記第１のレジスト溝中に第２回目の露光と現像を行
い、Ｔ字ゲートの下部の電極形状となる基板表面まで貫
通した第２のレジスト溝を形成する工程と、 そのレジストパターン上から前記Ｔ字ゲート電極の電極
材料を被着する工程と、 レジスト上に乗った余分な電極材料をリフトオフにより
除去する工程とから成り、 前記第１のレジスト溝の深さを、前記第３層目のレジス
トと前記第２層目のレジストを加えた膜厚よりも深くす
ることにより、前記第１層目のレジストと第２層目のレ
ジストの界面に存在する混濁層を除去することを特徴と
する電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22725595A JP3434625B2 (ja) | 1995-08-11 | 1995-08-11 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22725595A JP3434625B2 (ja) | 1995-08-11 | 1995-08-11 | 電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955389A true JPH0955389A (ja) | 1997-02-25 |
| JP3434625B2 JP3434625B2 (ja) | 2003-08-11 |
Family
ID=16857959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22725595A Expired - Fee Related JP3434625B2 (ja) | 1995-08-11 | 1995-08-11 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3434625B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323694B1 (ko) * | 1999-05-28 | 2002-02-07 | 구자홍 | 티형 게이트 제조방법 |
-
1995
- 1995-08-11 JP JP22725595A patent/JP3434625B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323694B1 (ko) * | 1999-05-28 | 2002-02-07 | 구자홍 | 티형 게이트 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3434625B2 (ja) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0801418A2 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
| JPH04249321A (ja) | 半導体装置の製造方法 | |
| JPH0955389A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| KR100218670B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US4902646A (en) | MESFET process employing dummy electrodes and resist reflow | |
| JPS6222463B2 (ja) | ||
| JPH0260216B2 (ja) | ||
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JPH01109770A (ja) | 半導体装置の製造方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPH04186640A (ja) | 半導体装置の製造方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPH0365893B2 (ja) | ||
| JPH0496337A (ja) | 半導体装置の製造方法 | |
| JPH0745639A (ja) | 電界効果トランジスタ用の０．１μｍ以下のＴゲートを製造する方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPH05335339A (ja) | Ｔ字型ゲート電極の形成方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPS59172727A (ja) | 微細幅の厚膜パタ−ンの形成方法 | |
| JPH02202030A (ja) | 半導体装置の製造方法 | |
| JPS6177325A (ja) | パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |