JPH09512410A - ビデオ信号の符号変換方法および装置 - Google Patents

Abstract

(57)【要約】 符号化ビデオ信号を符号変換する方法およびこの方法を実施する符号変換装置を提供する。この符号変換装置は復号化および符号化サブアセンブリ(201,202)を具え、この符号化サブアセンブリには量子化手段（23）およびビットレート制御手段を具える。このビットレート制御手段は前記量子化手段（23）の前段に、前記ビデオ信号が対応する画像の各サブ画像を符号化するローカル目標値を計算する手段と、量子化ステップ中ステップサイズを制御する手段とを具える。

Description

【発明の詳細な説明】 ビデオ信号の符号変換方法および装置発明の技術分野 本発明は複数のサブ画像に分割された像のシーケンスに対応するビデオ信号を 符号変換する方法に関するものである。また、本発明はかかる符号変換方法を実 行する装置に関するものである。発明の背景 ビデオ信号、特にそのうちのある画像が独立して符号化されるとともにその他 の画像が動き補正された予測符号化が行われる画像群を符号化する装置は1994年 11月22日の優先権に基づいて出願されたヨーロッパ特許出願公開第94203396.0号 に記載されているが公告はされていない。 図１に示すこの符号化装置はメモリ１を具え、ここで各画像を例えば８×８画 素のブロックに分割する。所定数の連続ブロック、例えば、８×８輝度サンプル の４ブロックおよび８×８色サンプルの２ブロックはサブ画像を構成する。ビデ オおよび関連するオーディオ信号の多重化圧縮表示の国際標準方式機構のカラー 動画符号標準化作業グループ（Moving Picture Experts Group）によって提案さ れたＭＰＥＧ標準方式の場合には、通常の構文はかかるサブ画像がマクロブロッ クとも称されることを特定している。 ８×８サンプルのブロックは画像遅延装置10を経て符号化器２に供給する。こ の符号化器２は、減算回路21と、各ブロックを８×８係数に変換する画像変換器 22と、これら係数をステップサイズＱ₁(１ブロックの各係数を同一のステップサ イズで量子化する必要はなく、“ステップサイズ”とは１ブロックの係数に対し 個別の量子化ステップを固定するパラメータを意味する)で量子化する量子化器2 3と、量子化された係数を可変長のコードワードに符号化する可変長符号化器24 とを具える。さらに、この符号化器２は動き補償予測画像を形成する予測ループ を具える。この予測ループは反転量子化器25と、反転画像変換器26と、加算回路 27と、画像メモリ28と、動き推測器29とを具える(図１ではこれら回路22-26を それぞれＴ，Ｑ，ＶＬＣ，Ｑ^-1およびＴ^-1で示す)。 得られた可変長のコードワードのシリーズは係数ビットの量子化依存ビット流 ｑ₁を構成する。このビット流はマルチプレクサ３において形成された他の情報 と、特に、動き推測器29により発生した動きベクトルと合成する。かかる他の情 報を以下“オーバーヘッド”と称し、図１ではｖ₁で示す。合成されたビット流 をバッファ４に供給し、ここからこのビット流をチャネルビットレートｆ_chで読 出す。 かかる既知のＭＰＥＧ符号化器では、ビデオ信号を画像群（ＧＯＰ）の形態で 伝送する。各ＧＯＰは少なくとも１つのフレーム内符号化画像（Ｉ画面）、多数 の予測符号化画像（Ｐ画面）および多数の双方向予測符号化画像（Ｂ画面）を具 える。Ｉ画面を符号化する際には減算器21は作動せず、画素の各ブロックを個別 に符号化する。ＰおよびＢ画面に対しては動き推測器29によって予測ブロックを 供給し、差ブロックを符号化する。予測画像メモリ28において供給された画像の ブロックとその周囲との間の一致が不充分である場合には（即ち、動きが著しい 場合には）、ＰおよびＢ画面のブロックにもフレーム内符号化を施す。供給され た１ブロックの符号化モードに対する情報もオーバーヘッド情報ｖ₁に含まれる 。 図１に示すように、符号化装置には、追加の符号化器８と、これに結合されて 画像を符号化するビットの数に対するグローバル目標値を計算する計算回路９と 、制御回路７とステップサイズ決定回路11とを更に具える。この追加の符号化器 ８は以下プレアナライザとも称す。この情報は量子化依存ビット流ｑ₂およびオ ーバーヘッド情報ｖ２を形成する。このプレアナライザは前記ステップサイズ決 定回路11から画像中変化しない量子化ステップサイズＱ₂を受けるが、このステ ップサイズは画像毎に相違させることもできる。またこのプレアナライザを異な る形態、例えば、ビットレート制御のないＭＰＥＧ符号化器の形態とすることが できる。この場合にはプレアナライザ（予備解析）は符号化器２と同一の型のも のとし、従って詳細な説明は行わない。 しかし、符号変換構体によれば代表的な復号化器および符号化器の組合せに対 し構成の複雑性を低減させうることは勿論である。例えば復号化器は符号化器で 再使用し得る動きベクトルを用い、これによって符号化器に通常配列される動き 推測回路を省略することができる。同様に、ＭＰＥＧ型の信号の場合には、画像 は異なるモードで符号化することができる。例えば、画像符号化またフィールド 符号化の選択に関して、符号化器は前の復号化器でとられた所と同様の決定を再 使用することができる。また、１群の画像内で、画像が符号化器に送られる順序 を変更してＢ型の画像を予測させ得るようにする。これらＢ型の画像は２画像周 期遅延させるとともにこの変更順序を伝送に用い、元の順序が復号化器の出力側 でのみ再生されるようにする。符号化器に次いで復号化器を有する符号変換構体 の場合には、復号化器の出力側でかかる再生を行わないのが簡単でよい。その理 由は符号化器内で画像順序を更に変更する必要があるからである。 しかし、第２符号化器を追加することによってサブアセンブリの符号化が一層 複雑となる場合には、如何にこれらの簡素化を行っても、その利点が相殺される ようになり、従ってかくして構成された符号変換器の価格が低減しない。発明の概要 本発明の目的は、従来の符号変換方法の複雑さを実際に減少せしめる符号変換 方法を提供せんとするにある。 この目的のため、本発明方法は複数Ｎのサブ画像に分割された像のシーケンス に対応するビデオ信号を符号変換するに当たり、次の操作：前記シーケンスの各 像に関連する符号化信号を復号化し；かくして得た復号化信号を供給ステップサ イズで量子化し；量子化された信号を符号化し；かくして得た符号化信号の出力 ビットレートに従って前記ステップサイズを修正し；この修正操作は：各画像の Ｎ個のサブ画像の各々を符号化するビット数に対するローカル目標値Ｔ_nを計算 するサブステップと；前記出力ビットレートおよび前記計算されたローカル目標 値に従って前記ステップサイズを修正するサブステップとを具えることを特徴と する。 かかる符号変換方法は従来のものよりも簡単且つ廉価であり、しかも従来の符 号変換構体に用いる方法よりも特に簡単且つ廉価である。 本発明方法の第１実施例では、前記計算サブステップは：前記サブ画像の各々 に対し発生したローカルビット数および全画像に対する総ビット数を計数するサ ブ操作と；前記総ビット数を量子化ステップサイズで乗算するサブ操作と；斯く して得られた出力信号および前に選択した複雑さの値に従って、関連する全画像 を符号化するビット数のグローバルな目標値を計算するサブ操作と：各サブ画像 に対し発生したローカルビット数に比例して前記サブ画像間に全グローバルな目 標値を配分するサブ操作とを具えるようにする。 本発明方法の第２実施例では、前記計算サブステップは：前記サブ画像の各々 に対し発生したローカルビット数および全画像の総ビット数を計数するサブ操作 と；前記ローカル目標値Ｔ_nを式Ｔ_n＝Ｓ×Ｒ_out／Ｒ_inに従って決定することに より規定するサブ操作とを具え、ここにＳは各到来画像を圧縮するために費やし た総ビット数、Ｒ_in，Ｒ_outは復号化操作前且つ符号化操作後のそれぞれの総ビ ット数とする。 また、本発明の実施例では、前記ステップサイズ修正操作は：各サブ画像前記 ローカル目標値および所望の平均目標値Ｔ_av間の差を決定するサブ操作と；前記 得られた差分を出力バッファの所望のパッキング密度ｂ′の形態で累算するサブ 操作と；前記パッキング密度および実際の密度ｂ間の差分に関連する制御信号を 発生するサブ操作と；この制御信号を２つのそれぞれの制御ファクタで乗算する サブ操作と；この乗算サブ操作後に得られた信号の一方を積分するサブ操作と； この積分された信号および前記乗算サブ操作後に得られた信号の他方とを加算す るサブ操作とを具えるようにする。 また、本発明の他の目的は、ＭＰＥＧ標準規格に従ってデータを処理するに特 に好適な符号化部分を独特に実現してその回路の複雑さを制限せんとするもので ある。 この目的のため、本発明符号変換装置は、複数のサブ画像に分割された像のシ ーケンスに対応するビデオ信号を符号変換する装置において：前記シーケンスの 各像に関連する符号化信号を復号化する復号化部分と；前記復号化信号を供給ス テップサイズで量子化する量子化手段、この量子化された信号を符号化する符号 化手段、およびかくして得た符号化信号の出力ビットレートを前記ステップサイ ズの修正により制御する制御手段を含み、復号化サブアセンブリの出力復号化信 号を符号化する符号化部分とを縦続接続して具え；この符号化部分のビットレー ト制御手段は、前記量子化手段の前段に、各サブ画像を符号化するビ数に対しロ ーカル目標値を計算する手段と、前記出力ビットレートおよび前記計算されたロ ーカル目標値に従って前記ステップサイズを制御する手段とを具えることを特徴 とする。 かかる符号変換構体は従来のものよりも簡単且つ廉価であり、特に復号器に縦 続接続された符号化器が従来例の構成を有するものよりも簡単でしかも廉価であ る。 本発明符号変換装置の特定の例は、前記符号化信号を復号化する復号化サブア センブリと、前記復号化された信号を供給されたステップサイズで量子化する量 子化器および前記ステップサイズの修正によるビットレート制御信号を含み、前 記復号化された信号を符号化する符号化サブアセンブリとをさらに具え、前記ビ ットレート制御手段が各画像のＮ個のサブ画像の各々を符号化するビット数のロ ーカル目標値を規定する回路および前記出力ビットレートおよび前記計算された ローカル目標値に従って前記ステップサイズを調整する制御回路を具えるように する。 本発明符号変換装置の第１例では、前記計算回路は前記サブ画像の各々に対し て発生したローカルビット数Ｂ_nおよび全画像に対するビット総数Ｓ＝ΣＢ_nを計 数する計数器と；このビット総数を量子化ステップサイズＱ₂で乗算する乗算器 と；この乗算器の出力信号および前に選択した複雑さの値を受けて関連する全画 像を符号化するビット数のグローバルな目標値Ｔを計算する計算回路と；このグ ローバルな目標値Ｔを全サブ画像間に配分する配分回路とを具えるようにする。 本発明符号変換装置の他の例では、前記計算回路は：前記サブ画像の各々に対 して発生したローカルビット数Ｂ_nおよび全画像に対するビット総数Ｓ＝ΣＢ_nを 計数する計数器と；前記サブ画像間に前記ローカル目標値Ｔ_nを式Ｔ_n＝Ｓ×Ｒ_{ou t} ／Ｒ_inに従って規定する回路と；を具え、ここにＲ_in，Ｒ_outは符号変換装置の 入出力側のビット総数、Ｓは各到来画像を圧縮するために費やしたビット総数と する。 また、本発明によれば、前記ステップサイズ制御回路は：各サブ画像に対しロ ーカル目標値Ｔ_nおよび所望の平均目標値Ｔ_av間の差を決める第１減算器と； 得られた差分を符号化サブアセンブリの出力バッファの所望のパッキング密度 ｂ′の形態で累積する第３計数器と；このパッキング密度を前記バッファの実際 のパッキング密度ｂと比較して制御信号を発生する第２減算器と；前記第２減算 器の出力制御信号を各制御ファクタで乗算する第２および第３乗算器と；前記第 ３乗算器の出力を積分する積分器と；前記第２乗算器および前記積分器の出力を 加算する加算器とを具えるようにする。 本発明符号変換装置の好適な例では、前記ビットレート制御手段は、前記量子 化器の前段に、各サブ画像のステップサイズに対応する符号化信号をステップサ イズ値に変換するメモリと、このメモリの出力信号を前段ステップサイズ制御回 路の出力信号で乗算する第４乗算器とをさらに具えるようにする。図面の簡単な説明 図１は前記ヨーロッパ特許出願によるビデオ信号の符号化装置の構成を示す回 路図、 図２は本発明符号変換装置の一例を示す回路図、 図３は図２の符号変換装置に示される計算回路の一例を示す回路図、 図４は図２の符号変換装置に示される制御回路の一例を示す回路図、 図５は本発明符号変換装置の他の例を示す回路図、 図６は図２の符号変換装置に示される計算回路の他の例を示す回路図である。発明を実施するための最良の形態 本発明符号変換器装置の種々の例を説明する前に、本発明の原理を説明する。 本発明符号変換方法は、これによって複数（例えばＮ）のサブ画像（例えば、マ クロブロック）に細分割された像のシーケンスに対応し、動きを観察し得る信号 を符号変換するものである。これらのビデオ信号は、再生画像のビットレートお よび画質間の妥協点（画像の複雑性で表わされるこれらの変数間の関係は元の画 像内容に依存し、一層複雑な画像は所定の画質を得るためには少ない複雑性の画 像よりも多数のビット数を必要とする）を制御する量子化機構を含む（ＭＰＥＧ 符号化器のような）画像符号化器によって予め符号化されている。 この符号変換方法は次の作動を含んでいる。まず最初、入力ビデオシーケンス の各画像に関連する符号化された信号は復号化され、かくして得られた復号化信 号は供給されるステップサイズで量子化され、符号化される。このステップサイ ズはかくして得られた符号化信号の出力ビデオレートに従って修正し、これによ りこのビットレートを制御することができる。本発明によれば、この修正操作は ビット数に対する局部目標値（この目標値は種々の可能な規準に従って以下Ｔ_n と称する）を計算して各像のサブ画像の各々を符号化するサブステップと、この 出力ビットレートおよび計算された局部目標値の双方によって供給されたステッ プサイズを修正するサブステップとを具える。 この方法を実施する特定の場合に従って、かかるサブステップの計算を次のサ ブ作動に細分割する。まず最初、画像のサブ画像の各々に対し最初に発生したロ ーカル数のビットＢ_nを順次計算し、これにより各順次の全画像に対するビット の総数Ｓ＝ΣＢ_nを計数するとともに知るようにする。次いで、このビットの総 数Ｓは、これを画像の各形式Ｉ，Ｐ，Ｂに対し得られた量子化ステップサイズＱ₂ で乗算してこの関連する画像の複雑性を表わす積を得るとともにこの関連する 画像を符号化するビットの数に対するグローバルな目標値Ｔを（以下に与えられ る種々の可能な式に従って）計算するために用いる。最後に、このグローバルな 目標値は後述の数個の式に従ってＮ個のサブ画像の各々に対し局部目標値Ｔ_nを 計算してサブ画像間に分布させるようにする。 符号変換方法を実施する他の特定の手段によれば、サブステップの計算を僅か に変更することができる。ビットローカル数Ｂ_nおよびビット総数Ｓのサブ作動 の同様の計算の後、前記局部目標値Ｔ_nは、これを関連する装置の例の記載に関 して後に詳細に述べる簡単な式に従って計算することによって規定する。 これらの全ての場合に、ステップサイズ修正作動は次のサブ作動を実現するこ とによって特に実行することができる。まず最初、以前に得られた局部目標値お よびその固定値がＧＯＰ当たりのビットＲの数、ＧＯＰ中の画像の数および画像 当たりのサブ画像の数に依存する所望の平均値Ｔ_av間の差を各サブ画像に対し計 算し、斯くして得られた差を出力バッファの（ｂ′で表わし、多数のビットの形 態で得られる）所望のパッキング密度の形態で累積する。次いで、このパッキン グ密度ｂ′を実際の密度ｂと比較し、これら信号間の差によって２つの個別のフ ァクアで乗算される制御信号を構成する。サブ作動のかかる乗算後に得られた信 号のうちの最初の信号を積分してその結果をこれら２つの信号のうちの２番目の 信号に加算し、最後の得られた信号がステップサイズＱ₁の制御信号となるよう にする。 上述した符号変換方法は、例えばワイヤード電子モジュールによる数手段で、 或はプロセッサまたはマイクロプロセッサを含む実施例の形態で実現することが でき、このプロセッサまたはマイクロプロセッサによって上記電子モジュールの ある、または全ての回路、回路段あるいはアセンブリで実施される機能、計算そ の他全ての種類の作動に関連する一連の命令の性能を呈するようにする。 プロセッサまたはマイクロプロセッサによる実施例の後者の場合には、符号変 換装置の構成を何等考慮しないで記載された符号変換方法は、予め復号化され、 入力ビデオシーケンスの各画像に関連する入力信号を復号化する第１復号化部分 と、これに次ぎかくして得られた復号化信号を符号化する第２復号化部分とを縦 続接続して含むかかる装置で実現することができる。この符号化部分は、主とし て復号化部分の出力側で得られた上記復号化信号を量子化する量子化手段と、こ の量子化信号を受信して符号化信号を発生する符号化手段と、これら符号化信号 の出力ビットレートの制御により量子化手段に供給されるステップサイズを修正 する制御手段とを具える。この修正のため、前記ビットレート制御手段は前記量 子化手段の前段に前段にローカル目標値を計算する第１手段と、前段に出力ビッ トレートおよび計算されたローカル目標値に従って前記量子化手段のステップサ イズを制御する第２手段とを具える。前者の場合には、例えば符号変換方法は図 ２に示す符号変換装置の形態で実現することができる。図２において、復号化お よび符号化部分はそれぞれ復号化サブアセンブリ201および符号化サブアセンブ リ202で構成する。図２の例に示すように、復号化サブアセンブリ201は係数ビッ ト流ｑ₂、オーバヘッドビット流ｖ₂および可能にはここでは有効でない他の信号 を発生するデマルチプレクシング回路211と、従来既知でさらには説明しない復 号化装置(DECOD)212とを縦続接続して設ける（かかる復号器は例えば可変長復号 器、反転量子化回路および動き補償段を直列に具える）。 符号化サブアセンブリ202は、追加の符号化器８およびステップサイズ決定回 路11以外は図１に示す符号化装置と同一の素子（同一の符号を付す）を具える。 前記追加の符号化器８およびステップサイズ決定回路11は図２の符号化サブアセ ンブリにはもはや設けず、その代わりにデマルチプレクシング回路211の出力側 ｑ₂，ｖ₂と計算回路９の関連する入力側ｑ₂，ｖ₂との間にそれぞれ接続部81およ び82を設ける。 図１に示す符号化装置は符号化すべき現在の画像の各サブ画像 に対しどれくらい多くのビットが必要であるかを予測する予備解析を用いるよう にしている。符号変換装置は到来ビット流を復号化する可変長復号器を具える。 このビット流が復号化されると同時に、上記予備解析中に得られたサブ画像当た りのビットの数とみなすことができる。従って、前述したように、追加の符号化 器８はもはや設けず、画像遅延装置10の遅延を低減させることができる。 図３は計算回路９の実施例を線図的に示す。この計算回路９はデマルチプレク シング回路211により発生する係数ビット流ｑ₂およびオーバヘッドビット流ｖ₂ を合成するマルチプレクサ91を具える。この合成されたビット流はビットのロー カル数Ｂ_nを計数する計数器92に供給するが、ビットＳの総数Ｓ＝ΣＢ_nは他の計 数器93によって計数する。このビット総数Ｓを乗算器94の（画像当たり固定され た、または画像毎に相違する）量子化ステップサイズＱ₂で乗算する。前述した ように、画像の各型に対し個別に規定された固定ステップサイズＱ₂は考慮され た画像（Ｉ，Ｐ，Ｂ）の平均ステップサイズを決めるとともに関連する平均ステ ップサイズを景色の変化および画像形式に従って選択することにより得ることが できる。この積Ｓ・Ｑ₂は供給された画像の複雑さを表わす複雑さの値Ｘである 。実際上、これら複雑さの値Ｘ_I，Ｘ_P，Ｘ_Bは次式で示すように、画像の各型（ Ｉ，Ｐ，Ｂ）に対し個別に決まるものである。 Ｘ_I＝Ｓ_I×Ｑ₂₁，Ｘ_P＝Ｓ_P×Ｑ_2P，Ｘ_B＝Ｓ_B×Ｑ_2B （１） この複雑さの値を計算回路95に供給して全画像に対するグローバルな目標値Ｔを 計算する。この計算回路によって達成された計算に対して次の考察を行う。 （Ａ）ビットの総数ＲはＩ型のＮ_I個の画像、Ｐ型のＮ_P個の画像およびＢ型の Ｎ_B個の画像を具えるＧＯＰに対して得られ、その目的は次式（２）を満足する ように画像の各型に対しグローバルな目標値Ｔ_I，Ｔ_P，Ｔ_Bを分布する必要があ ることにある。 Ｒ＝Ｎ_I・Ｔ_I＋Ｎ_P・Ｔ_P＋Ｎ_B・Ｔ_B （２） （Ｂ）関連するステップサイズＱ_I，Ｑ_P，Ｑ_Bがファクタｋ_Pおよびｋ_Bで示さ れる所定の比にある場合には、異なる種々の符号化の型（Ｉ，Ｐ，Ｂ）によって 等しい画像品質が得られるようになる。 Ｑ_P＝ｋ_P・Ｑ_IおよびＱ_B＝ｋ_B・Ｑ_I （３） ある画像のＰおよびＢ符号化で得られるビット数Ｓ_P，Ｓ_Bと、この画像のＩ符号 化で得られるビット数Ｓ_Iとの間の関係は式（１）および（３）から次式のよう に導出することができる。 （Ｃ）同様の関係が次式で示す異なる型の画像に対するグローバルな目標値に 対しても適用し得るものとする。 Ｉ画像に対するグローバルな目標値Ｔ_Iは式（２）および（５）から次式のよう に導出することができる。 （Ｄ）ＧＯＰの最後（これだけ）のＩ画像に対するグローバルな目標値Ｔ_Iが 固定され、画像がこれに従ってできるだけ符号化された後には他のＰおよびＢ画 像に対する目標値は所望に応じＧＯＰに対して得られるビットの残りの数に適応 させることができる。この場合には、式（２）は次式のように変形させることが できる。 Ｒ_I＝ｎ_P・Ｔ_P＋ｎ_B・Ｔ_B （７） ここにｎ_Pおよびｎ_BはＧＯＰでさらに符号化すべきＰおよびＢ画像の数を示し、 Ｒ_Iはいまだ用いられるビットの数を表わす。目標値Ｔ_PおよびＴ_Bに対しては次 式をを導出することができる。 画像のグローバルな目標値は、実際の符号化に際し、関連する画像を画像遅延 装置10を経て符号化器２（図１参照）に供給する前に計算回路95によって計算す る。 （Ｉ）Ｉ画像の符号化中、計算回路95はこの画像の複雑さの値Ｘ_Iを乗算器94 から受ける。この目標値Ｔ_Iを式（６）によって計算する。この式において複雑 さの値Ｘ_PおよびＸ_Bは直前のＰまたはＢ画像の以前に計算された複雑さの値によ って形成する。これら以前に計算された複雑さの値を図３にＸ_prevで示す。これ らの値を前の画像の符号化時にメモリ（図示せず）に記憶する。 （Ｐ）Ｐ画像の符号化中、計算回路95はこの画像の複雑さの値Ｘ_Pを乗算器94 から受ける。この目標値Ｔ_Pを式（５）によって計算するか、またはＧＯＰが何 等他のＩ画像を含まない場合には式（８）によって計算する。Ｘ_P以外の複雑さ の値は関連する型の直前の画像の以前に計算された複雑さの値によって再び形成 する。 （Ｂ）Ｂ画像の符号化中、計算回路95はこの画像の複雑さの値Ｘ_Bを乗算器94 から受ける。この目標値Ｔ_Bを式（５）または式（８）によって計算する。 最後に配分回路96によってグローバルな目標値Ｔを画像のマクロブロック中に 配分する。この目的のため、配分回路96は各マクロブロックｎに対してローカル 目標値Ｔ_nを計算する。簡単な例では、配分回路はグローバルな目標値Ｔを次式 （９）に従って画像の全てのＮマクロブロック間に均等に配分する。 しかし、各マクロブロックに対するローカル目標値Ｔ_nは次式（10）に従って これらマクロブロックに対し発生したビット数Ｂ_nに好適に比例する。 マクロブロックに対するローカル目標値はこのマクロブロックの相対的な複雑さ に従う：このサブ画像が一層詳細になるに従って一層多くのビットがサブ画像で 費やされるようになる。これがため、画像全体を通じて均質な画像品質が得られ るようになる。 計算回路９の他の例を提供することができる。例えば、係数ビットの数および オーバヘッドビットの数は、量子化−依存ビット流ｑ₂の係数ビットの数および オーバヘッドデータのビット数ｖ₂をマクロブロック毎に計数する個別の計数器 を用いることによって、各マクロブロックｎに対し個別に計数することができる 。次いで、各マクロブロックに対し、この計数ビットの数Ｃ_nにスケールファク タＦを乗算することによって、およびこれにオーバヘッドビットの数Ｏ_nを次式 （11）に従って加算することによって、ローカル目標値Ｔ_nを得ることができる 。 Ｔ_n＝Ｆ・Ｃ_n＋Ｏ_n (11) 式(11)に従う目標値は式(10)に従う目標値よりも一層好適である。その理由は この場合にマクロブロックの多くのビットがオーバヘッドデータで費やされ過ぎ るのを防止するからである。これがため、マクロブロック間にグローバルな目標 値を配分することによって図３に示す例の場合よりも一層均質な画像品質を得る ことができる。 この目標値Ｔ_nを制御回路７（図１参照）に供給する。図４はこの制御回路の 可能な一例を示す。この制御回路は、各マクロブロックに対しローカル目標値Ｔ_n および所望の平均目標値Ｔ_av間の差を決める減算器71を具える。斯くして得ら れた差分を計数器72によって累積する。この計数器72の出力信号はそのままで符 号変換装置の出力バッファ４（図１参照）の所望のパッキング密度ｂ′を形成す る。さらに制御回路には、所望のパッキング密度ｂ′をバッファの実際のパッキ ング密度ｂと比較する減算器73を設ける。ビットのこれら２つの数間の差分（ｂ ′−ｂ）は第１乗算器74では制御ファクタＫPと乗算し、第２乗算器75では制御 ファクタＫ₁と乗算する制御信号を構成する。第２乗算器75の出力を積分器76に 供給する。第１乗算器74および積分器76の出力を加算器77で加算する。 図４に示す制御回路の素子74-77は、制御信号に留数を生ずることなく符号化 器２（図１参照）に供給されるステップサイズＱ_Iを制御する比例積分(PI)制御 器を構成する。これら制御ファクタＫ_PおよびＫ_Iは定数とすることができる。し かし、ＭＰＥＧ符号化器は非定数利得を有するプロセスと見なすことができる。 従って、これら定数ファクタＫ_PおよびＫ_Iは、最も複雑な信号に対しても制御プ ロセスに不安定性がないような大きさとする必要がある。しかし、制御プロセス は、利得の変化を制御ファクタの逆変数で補償する場合には、換言すれば、制御 ファクタおよび利得の積が一定である場合には、全ての環境の下で安定となる。 本発明は上述した例に限定されるものではなく、発明の要旨を変更しない範囲 内で種々の変形や変更が可能である。例えば、復号化部分に用いられるある情報 が次の符号化部分で再び用いることができると云う事実を例えば考慮することに より、かかる構成に可能な簡潔性を導入するものであれば、以下なる種類の符号 変換器にも本発明を使用することができることは明らかである。 また、ビットレート制御手段は一層一般的な形態とすることもできる。例えば 、殆どのＭＰＥＧ符号化器ではステップサイズを式Ｑ′＝ｆ（Ａ）・Ｑに従って 計算することは既知である。ここに関数ｆ（Ａ）は元の画像から通常計算された 符号化サブ画像のアクチビティに関するものである。しかし、入力画像を（例え ば、上述したような簡潔性を含む符号変換器とともに）利用しない状況の下では 、かかる適応量子化が可能となる。その理由は、サブ画像のアクチビティの値を （スケーリングファクタを除き）到来ビット流から導出し得るからである。図５ はかかる変形を含む本発明符号変換装置の他の例を示す。デマルチプレクシング 回路211の出力側では符号化ワードから関連するステップサイズへの変換テーブ ル（例えば、ＭＰＥＧ−２標準規格に提案されているような）を含むメモリ151 によって受信する。符号化サブ画像のアクチビティに比例するメモリ151の出力 信号は、乗算器152において、符号化装置２の量子化器23に供給するためのステ ップサイズＱ_Iで乗算する。図５のその他の素子は図２の素子と同一の符号を有 し 、同一の機能を呈する。 図６は図２に示す計算回路の他の例を示し、この際符号変換器の入出力間の差 はビットレートのみである。従って、ローカル目標値Ｔ_nは次式（12）に従って 計算することができる。 この式（12）では、Ｒ_inを到来画像のビットの総数とし、Ｒ_outをバッファ４の 出力側のビットの関連する総数とし、Ｓを到来ビット流から与えられる到来画像 を圧縮するために用いられるビットの総数である。図６の変更計算回路109は図 ３に示す所と同様の回路91-93と、変更配分回路196とを具え、この配分回路は計 数器93の出力信号Ｓ、入力ビット数Ｒ_in（復号化サブアセンブリ201の入力信号 ）および出力ビット数Ｒ_out（符号化サブアセンブリ202の出力信号）を受けてロ ーカル目標値Ｔ_nを発生する。

Claims (1)

1. 【特許請求の範囲】 １．複数Ｎのサブ画像に分割された像のシーケンスに対応するビデオ信号を符号 変換するに当たり、次の操作： 前記シーケンスの各像に関連する符号化信号を復号化し； かくして得た復号化信号を供給ステップサイズで量子化し； 量子化された信号を符号化し； かくして得た符号化信号の出力ビットレートに従って前記ステップサイズを 修正し； この修正操作は： 各画像のＮ個のサブ画像の各々を符号化するビット数に対するローカル目標 値Ｔ_nを計算するサブステップと； 前記出力ビットレートおよび前記計算されたローカル目標値に従って前記ス テップサイズを修正するサブステップとを具えることを特徴とする符号変換方法 。 ２．前記計算サブステップは： 前記サブ画像の各々に対し発生したローカルビット数および全画像に対する 総ビット数を計数するサブ操作と； 前記総ビット数を量子化ステップサイズで乗算するサブ操作と； 斯くして得られた出力信号および前に選択した複雑さの値に従って、関連す る全画像を符号化するビット数のグローバルな目標値を計算するサブ操作と； 各サブ画像に対し発生したローカルビット数に比例して前記サブ画像間に全 グローバルな目標値を配分するサブ操作とを具えることを特徴とする請求項１に 記載の符号変換方法。 ３．前記計算サブステップは： 前記サブ画像の各々に対し発生したローカルビット数および全画像の総ビッ ト数を計数するサブ操作と； 前記ローカル目標値Ｔ_nを式Ｔ_n＝Ｓ×Ｒ_out／Ｒ_inに従って決定することに より規定するサブ操作とを具え、ここにＳは各到来画像を圧縮するために費 やした総ビット数、Ｒ_in，Ｒ_outは復号化操作前且つ符号化操作後のそれぞれの 総ビット数とすることを特徴とする請求項１に記載の符号変換方法。 ４．前記ステップサイズ修正操作は： 各サブ画像前記ローカル目標値および所望の平均目標値Ｔ_av間の差を決定す るサブ操作と； 前記得られた差分を出力バッファの所望のパッキング密度ｂ′の形態で累算 するサブ操作と； 前記パッキング密度および実際の密度ｂ間の差分に関連する制御信号を発生 するサブ操作と； この制御信号を２つのそれぞれの制御ファクタで乗算するサブ操作と； この乗算サブ操作後に得られた信号の一方を積分するサブ操作と： この積分された信号および前記乗算サブ操作後に得られた信号の他方とを加 算するサブ操作とを具えることを特徴とする請求項１または２に記載の符号変換 方法。 ５．複数のサブ画像に分割された像のシーケンスに対応するビデオ信号を符号変 換する装置において： 前記シーケンスの各像に関連する符号化信号を復号化する復号化部分と； 前記復号化信号を供給ステップサイズで量子化する量子化手段、この量子化 された信号を符号化する符号化手段、およびかくして得た符号化信号の出力ビッ トレートを前記ステップサイズの修正により制御する制御手段を含み、復号化サ ブアセンブリの出力復号化信号を符号化する符号化部分とを縦続接続して具え； この符号化部分のビットレート制御手段は、前記量子化手段の前段に、各サ ブ画像を符号化するビ数に対しローカル目標値を計算する手段と、前記出力ビッ トレートおよび前記計算されたローカル目標値に従って前記ステップサイズを制 御する手段とを具えることを特徴とする符号変換装置。 ６．前記符号化信号を復号化する復号化サブアセンブリと、前記復号化された信 号を供給されたステップサイズで量子化する量子化器および前記ステップサイズ の修正によるビットレート制御信号を含み、前記復号化された信号を符号化 する符号化サブアセンブリとをさらに具え、前記ビットレート制御手段が各画像 のＮ個のサブ画像の各々を符号化するビット数のローカル目標値を規定する回路 および前記出力ビットレートおよび前記計算されたローカル目標値に従って前記 ステップサイズを調整する制御回路を具えることを特徴とする請求項５に記載の 符号変換装置。 ７．前記計算回路は： 前記サブ画像の各々に対して発生したローカルビット数Ｂ_nおよび全画像に 対するビット総数Ｓ＝ΣＢ_nを計数する計数器と； このビット総数を量子化ステップサイズＱ₂で乗算する乗算器と； この乗算器の出力信号および前に選択した複雑さの値を受けて関連する全画 像を符号化するビット数のグローバルな目標値Ｔを計算する計算回路と； このグローバルな目標値Ｔを全サブ画像間に配分する配分回路と；を具える ことを特徴とする請求項６に記載の符号変換装置。 ８．前記計算回路は： 前記サブ画像の各々に対して発生したローカルビット数Ｂ_nおよび全画像に 対するビット総数Ｓ＝ΣＢ_nを計数する計数器と； 前記サブ画像間に前記ローカル目標値Ｔ_nを式Ｔ_n＝Ｓ×Ｒ_out／Ｒ_inに従っ て規定する回路と；を具え、ここにＲ_in，Ｒ_outは符号変換装置の入出力側のビ ット総数、Ｓは各到来画像を圧縮するために費やしたビット総数とすることを特 徴とする請求項６に記載の符号変換装置。 ９．前記ステップサイズ制御回路は： 各サブ画像に対しローカル目標値Ｔ_nおよび所望の平均目標値Ｔ_av間の差を 決める第１減算器と； 得られた差分を符号化サブアセンブリの出力バッファの所望のパッキング密 度ｂ′の形態で累積する第３計数器と； このパッキング密度を前記バッファの実際のパッキング密度ｂと比較して制 御信号を発生する第２減算器と； 前記第２減算器の出力制御信号を各制御ファクタで乗算する第２および第３ 乗算器と； 前記第３乗算器の出力を積分する積分器と； 前記第２乗算器および前記積分器の出力を加算する加算器と；を具えること を特徴とする請求項７または８に記載の符号変換装置。 １０．前記ビットレート制御手段は、前記量子化器の前段に、各サブ画像のステ ップサイズに対応する符号化信号をステップサイズ値に変換するメモリと、この メモリの出力信号を前段ステップサイズ制御回路の出力信号で乗算する第４乗算 器とをさらに具えることを特徴とする請求項６〜９の何れかの項に記載の符号変 換装置。