JPH09507982A - 信号保護及び監視システム - Google Patents

信号保護及び監視システム

Info

Publication number
JPH09507982A
JPH09507982A JP8503872A JP50387296A JPH09507982A JP H09507982 A JPH09507982 A JP H09507982A JP 8503872 A JP8503872 A JP 8503872A JP 50387296 A JP50387296 A JP 50387296A JP H09507982 A JPH09507982 A JP H09507982A
Authority
JP
Japan
Prior art keywords
signal
customer
operable
transmitter
redundant switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8503872A
Other languages
English (en)
Other versions
JP2826907B2 (ja
Inventor
エクハフ,チャールズ、シー
トウヴァ,アスカ、エイ
Original Assignee
ディーエスシー、カミューニケイシャンズ、コーパレイシャン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディーエスシー、カミューニケイシャンズ、コーパレイシャン filed Critical ディーエスシー、カミューニケイシャンズ、コーパレイシャン
Publication of JPH09507982A publication Critical patent/JPH09507982A/ja
Application granted granted Critical
Publication of JP2826907B2 publication Critical patent/JP2826907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/542Logic circuits or arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/08Intermediate station arrangements, e.g. for branching, for tapping-off
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558Redundancy, stand-by
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13092Scanning of subscriber lines, monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106Microprocessor, CPU
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13162Fault indication and localisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166Fault prevention
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167Redundant apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1329Asynchronous transfer mode, ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292Time division multiplexing, TDM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 冗長スイッチ(44)は、主ネットワークプロセッサ(42)の故障の場合に予備ネットワークプロセッサ(46)にネットワーク信号のインターフェースを提供する。冗長スイッチ(44)は、内向き及び外向き路上のトラフィックフローを中断することなくネットワーク電気信号で実行されるべきモニタ及び診断動作を可能にする。冗長スイッチ(44)は、予備ネットワークプロセッサ(46)の送信機部分から選択された受信機部分への経路選択信号によってループバック診断を実行する。冗長スイッチ(44)は、モニタ、診断及び予備目的のために、内向き及び外向き顧客信号を、予備プロセッサ(46)に、かつそこから経路を決めることができる受信機インターフェースユニット(90)及び送信機インターフェースユニット(92)を含んでいる。

Description

【発明の詳細な説明】 発明の名称 信号保護及び監視システム 発明の技術分野 本発明は一般的には、電気通信ネットワークに関し、特に信号保護及び監視シ ステムに関する。 発明の背景 電気通信ネットワーク内の装置は、該装置の他の部分における故障にもかかわ らず情報の伝送を保証する冗長又は予備技術を備えている。典型的には、電気通 信装置は、主信号路及び予備信号路に出力信号を供給するスプリッタで信号情報 を受信する。スプリッタは、原信号より低い値及び原信号と類似のインピーダン スを有する2つの信号コピーを発生するアナログ受動装置である。このスプリッ タは、どの伝送路が入力信号情報を伝送するのかを決定する制御信号を受信する 。信号情報は、主伝送路に沿って故障が生じていなければ、主伝送路に沿って伝 送される。スプリッタに代わるものとしては、ルータ、リレー、又はスイッチが ある。 故障が検出されるとき、スプリッタは、制御信号に応答して信号情報を予備伝 送路に送出する。しかしながら、スプリッタ及びその代換え装置は、ただ一つの 信号路へのアクセスがあるのみであり、一つの信号路から別の信号路に切り換え るとき入力信号情報の遮断又は中断が生じるという点で、あまり信頼性ある方法 とはいえない。電気通信装置によって受信される実際の信号の監視はスプリッタ 環境においては困難であり、かつ電気通信装置によって受信される実際の入力信 号情報の試験は、実行することができない。それ故、受信される信号情報の伝送 路に遮断を生じない予備技術を有することが望ましい。 前述のことから、入来信号の伝送路を遮断しない予備技術に対する必要性が生 じているということが認められよう。また、受信される実際の信号の監視を可能 にする予備技術に対する必要性が生じている。さらに、受信される実際の信号上 で診断動作を果たすことのできる予備技術に対する必要性が生じている。 発明の概要 本発明によると、従来の電気通信予備技術と関連した欠点及び問題を実質上除 去し或いは減じる信号保護及び監視システムが提供される。 本発明の一具体例によると、内向き伝送路上の内向き顧客信号を受信しかつ外 向き伝送路上に外向き顧客情報を発生するよう動作可能の主プロセッサを含む信 号保護システムが提供される。また、冗長スイッチは、監視目的のために、内向 き伝送路からの内向き顧客信号及び前記外向き伝送路上の前記外向き顧客信号を 受信することができる。主プロセッサの故障を指示したときに、予備プロセッサ は、冗長スイッチを通して内向き伝送路から内向き顧客信号を受信し、かつ冗長 スイッチを通して外向き伝送路上への伝送のための外向き顧客信号を発生する。 この冗長スイッチは内向き及び外向き顧客信号の監視を可能にし、かつ信号上の 診断評価を行うことができる。 本発明は、従来の電気通信予備技術よりも多数の技術的利点を提供する。一つ の技術的利点は、主プロセッサの故障の場合に、内向き及び外向き伝送路上に予 備プロセッサを位置させることにある。別の技術的利点は、内向き伝送路上で受 信した実際の内向き顧客信号及び外向き伝送路上に置かれた実際の外向き顧客信 号の監視機能を果たす能力にある。さらに別の技術的利点は、故障分離目的のた めに信号の完全性を確認するために内向き及び外向き顧客信号上の診断動作を果 たすことにある。他の技術的利点は、以下の図面、説明、及び特許請求の範囲か ら当業者には容易に明らかになる。 図面の簡単な説明 本発明及びその利点のより完全な理解のために、添付図面と関連してなされる 以下の説明を今参照するが、ここで、同じ参照数字は同じ部分を表している。 図1は、一体化マルチ速度クロスコネクトシステムのブロック図である。 図2は、一体化マルチ速度クロスコネクトシステム内の高速度電気的ユニット のブロック図である。 図3は、高速度電気的ユニット内の冗長スイッチのハイレベル応用のブロック 図である。 図4は、冗長スイッチのブロック図である。 発明の詳細な説明 図1は、一体化マルチ速度クロスコネクトシステム10のブロック図である。 一体化マルチ速度クロスコネクトシステム10は、高速度光ユニット14、高速 度電気ユニット16、及びブロードバンドマトリックス18を有するブロードバ ンドサブシステム12を包含している。高速度光ユニット14は、ネットワーク 光信号の送出のために内部伝送リンク20の向こう側のブロードバンドマトリッ クス18とインターフェースする。高速度電気ユニット16は、ネットワーク電 気信号の送出のために内部伝送リンク20の向こう側のブロードバンドマトリッ クス18とインターフェースする。ブロードバンドマトリックス18は、高速度 光ユニット14又は高速度電気ユニット16を通り、或いはワイドバンドサブシ ステム22を通ってネットワークに戻る信号をクロスコネクトする。 一体化マルチ速度クロスコネクトシステム10はまた、複数の従属信号処理サ ブシステム24、低速度電気ユニット26、及びワイドバンドマトリックスセン ターステージ28を有するワイドバンドサブシステム22を包含している。低速 度電気ユニット26は、ネットワーク電気信号を送出するため内部伝送リンク2 0の向こう側の従属信号処理サブシステム24とインターフェースする。従属信 号処理サブシステム24は、ブロードバンドサブシステム12、ナローバンドサ ブシステム30、及びネットワークとインターフェースして、信号情報を、ワイ ドバンドマトリックスセンターステージ28を通るクロスコネクトのための独自 フォーマットに変換する。 一体化マルチ速度クロスコネクトシステム10はまた、ナローバンドインター フェース32、ナローバンドマトリックス34、及びスイッチングユニット36 を有するナローバンドサブシステム30を包含している。スイッチングユニット 36は、低速度ネットワーク電気信号の送出のために内部伝送リンク20の向こ う側のナローバンドマトリックス34とインターフェースする。ナローバンドイ ンターフェース32は、ワイドバンドサブシステム22の従属信号処理サブシス テム24とナローバンドマトリックス34との間にリンクを形成する。ブロード バンドサブシステム12、ワイドバンドサブシステム22、及びナローバンドサ ブシステム30は全て管理サブシステム(図示せず)の制御下にある。 一体化マルチ速度クロスコネクトシステム内の各要素の機能及び動作に関する さらなる情報のために、本出願と共通の譲受人の、同時係属米国特許出願No. 08/176,548、発明の名称「一体化マルチ速度クロスコネクトシステム 」を参照されたい。そして、これは参照によりここに組み入れられる。今から、 高速度電気ユニット16の機能及び動作に関する説明をする。 図2は、高速度電気ユニット16のブロック図である。高速度電気ユニット1 6は、(好ましくは12の)ネットワークDS3又はSTS−1電気信号又はそ の混合をそれぞれが受信しかつ送信する顧客インターフェースパネル40を包含 している。顧客インターフェースパネル40は、ネットワーク電気信号を複数の ネットワークプロセッサ42の一つに、かつそこから伝送する。そして、ここで 、各ネットワークプロセッサ42は、別々のネットワーク電気信号を受信する。 各ネットワークプロセッサ42は、DS3又はSTS−1タイプの電気信号の一 つを処理する。顧客インターフェースパネル40はまた、ネットワーク信号を冗 長スイッチ44に送出する。冗長スイッチ44は、ネットワーク電気信号を2つ の予備のネットワークプロセッサ46の一つに選択的に送出する。この好ましい 具体例において、12のネットワークプロセッサ42のそれぞれのために一つの 予備のネットワークプロセッサ46がある。 図示された2つの予備のネットワークプロセッサ46のうちの、好ましくは一 つが、DS3電気信号の専用であり、かつ他のものがSTS−1電気信号の専用 である。内向きトラフィックのために、ネットワークプロセッサ42(及び必要 に応じて予備のネットワークプロセッサ46)は、ネットワーク電気信号を冗長 マトリックスインターフェース48への伝送のために適切な独自フォーマットに する。外向きトラフィックのために、ネットワークプロセッサ42(及び必要に 応じて予備のネットワークプロセッサ46)は、独自フォーマットでマトリック スインターフェース48から受信した信号を、顧客インターフェースパネル40 を通してネットワークへ伝送するために適切なネットワーク電気信号に変換する 。 マトリックスインターフェース48は、内部伝送リンク20上の伝送のために ネットワークプロセッサ42(及び必要に応じて予備のネットワークプロセッサ 46)からの内向き信号を多重化する。マトリックスインターフェース48はま た、別々のネットワークプロセッサ42への伝送のために内部伝送リンク20か らの外向き信号を多重分離する。好ましくは、各マトリックスインターフェース 48は、内部伝送リンク20上に位置させるために12の別々のネットワークプ ロセッサ42(又は必要に応じて2つの予備のネットワークプロセッサ46のう ちの一つ)からの12の独自信号フォーマットを多重化する。外向き方向におい て、マトリックスインターフェース48は、内部伝送リンク20からの独自信号 フォーマットを、各ネットワークプロセッサ42(又は必要に応じて予備のネッ トワークプロセッサ46)上に位置させるために12の別々の独自信号フォーマ ットに多重分離する。冗長ユニットコントローラ50は、高速度電気ユニット1 6のための制御をする。接続されたプロセッサ52は、SONET及びDS3オ ーバヘッドを処理するために備えられており、かつ内部伝送リンク20内に該当 オーバヘッドを挿入しかつ引き出すことができる。 高速度電気ユニット16の内向き動作のために、顧客インターフェースパネル 40は、DS3及び/又はSTS−1速度で好ましくは48のネットワーク電気 信号へのBNCコネクタインターフェースを提供する。顧客インターフェースパ ネル40は、DS3及び/又はSTS−1ネットワーク電気信号を、ネットワー クプロセッサ42及び冗長スイッチ44に接続する。各ネットワークプロセッサ 42は、終端及び独自STS−1Pフォーマットへの変換のために別々のDS3 又はSTS−1ネットワーク電気信号を受信する。12のネットワークプロッセ ッサ42からの独自STS−1P信号は、第一の対の冗長マトリックスインター フェース48に送られる。 マトリックスインターフェース48は、独自STS−1P信号を、内部伝送リ ンク20上での伝送のために多重化STS−12P信号に多重する。内部伝送リ ンク20は、高速度電気ユニット16をブロードバンドマトリックス18にイン ターフェースし、かつシステムデータ、DS3オーバヘッド、SONETオーバ ヘッド、独自オーバヘッド、タイミング、コントロール、及びステータス情報を 伝送する。 冗長スイッチ44及び予備のネットワークプロセッサ46は、高速度電気ユニ ット16のための装置保護インターフェースを提供する。高速度電気ユニット1 6の各半分において、一つの予備のネットワークプロセッサ46がDS3保護に 使われ、かつ他の予備ネットワークプロセッサ46はSTS−1保護に使われる 。各冗長スイッチ44は、24のネットワーク電気信号へのアクセスを有し、か つ2つの予備ネットワークプロセッサ46に送られるべきこれらの信号のいずれ か一つを選択することができる。それ故、高速度電気ユニット16の各半分のた めの全保護スキームは、1:24の比を有している。 外向き方向において、マトリックスインターフェース48は、内部伝送リンク 20からの多重化STS−12P信号を多重分離し、かつ12の個別の電気的独 自STS−1P信号をネットワークプロセッサ42に分配する。ネットワークプ ロセッサ42は、個々の独自STS−1P信号を終端し、かつSTS同期ペイロ ードエンベロープからDS3信号を取り除くか、或いは独自STS−1P信号の ままにして、独自オーバヘッドを取り除き、そしてそれをSONET互換性オー バヘッドと取り替える。冗長マトリックスインターフェース48を有することに より、マトリックスプレーン独立性は、このマトリックスからネットワークプロ セッサ42まで維持される。これにより、ネットワークプロセッサ42は、両方 のプレーンを監視し、かつ最も信頼性ある信号路を選択することが可能になる。 マトリックスインターフェース48はまた、適切な保護処理のために必要に応じ て予備のネットワークプロセッサ46に独自STS−1P信号を分配する。 高速度電気ユニット16のための制御は、冗長ユニットコントローラ50によ って処理される。ユニットコントローラ50は、コントロールリンクを、全ての ネットワークプロセッサ42、マトリックスインターフェース48、冗長スイッ チ44、及び追加のプロセッサ52に分配する。管理サブシステムからの制御は 、マトリックスインターフェース48及び内部伝送リンク20を通って高速度電 気ユニット16に通される。この制御情報は、マトリックスインターフェース4 8の第一の対の内部伝送リンク20のオーバヘッドから引き出されて、ユニット コントローラ50に送られる。ユニットコントローラ50はコントロールパケッ トを解釈し、かつどの下位カードを制御すべきかを決定する。ユニットコントロ ーラ50は、これらの同じインターフェースを使用して、ステータスを管理サブ システムに戻す。 冗長追加プロセッサ52は、高速度電気ユニット16内のオーバヘッドを処理 する能力がある。ユニットコントローラ50の制御の下で、追加プロセッサ52 は、シリアルオーバヘッドインターフェースを、全てのネットワークプロセッサ 42に提供する。ネットワークプロセッサ42上で処理されないオーバヘッドは 、追加プロセッサ52に送られ、そこで、それは、マトリックスインターフェー ス48を経て内部伝送リンク20内に多重化される。 図3は、冗長スイッチ44のためのハイレベルの応用を示している。冗長スイ ッチ44は、予備のネットワークプロセッサ46を、ネットワークからのそして そこへの顧客インターフェースパネル40上の内向き及び外向き路内に位置させ て、それぞれ、主ネットワークプロセッサ42の一つの故障の場合に実際のネッ トワーク電気信号を処理する。 ネットワークへの外向き方向において、この外向き路は、75オームの不平衡 負荷62で終端される顧客出力BNCコネクタ60にネットワークプロセッサ4 2の出力を接続する伝送線61である。伝送線61は、ネットワークプロセッサ 42の故障の場合に、冗長スイッチ44の出力を顧客出力BNCコネクタ60に 接続するために顧客インターフェースパネル40上にタップされる。非故障動作 の間、リレー64が設定されて、ネットワークプロセッサ42は外向き路上のネ ットワーク信号を顧客出力BNCコネクタ60を通してネットワークに出力させ る。リレー66は、外向き路上のネットワーク信号の監視をするように冗長スイ ッチ44上で設定される。 故障の場合に、リレー64は、ネットワークプロセッサ42が外向き路上にネ ットワーク電気信号を出力するのを妨げるように切り換える。リレー66は、ネ ットワーク電気信号を、予備ネットワークプロセッサの一方46から冗長スイッ チ44を通して外向き路上に位置させるように切り換える。選択された予備ネッ トワークプロセッサ42は、冗長スイッチ44を通して外向き路上の適切なネッ トワーク信号を供給することにより故障したネットワークプロセッサ42に代わ る。 ネットワークから内向き方向において、ネットワーク電気信号が、顧客入力B NCコネクタ70と顧客インターフェースパネル40の75オーム終端負荷72 を接続する伝送線63から内向き路上で受信される。伝送線63は2カ所でタッ プされる。1つは、ネットワークプロセッサ42上の非常に高い入力インピーダ ンス受信機74に接続するためであり、かつその第二は、冗長スイッチ44上の 非常に高い入力インピーダンス受信機76に接続するためである。 正常動作中、ネットワークプロセッサ42の受信機74がアクティブであり、 かつ冗長スイッチ44の受信機76がリレースイッチ78の切断を通して待機中 である。故障の場合に、リレースイッチ78は、受信機76をアクティブモード にして、内向き路上のネットワーク電気信号を予備ネットワークプロセッサの一 方46に送出させる。受信機76がアクティブモードにあるとき、受信機74で 受信された内向きネットワーク電気信号は無視される。 マイクロコントローラユニット80は、全ての監視活動及び冗長スイッチ44 の制御をローカルに実行する。マイクロコントローラユニット80は、ユニット コントローラ50の下位にある。冗長スイッチ44はまた、顧客インターフェー スパネル40上の内向き又は外向きコネクタの一方で利用可能のネットワーク電 気信号のアナログバッファ波形を監視するモニタージャック82を含んでいる。 冗長スイッチ44のモニタ機能は、主ネットワークプロセッサ42からのアナロ グ内向き及び外向き信号にブリッジアクセスするために備えられる。この能力は 、ネットワークプロセッサ42へのそしてそこからのデータの完全性をテストす るために使用され、かつ予備が必要でないときに利用可能である。 冗長スイッチ44の構成は、主トラフィックフローを中断することなく外向き 及び内向き信号路上の障害分離を容易にするよう設計されている。欠陥要素の自 己チェック及び分離はまた、冗長スイッチ44によって実行される。冗長スイッ チ44は、主信号路を中断することなく内向き路及びディジタル信号完全性を確 認する。外向き路及びディジタル信号完全性はまた、主トラフィックフローを中 断することなく確認することができる。内向き及び外向き路は、欠陥要素の分離 を内部的に確認することができる。予備ネットワークプロセッサ46の完全性が また確認可能である。 図4は、冗長スイッチ44のブロック図である。冗長スイッチ44は、受信機 インターフェース90及び送信機インターフェース92を含んでいる。受信機イ ンターフェース90は、顧客インターフェースパネル40の24の顧客入力BN Cコネクタ70を通してブリッジし、かつ選択された予備受信機回路上に位置さ せるための単一の顧客入力BNCコネクタ信号を選択する。24の別々の内向き 伝送路を表す24の顧客入力BNCコネクタ70は、それぞれ6つのコネクタの 4群に分割される。6つの内向き伝送路の各群は、4つの受信アナログマルチプ レクサブロック94の1つと関係している。4つの受信アナログマルチプレクサ ブロック94はさらに、マルチプレクサ96及び98によって多重化されて、モ ニタジャック82及び予備ネットワークプロセッサ46にバッファされる単一の 信号を供給する。 4つの受信アナログマルチプレクサブロック94の1つは、6つの内向き伝送 路と2つの診断ポートの間で選択をする。相当する顧客入力BNCコネクタ70 からの6つの内向き伝送路は、アナログ8:1マルチプレクサ100への入力の 6つを形成する。7番目及び8番目の入力は、エミッタフォロワーバッファ(F EB)増幅器出力からであり、かつ診断目的のために使用される。 ネットワーク電気信号のための信号路は、顧客入力BNCコネクタ70から、 変成器102、FEB増幅器104、及びマルチプレクサ100に進む。変成器 102は、ロジックグラウンドからコネクタグラウンドを分離するために使用さ れる。FEB増幅器104はインピーダンス変換をして、高インピーダンスを顧 客入力BNCコネクタ70の方に、かつ低インピーダンスをマルチプレクサ10 0の方に提供する。マルチプレクサ100は、さらに多重化されるべきFEB増 幅器出力の1つを選択する。 マルチプレクサ100において受信アナログマルチプレクサブロック94の出 力は、監視目的のために相当する送信信号の出力を受信するマルチプレクサ96 に接続される。マルチプレクサ98は、残りの受信アナログマルチプレクサブロ ック94のために同様な接続をする。マルチプレクサ96及び98は、個々の顧 客入力コネクタからの24の信号が収束する単一内部点に達する単極双投スイッ チ106に送出する。この内部受信点は、モニタジャック82に、そしてスイッ チ108によって決定されるような2つの予備ネットワークプロセッサ46の一 方に導かれる。このようにして、冗長スイッチ44は、内向き及び外向き伝送路 の両方にネットワーク電気信号の監視能力を提供する。 送信機インターフェース92の監視は、受信機インターフェース90のそれと 同一である。送信機インターフェース92は顧客インターフェースパネル40の 24の顧客出力BNCコネクタ60を通してブリッジし、かつ選択された予備受 信回路上に位置させるために単一の顧客出力BNCコネクタ信号を選択する。2 4の別々の外向き伝送路を表す24顧客出力BNCコネクタは、それぞれ6つの コネクタの4つの群に分割される。これらの群は、同じようにワイヤードORさ れ、かつ受信機インターフェース90内の受信信号と同じ単一内部点にバッファ される。送信機インターフェース92のこの部分は、送信監視及び診断のみのた めに使用される。 送信機インターフェース92は2つの予備ネットワークプロセッサの一方46 を適切な顧客出力BNCコネクタ60に接続する予備のための分離路を提供する 。リレーツリーが、予備ネットワークプロセッサの一方46の選択のために複数 の単極双投スイッチ110を通して形成され、かつそれを3つの外向きリレー1 12の8群の1つに経路を決める。各リレーは、顧客インターフェースパネル4 0上の1つの顧客出力BNCコネクタ60と関連している。3つのインターフェ ースリレーコンタクト112の1つのみが一時にはアクティブであり、分離変成 器を通して送信予備路を完成させる。 冗長スイッチ44は、2つのタイプの診断動作、ループバックとモニタを実行 する。ループバック診断は、信号を、いずれかの予備ネットワークプロセッサ4 6の送信機部分からいずれかの予備ネットワークプロセッサ46の受信部分へ導 かせる。外向き信号はスイッチ110のリレーツリーを通り、かつ受信アナログ マルチプレクサブロック94のマルチプレクサ100の7番目又は8番目の入力 に、或いは送信アナログマルチプレクサブロック95のマルチプレクサ114を 通って、ループバックすることができる。送信アナログマルチプレクサブロック 95を通るループバックは、そのステータスをチェックすることのできるリレー 112を含んでいる。 このモニタ機能は、顧客入力コネクタ又は顧客出力コネクタからの内向き又は 外向き路上の信号をそれぞれ、予備ネットワークプロセッサ46及び監視ジャッ ク82のいずれかに接続させる。この監視機能は、主ネットワークプロセッサ4 2がアクティブであってさえ達成可能である。モニタジャック出力信号レベルは 、選択された予備ネットワークプロセッサ46に印加されるレベルよりも略20 dB低い。好ましくは、ループバック及び送信モニタ機能は、冗長スイッチ44の 受信機インターフェース90が内部的には予備受信路の専用であるために、予備 動作中実行することはできない。制御ロジック120は、マイクロコントローラ ユニット80の制御の下で、冗長スイッチ44のスイッチ及びマルチプレクサを 駆動する。 要するに、冗長スイッチは、主伝送路からのネットワーク信号を遮断又は切り 替えすることなくネットワーク電気信号で予備、監視、及び診断動作を提供する 。この冗長スイッチは、信号のトラフィックフローを遮断することなく、信号確 認及び完全性チェックを可能にする。 このように、本発明によると、前述の利点を満足する信号保護システムが提供 されるということが明らかである。好ましい実施例を詳細に説明したけれども、 種々の変化、代換え、及び変更がここでなすことができるということが理解でき よう。例えば、特別の数の信号を有するインターフェースを図示したけれども、 いかなる数の信号もこの保護スキームに組み入れることができる。さらに、特別 のスイッチ及び選択デバイスが図示されたけれども、信号の送出及び選択は、こ の技術分野で公知の種々の方法でなすことができる。他の例が当業者によって容 易に確認可能であり、かつ以下の特許請求の範囲によって限定されるような本発 明の精神及び範囲から離れることなくなすことができるであろう。
【手続補正書】 【提出日】1996年12月27日 【補正内容】 1.特許請求の範囲を次のとおり補正致します(請求項の数は8つ減って10と なります)。 特許請求の範囲 1.内向き伝送路上の内向き顧客信号を受信しかつ外向き伝送路上の外向き顧客 信号を発生するよう動作可能の主プロセッサと、 前記内向き伝送路上の前記内向き顧客信号及び前記外向き伝送路上の前記外向 き顧客信号を受信しかつ監視するよう動作可能であり、かつ前記内向き及び外向 き顧客信号の監視に応答して前記主プロセッサの故障を検出するよう動作可能の 冗長スイッチと、 前記主プロセッサの前記故障の指示で前記冗長スイッチからの前記内向き顧客 信号を受信するよう動作可能であり、かつ前記主プロセッサの前記故障の指示で 前記冗長スイッチを通りかつ前記外向き伝送路上に送信するための前記外向き顧 客信号を発生するよう動作可能である予備プロセッサと、 から成る信号保護及び監視システム。 2.前記冗長スイッチが、自己診断試験目的のために前記外向き顧客信号を前記 予備プロセッサに戻す請求項1に記載の信号保護及び監視システム。 3.前記主プロセッサからの前記外向き顧客信号が、前記主プロセッサ内の前記 故障の指示で前記外向き送信路から切り換えられる請求項1に記載の信号保護及 び監視システム。 4.前記冗長スイッチが前記主プロセッサ内の前記故障の指示を受信し、かつ前 記予備プロセッサを前記内向き及び外向き伝送路に結合する切り替えを実行する 請求項1に記載の信号保護及び監視システム。 5.前記主プロセッサ内の前記故障を決定するよう動作可能であり、かつ前記主 プロセッサ、前記冗長スイッチ、及び前記予備プロセッサの選択及び動作を制御 するための監視信号を発生するユニットコントローラをさらに備える請求項1に 記載の信号保護及び監視システム。 6.主プロセッサの内向き伝送路の内向き顧客信号を受信するよう動作可能であ り、そして、前記主プロセッサの故障に応答して前記内向き顧客信号を第一の予 備プロセッサと第二の予備プロセッサの一方に経路を決めるよう動作可能であり かつ前記内向き顧客信号を監視ポートに経路を決めるよう動作可能の第一の選択 回路を含む受信機インターフェースユニットと、 前記主プロセッサの外向き顧客信号を外向き伝送路上に位置させるよう動作可 能であり、そして、前記主プロセッサの故障に応答して前記外向き顧客信号を前 記第一と第二の予備プロセッサの一方から前記外向き伝送路に経路を決めるよう 動作可能の第二の選択回路を含む送信機インターフェースユニットと、 前記内向き及び外向き顧客信号を導く際に前記第一と第二の選択回路を制御す るよう動作可能のマイクロコントローラユニットと、 から成る信号保護及び監視システムにおいて使用するための冗長スイッチ。 7.前記受信機インターフェースユニットが、前記第二の選択回路を通して前記 第一と第二の予備プロセッサの一方から送信機信号を受信するよう動作可能であ り、前記第一の選択回路が、診断試験のために前記送信機信号を前記監視ポート に、そして前記第一と第二の予備プロセッサの一方に戻すよう経路を決めるため に動作可能である請求項6に記載の冗長スイッチ。 8.前記送信機インターフェースユニットが、送信機信号を前記第一と第二の予 備プロセッサから前記第二の選択回路を通って受信するよう動作可能であり、そ して、前記選択回路が、診断試験のために前記送信機信号を前記監視ポートに、 そして前記第一と第二の予備プロセッサの一方に戻すよう経路を決めるために動 作可能である請求項6に記載の冗長スイッチ。 9.前記送信機インターフェースユニットが、前記外向き伝送路上に前記外向き 顧客信号を選択的に位置させるよう動作可能のリレーを含み、そして前記送信機 信号は前記リレーのステータスを決定するために前記リレーを通して導かれる請 求項8に記載の冗長スイッチ。 10.前記送信機インターフェースユニットが、前記外向き伝送路から外向き顧 客信号を受信するよう動作可能であり、そして前記第一の選択回路が前記受信し た外向き顧客信号を前記監視ポートに経路を決めるよう動作可能である請求項6 に記載の冗長スイッチ。

Claims (1)

  1. 【特許請求の範囲】 1.内向き伝送路上の内向き顧客信号を受信しかつ外向き伝送路上の外向き顧客 信号を発生するよう動作可能の主プロセッサと、 前記内向き伝送路上の前記内向き顧客信号及び前記外向き伝送路上の前記外向 き顧客信号を受信しかつモニタするよう動作可能の冗長スイッチと、 前記主プロセッサの故障の指示で前記冗長スイッチからの前記内向き顧客信号 を受信するよう動作可能であり、かつ前記主プロセッサの前記故障の指示で前記 冗長スイッチを通りかつ前記外向き伝送路上に送信するための前記外向き顧客信 号を発生するよう動作可能である予備プロセッサと、 から成る信号保護及び監視システム。 2.前記冗長スイッチが、自己診断試験目的のために前記外向き顧客信号を前記 予備プロセッサに戻す請求項1に記載の信号保護及び監視システム。 3.前記主プロセッサからの前記外向き顧客信号が、前記主プロセッサ内の前記 故障の指示で前記外向き送信路から切り換えられる請求項1に記載の信号保護及 び監視システム。 4.前記冗長スイッチが前記主プロセッサ内の前記故障の指示を受信し、かつ前 記予備プロセッサを前記内向き及び外向き伝送路に結合する切り替えを実行する 請求項1に記載の信号保護及び監視システム。 5.前記主プロセッサ内の前記故障を決定するよう動作可能であり、かつ前記主 プロセッサ、前記冗長スイッチ、及び前記予備プロセッサの選択及び動作を制御 するための監視信号を発生するユニットコントローラをさらに備える請求項1に 記載の信号保護及び監視システム。 6.前記冗長スイッチが、前記内向き及び外向き顧客信号で監視機能を果たす請 求項1に記載の信号保護及び監視システム。 7.前記内向き及び外向き顧客信号とインターフェースするために前記主プロセ ッサ、前記冗長スイッチ、及び前記予備プロセッサを、前記内向き及び外向き伝 送路に結合するための顧客インターフェースパネルをさらに備える請求項1に記 載の信号保護及び監視システム。 8.内向き伝送路から内向き顧客信号を受信するよう動作可能であり、そして、 前記内向き顧客信号を第一の予備プロセッサと第二の予備プロセッサの一方に経 路を決めるよう動作可能でありかつ前記内向き顧客信号を監視ポートに経路を決 めるよう動作可能の第一の選択回路を含む受信機インターフェースユニットと、 外向き顧客信号を外向き伝送路上に位置させるよう動作可能であり、そして、 前記外向き顧客信号を前記第一と第二の予備プロセッサの一方から前記外向き伝 送路に経路を決めるよう動作可能の第二の選択回路を含む送信機インターフェー スユニットと、 前記内向き及び外向き顧客信号を導く際に前記第一と第二の選択回路を制御す るよう動作可能のマイクロコントローラユニットと、 から成る信号保護及び監視システムにおいて使用するための冗長スイッチ。 9.前記受信機インターフェースユニットが、前記第二の選択回路を通して前記 第一と第二の予備プロセッサの一方から送信機信号を受信するよう動作可能であ り、前記第一の選択回路が、診断試験のために前記送信機信号を前記監視ポート に、そして前記第一と第二の予備プロセッサの一方に戻すよう経路を決めるため に動作可能である請求項8に記載の冗長スイッチ。 10.前記送信機インターフェースユニットが、送信機信号を前記第一と第二の 予備プロセッサから前記第二の選択回路を通って受信するよう動作可能であり、 そして、前記選択回路が、診断試験のために前記送信機信号を前記監視ポートに 、そして前記第一と第二の予備プロセッサの一方に戻すよう経路を決めるために 動 作可能である請求項8に記載の冗長スイッチ。 11.前記送信機インターフェースユニットが、前記外向き伝送路上に前記外向 き顧客信号を選択的に位置させるよう動作可能のリレーを含み、そして前記送信 機信号は前記リレーのステータスを決定するために前記リレーを通して導かれる 請求項10に記載の冗長スイッチ。 12.前記送信機インターフェースユニットが、前記外向き伝送路から外向き顧 客信号を受信するよう動作可能であり、そして前記第一の選択回路が前記受信し た外向き顧客信号を前記監視ポートに経路を決めるよう動作可能である請求項8 に記載の冗長スイッチ。 13.前記第一と第二の選択回路が、前記マイクロコントローラによって決定さ れるような前記外向き及び内向き顧客信号を導くよう動作可能のマルチプレクサ 及びスイッチを含む請求項8に記載の冗長スイッチ。 14.前記受信機及び送信機インターフェースユニットが、前記内向き及び外向 き顧客信号をグラウンドから分離するよう動作可能の前記内向き及び外向き伝送 路上の変成器を含む請求項8に記載の冗長スイッチ。 15.前記受信機及び送信機インターフェースユニットが、前記内向き及び外向 き伝送路及び前記第一と第二の選択回路の間でインピーダンス変換をするエミッ タフォロワーバッファ増幅器を含む請求項8に記載の冗長スイッチ。 16.内向き伝送路から内向き顧客信号を受信するよう動作可能の受信機インタ ーフェースユニットを備え、前記受信機インターフェースユニットは前記内向き 顧客信号を第一の予備プロセッサと第二の予備プロセッサの一方に経路を決める よう動作可能の第一の選択回路を含み、前記第一の選択回路は、前記内向き顧客 信号を監視ポートに経路を決めるよう動作可能であり、前記受信機インターフェ ースユニットは前記第一と第二の予備プロセッサの一方からの送信機信号を前記 第二の選択回路を通して受信するよう動作可能であり、前記第一の選択回路は診 断試験のために前記送信機信号を前記監視ポートに、そして前記第一と第二の予 備プロセッサの一方に戻すよう経路を決めるために動作可能であり、 外向き顧客信号を外向き伝送路上に位置させるよう動作可能の送信機インター フェースユニットを備え、前記送信機インターフェースユニットは、前記第一と 第二の予備プロセッサの一方からの前記外向き顧客信号を前記外向き送信路に経 路を決めるよう動作可能であり、前記送信機インターフェースユニットは前記第 一と第二の予備プロセッサの一方からの前記送信機信号を前記第二の選択回路を 通して受信するよう動作可能であり、前記第一の選択回路は診断試験のために前 記送信機信号を前記監視ポートに、そして前記第一と第二の予備プロセッサの一 方に戻すよう経路を決めるために動作可能であり、前記送信機インターフェース ユニットは前記外向き顧客信号を前記外向き伝送路上に選択的に位置させるよう 動作可能のリレーを含み、前記送信機信号は前記リレーのステータスを決定する ために前記リレーを通して導かれ、前記送信機インターフェースユニットは前記 外向き伝送路から外向き顧客信号を受信するよう動作可能であり、前記第一の選 択回路は前記受信した外向き顧客信号を前記監視ポートに経路を決めるよう動作 可能であり、そして、 前記内向き及び外向き顧客信号を導く際に前記第一と第二の選択回路を制御す るよう動作可能のマイクロコントローラユニットを備え、前記マイクロコントロ ーラユニットは、主プロセッサの故障状態に応答して前記受信機及び送信機イン ターフェースユニットに経路選択信号を供給するよう動作可能である、 信号保護及び監視システムにおいて使用するための冗長スイッチ。 17.前記受信機インターフェースユニット及び前記送信機インターフェースユ ニットは、複数の内向き及び外向き顧客信号をそれぞれ処理することが可能であ る請求項16に記載の冗長スイッチ。 18.前記第一と第二の選択回路が、前記マイクロコントローラユニットによっ て制御されるマルチプレクサ及びスイッチを含む請求項16に記載の冗長スイッ チ。
JP8503872A 1994-07-01 1995-06-08 信号保護及び監視システム Expired - Fee Related JP2826907B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US270,019 1981-06-03
US08/270,019 US5574718A (en) 1994-07-01 1994-07-01 Signal protection and monitoring system
US08/270,019 1994-07-01

Publications (2)

Publication Number Publication Date
JPH09507982A true JPH09507982A (ja) 1997-08-12
JP2826907B2 JP2826907B2 (ja) 1998-11-18

Family

ID=23029557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8503872A Expired - Fee Related JP2826907B2 (ja) 1994-07-01 1995-06-08 信号保護及び監視システム

Country Status (6)

Country Link
US (2) US5574718A (ja)
EP (1) EP0769227A4 (ja)
JP (1) JP2826907B2 (ja)
CA (1) CA2184893C (ja)
MX (1) MX9605976A (ja)
WO (1) WO1996001533A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574718A (en) * 1994-07-01 1996-11-12 Dsc Communications Corporation Signal protection and monitoring system
US6067286A (en) * 1995-04-11 2000-05-23 General Datacomm, Inc. Data network switch with fault tolerance
US6009075A (en) 1996-03-29 1999-12-28 Dsc Communications Corporation Transport interface for performing protection switching of telecommunications traffic
JP3043654B2 (ja) * 1997-03-28 2000-05-22 日本電気通信システム株式会社 マルチメディア蓄積システムとその冗長構成方式
EP0917370A3 (en) * 1997-11-18 2007-10-24 Sony Corporation Signal processing device and method for switching signal processors therefor
US6330221B1 (en) * 1998-06-18 2001-12-11 Cisco Technology, Inc. Failure tolerant high density dial router
US6600741B1 (en) * 1999-03-25 2003-07-29 Lucent Technologies Inc. Large combined broadband and narrowband switch
US7082113B1 (en) * 1998-09-18 2006-07-25 Lucent Technologies, Inc. TDMA communication system and method including discontinuous modulation for reducing adjacent and co-channel interference
US6263433B1 (en) 1998-09-30 2001-07-17 Ncr Corporation Provision of continuous database service and scalable query performance using active redundant copies
US6202149B1 (en) * 1998-09-30 2001-03-13 Ncr Corporation Automated application fail-over for coordinating applications with DBMS availability
US7480713B2 (en) * 2000-12-15 2009-01-20 International Business Machines Corporation Method and system for network management with redundant monitoring and categorization of endpoints
EP1388078A1 (en) * 2001-05-03 2004-02-11 Nokia Inc. Method and system for implementing mpls redundancy
CA2358038A1 (en) * 2001-09-27 2003-03-27 Alcatel Canada Inc. System and method for selection of redundant control path links in a multi-shelf network element
US7619886B2 (en) * 2001-09-27 2009-11-17 Alcatel-Lucent Canada Inc. Method and apparatus for providing a common support services infrastructure for a network element
US7710866B2 (en) * 2001-09-27 2010-05-04 Alcatel-Lucent Canada Inc. Method and apparatus for optimization of redundant link usage in a multi-shelf network element
US6766482B1 (en) 2001-10-31 2004-07-20 Extreme Networks Ethernet automatic protection switching
DE60301407T2 (de) * 2002-01-24 2006-06-22 Alcatel Canada Inc., Kanata Verfahren und Vorrichtung zur Bereitstellung von redundanten Protokollprozessen in einem Netzelement
JP2003234825A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp デジタル信号伝送装置
US20060001669A1 (en) * 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
US7185225B2 (en) * 2002-12-02 2007-02-27 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7340644B2 (en) * 2002-12-02 2008-03-04 Marvell World Trade Ltd. Self-reparable semiconductor and method thereof
US7289434B2 (en) * 2002-12-05 2007-10-30 Cisco Technology, Inc. Method for verifying function of redundant standby packet forwarder
US7095713B2 (en) * 2003-04-25 2006-08-22 Alcatel Ip Networks, Inc. Network fabric access device with multiple system side interfaces
US7194655B2 (en) 2003-06-12 2007-03-20 International Business Machines Corporation Method and system for autonomously rebuilding a failed server and a computer system utilizing the same
CN100386991C (zh) * 2004-11-19 2008-05-07 上海贝尔阿尔卡特股份有限公司 同步数字体系传输设备中低阶\高阶业务板的保护装置
JP2006154991A (ja) * 2004-11-26 2006-06-15 Fujitsu Ltd 情報処理システム、情報処理システムの制御方法、監視装置、監視プログラム、保守管理プログラム
US7212127B2 (en) * 2004-12-20 2007-05-01 Avery Dennison Corp. RFID tag and label
US7694023B1 (en) 2006-01-24 2010-04-06 Lockheed Martin Corporation Routing a processor communication
US20080123537A1 (en) * 2006-11-29 2008-05-29 Kumhyr David B Method and Apparatus for Facilitating the Detection of Loop-Back Conditions in Computer Networks
US8718079B1 (en) 2010-06-07 2014-05-06 Marvell International Ltd. Physical layer devices for network switches
RU2697633C1 (ru) * 2018-10-08 2019-08-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") Многопроцессорная информационно-управляющая система релейной защиты и автоматики на основе пассивной оптической сети

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881185A (en) * 1973-07-30 1975-04-29 Columbia Scient Ind Electronic multi-media programmer
US4435803A (en) * 1980-03-31 1984-03-06 International Telephone And Telegraph Corporation Analog subscriber/trunk module with shared ringing source and ring-trip
JPS5745624A (en) * 1980-09-02 1982-03-15 Nec Corp Information processor
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4485467A (en) * 1982-02-18 1984-11-27 Teknekron Infoswitch Corporation Digital information switch matrix with on-line/off-line diagnostic features
US4631719A (en) * 1984-04-13 1986-12-23 Rockwell International Corporation Channel looping apparatus for failure analysis
US4736339A (en) * 1985-12-16 1988-04-05 Gte Communication Systems Corporation Circuit for simplex I/O terminal control by duplex processors
US4710926A (en) * 1985-12-27 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Fault recovery in a distributed processing system
JPS63100843A (ja) * 1986-10-16 1988-05-02 Nippon Denso Co Ltd 通信制御機構
US4847837A (en) * 1986-11-07 1989-07-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Local area network with fault-checking, priorities and redundant backup
US4933838A (en) * 1987-06-03 1990-06-12 The Boeing Company Segmentable parallel bus for multiprocessor computer systems
DE3878667D1 (de) * 1987-12-16 1993-04-01 Siemens Ag Verfahren zur umschaltung einer anschlussgruppe auf eine partneranschlussgruppe in fernmeldevermittlungsanlagen.
US5010550A (en) * 1988-02-04 1991-04-23 Nec Corporation Transmission line switching system
JPH02131040A (ja) * 1988-11-11 1990-05-18 Hitachi Ltd ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム
US5027342A (en) * 1989-05-03 1991-06-25 The University Of Toronto Innovations Foundation Local area network
JP2560510B2 (ja) * 1990-03-06 1996-12-04 日本電気株式会社 ネットワーク管理マネージャ切り替え方式
US5117360A (en) * 1990-03-28 1992-05-26 Grumman Aerospace Corporation Joint surveillance target attack radar system (JSTARS)
US5231640A (en) * 1990-07-20 1993-07-27 Unisys Corporation Fault tolerant processor/memory architecture
DE69229297T2 (de) * 1991-03-06 1999-09-30 Fujitsu Ltd Fehlertoleranter Kommunikationssteuerprozessor
JPH0831856B2 (ja) * 1991-08-16 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法
US5216666A (en) * 1991-12-12 1993-06-01 Alcatel Network Systems, Inc. 1:n ring-type signal protection apparatus
US5581542A (en) * 1992-09-30 1996-12-03 Fujitsu Limited Device and method of performing a switching control to standby system in hybrid system of duplex system and backup line
US5436890A (en) * 1993-12-30 1995-07-25 Dsc Communications Corporation Integrated multi-rate cross-connect system
US5574718A (en) * 1994-07-01 1996-11-12 Dsc Communications Corporation Signal protection and monitoring system

Also Published As

Publication number Publication date
MX9605976A (es) 1997-12-31
CA2184893A1 (en) 1996-01-18
US5574718A (en) 1996-11-12
JP2826907B2 (ja) 1998-11-18
EP0769227A1 (en) 1997-04-23
CA2184893C (en) 2000-08-08
EP0769227A4 (en) 1999-08-18
WO1996001533A1 (en) 1996-01-18
US5896370A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JPH09507982A (ja) 信号保護及び監視システム
JP3195461B2 (ja) リングノード
JPH04351032A (ja) ネットワーク切替制御方法
JPH114206A (ja) 端局装置
US6999410B2 (en) Apparatus for the transmission and/or reception of data, and method for controlling this apparatus
US7035262B1 (en) Software-based emulation of single SONET path layer
CA2076996C (en) Transmission line switching devices capable of switching to a redundant system when a failure occurs in the system path
EP0950298B1 (en) Method and device for network protection
JP3354116B2 (ja) 波長多重光通信網
JPH08265343A (ja) 通信信号伝送用の通信ネットワーク
JP2977344B2 (ja) 光ファイバ伝送システム
JP2507609B2 (ja) Isdn加入者インタフェ―ス装置
JP2000196553A (ja) Sdh伝送装置のe1バイト転送方式とその端局装置
JPH04334135A (ja) 光ファイバプロテクション方式
JPH11355231A (ja) 多重化端局装置
JPH0637910A (ja) No7信号リンク制御装置の予備切替方式
JPH1198075A (ja) 伝送路監視装置
JPS6148249A (ja) 回線切替装置
JPS61127247A (ja) 通信システムの伝送路切替方式
JP2002344386A (ja) 波長多重光送信装置および受信装置、波長多重光伝送システムおよび波長多重光伝送方法
JPH01296719A (ja) 現用予備切換方式
JPH1188234A (ja) 光加入者線伝送装置および予備系光伝送路監視方法
JPH05235801A (ja) 光伝送装置
JPH0379137A (ja) バス型ネットワークの二重化方式
JPH0865208A (ja) 回線切替方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees