JPH09506459A

JPH09506459A - 不揮発性半導体メモリのためのセンス増幅器

Info

Publication number: JPH09506459A
Application number: JP8510030A
Authority: JP
Inventors: トーマスジョントロッデン
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1994-09-16
Filing date: 1995-08-28
Publication date: 1997-06-24
Anticipated expiration: 2015-08-28
Also published as: DE69524200T2; KR960706173A; WO1996008822A3; WO1996008822A2; EP0729633A1; DE69524200D1; EP0729633B1; US5487045A; JP3706135B2; MY113198A; KR100373196B1

Abstract

(57)【要約】不揮発性半導体メモリは、メモリセルの論理状態と基準セルの論理状態とを比較するためにセンス増幅器を利用する。メリリセルと基準セルに電流を供給する負荷はカーレントミラーを構成し、その増幅率は、供給電圧のレベルに制御的に依存している。この装置は、高い供給電圧よりも低い供給電圧を有する高い増幅感度を与える。

Description

【発明の詳細な説明】不揮発性半導体メモリのためのセンス増幅器〔発明の分野〕この発明は、２つの論理状態のうちの特定の１つの状態を想定するためのメモリセルと該セルの特定の論理状態を決定するための検知手段とを具えた電子回路に関するものである。この発明は、特に不揮発性半導体メモリに関するものであるが、これに限定されるものではない。〔発明の背景〕半導体メモリシステムのための重要な設計問題は、メモリの各セルに記憶されたメモリ状態の検知をするために使用される支援回路である。特に、現在では、プログラムコード、ＵＶ消去可能型（ＥＰＲＯＭ）、電気的消去可能型（ＥＥＰＲＯＭ）或いはＦＬＡＳＨ型のものを記憶するために使用される不揮発性メモリ（ＮＶＭ）チップが重要である。典型的な従来型のＥＰＲＯＭにおいては、セルは、水平ワードライン間の行と、垂直ビットライン間の列とに接続される。１個の電流センス増幅器が、セルの各列に近接した各ビットラインに接続される。ワードラインの電圧を変化させることによって充電状態に応じて組合わされた行の全てのセルは、組合わされたビットラインに電流を発生する。電流が、ビットラインに接続されたセンス増幅器によって、検知され、増幅器の出力端にワード及びビットラインの交点のセルに記憶された、プログラムされた状態（典型的には“０”）あるいは不プログラム状態（典型的には“１”）に応じた電圧を発生する。セルが、チップ当たりのメモリサイズを増大するためにサイズを縮小するので、検知電流も減少する。感度を増大するために、不プログラム或いはＯＮ或いは “１”の状態にある基準セルを同時に検知すること及び基準セルからの基準電流とその状態が決定されるメモリセル（以下「検知されたセル」からの検知電流とに入力される差動増幅器を使用することが普通行われている。検知されたセルが、反対のプログラムされた（ＯＦＦ）状態にあると、差動増幅器は１つの値を出力する。検知されたセルが同じ不プログラム（ＯＮ）状態にあると、差動増幅器は反対の値を出力する。〔発明の目的〕この発明の目的は、従来のものに比べて、供給電圧の広い範囲に亘って、動作可能な電子回路を提供することである。この発明の他の目的は、従来のものに比べて、供給電圧の広い範囲に亘って正確な動作は検知回路を提供する。〔発明の要約〕この発明は、特許請求の範囲のプリアンブルに記載の電子回路において、高い供給電圧よりも低い供給電圧で高い感度を与えるように回路に印加される供給電圧に依存する検知手段の感度を制御するために動作するバイアス手段を具えたことを特徴としている。この発明は、プログラムされた及び不プログラムセル、適用供給電圧、及びプログラムされた或いは不プログラムメモリセルを的確に検知するために必要な検知手段の電流感度との間の特定の関係が存在するとの認識に基づいている。この発明の検知手段は、適用供給電圧に対応するセンス増幅器の感度の制御を自動的に行ない、もって供給電圧の広い範囲に亘って正確な回路動作を行うことができる。第１の実施例においては、検知手段は、検知電圧を発生するためのメモリセルに検知電流を供給するための検知負荷と、基準電流から基準電圧を発生するための基準手段とを具えている。検知手段は、さらに、メモリセルに結合された入力と、検知電圧と基準電圧とを比較して、特定の論理状態の出力信号を発生する基準手段とを有する比較器を具えている。バイアス手段は、少なくとも制御負荷或いは検知電流と基準電流の比を制御するための基準手段に対して、制御信号を発生するように動作する。この実施例においては、感度は、検知電流の基準電流に対する比を制御することによって、供給電圧に適用される。他の実施例においては、基準手段は、特定の論理状態を有する基準セルと基準電流を供給するとともに、接続点において基準電圧を発生するための基準接続点を介して基準セルに結合されている基準負荷とを具えている。検知手段は、基準セルとメモリセルとの差動検知を利用している。これは、セルが均一であって、従って、例えば、温度変化、プロセスパラメータの広がり等に対して、均一になるので、精度が向上することになる。望ましくは、基準負荷及び検知負荷は、それぞれカーレントミラーの入力端及び出力端を構成する。カーレントミラーは、入力端と出力端間の電流増幅率を有する。バイアス手段は、供給電圧に依存する増幅率を制御するように動作する。この構成は、さらに精度を向上させ、その動作は、負荷比検知形式、特に可変負荷比検知形式に基づいて行なわれる。検知手段などを有する典型的なＥＰＲＯＭにおいては、不プログラムセルは、基準セルの如きＯＮセルであり、プログラムセルは、ＯＦＦセルである。各ＮＶＭセルは、セルの状態が、ＯＦＦ状態からＯＮ状態へスイッチされた時、自然ターンオン閾値Ｖｔを有する。本発明の好適な実施例においては、基準セル検知回路、例えば、カーレントミラーの入力端は、サイズＸを有し、メモリセル検知回路、例えば、カーレントミラーの出力端は、アナログ制御トランジスタと直列接続されたＸの分数（１より小さい）のサイズを有する。望ましくは、基準セル検知回路は、サイズＸのサイズに対応するＡ並列接続されたトランジスタ（ここでＡ＞３）を具え、メモリセル検知回路は、サイズＸの分数のサイズに対応するＢトランジスタに直列に接続されたアナログ制御トランジスタを具えたＢ並列接続されたトランジスタ（ここでＢ≧１）を具えている。バイアス手段が、供給電圧に接続されていて、制御トランジスタの制御電極に対して、制御トランジスタがＯＮになる度合いを制御する供給電圧に応じて変化する信号を供給し、これによって１−Ｂから連続的に変化する検知回路におけるＢ並列トランジスタの実効数Ｓを供給する。これは、Ａ：Ｓの比をＡ：１とＡ：Ｂの間で変化させ、供給電圧として、検知回路の感度が１−８Ｖへ変化する。〔図面の簡単な説明〕本発明を、実施例と添付図面によって説明する。図１は、典型的半導体メモリのブロック、図２は、差動増幅器に対する半導体メモリの典型的結線図、図３は、固定負荷比検知方式を使用した従来型不揮発性メモリにおけるセンス増幅器の回路図、図４は、本発明に係る可変負荷比検知方式を含むセンス増幅器の１つの形式の回路図、図５は、概略的に示される記憶回路に接続される図４に示されるセンス増幅器の回路図、図６及び図７は、先行技術と対比して、本発明に係る回路の動作を説明するグラフ、図８は、本発明の説明に役立つ概略図である。参照番号の数字は、素子を示す。図１は、３列に配列された２行のメモリセル１０を具え、１Ｋ或いはそれ以上の大抵のメモリは、多くの行及び多くの列を有する典型的なＩＣメモリを示している。各メモリセルは、ワードラインＷＬ及びビットラインＢＬに接続されている。各ビットラインは、センス増幅器ＳＡに接続されている。Ｖ_ccは、供給電圧を表している。ワードラインが附勢されると、接続メモリセルは、接続されたビットラインの電流をセンス増幅器ＳＡに供給する。図２に示されるように、感度を改善するために、センス増幅器ＳＡの出力は、差動増幅器１２の第１入力に接続されている。第２入力は、基準セルＲＣに順次接続される、基準増幅器ＲＡに接続されている。基準セルＲＣは、不プログラム（ＯＮ）であり、ワードラインが附勢される毎に、固定基準電流Ｉ_refを生ずる。固定基準電流（メモリセルＲＣＯＮ）は、差動増幅器の１つの入力に基準電圧を生ずる。この電圧は、増幅器トリップポイント(Trip point)となる。メモリセル１０の検知電流は、差動増幅器の他の入力の電圧に伝送される。この電圧は、セルの記憶されたメモリ状態（プログラム或いは不プログラム）に依存して、増幅器トリップポイントの上限或いは下限に亘って変化する。これによって、メモリセルの記憶状態を表すロジックロー（“０”）及びロジックハイ（“１”）の出力信号の間、差動増幅器をスイッチングする。図３は、固定感度、即ち、基準ＮＶＭセルと検知ＮＶＭセル間の固定電流比を具えた負荷電流タイプの従来型のセンス増幅器を示している。基準電流Ｉ_refに対する負荷１４は、例えば、幅と長さの比、１０：４を有する７個のｐ−ＭＯＳトランジスタ１５によって供給される。各基準トランジスタ（図３には示されていないが）は、常にＯＮシンキング(s inking)Ｉ_refを意味する不プログラム状態のものである。検知メモリセルに対する負荷１６は、同じ幅と長さの比を有する単一のｐ−ＭＯＳトランジスタ１７によって構成されている。固定負荷カーレントミラー形式を用いた固定負荷比アプローチにおいて、実施例では、ミラーの基準部分は７個のｐ−ＭＯＳトランジスタ負荷を具え、乗算器部分は、１個のｐ−ＭＯＳ負荷を具えている。これは、全ての供給電圧のもとで、固定検知電流は、理想的には１：７或いは基準電流の１／７となる。一般的に、比が小さければ、電流感度は大きくなる。固定負荷比アプローチの問題は、全供給範囲に亘っての固定感度である。供給電圧が減少して、ＮＶＭ検知セル（低い供給電圧範囲）の自然閾値Ｖ_tに近づくと、センス増幅器の増加した電流感度は、不プログラムセル（ＯＮセル）を検知するのに必要である。低電圧範囲での差動中は、検知プログラムセル（ＯＦＦセル）は、問題ではない。何故ならばＮＶＭセル技術は、低動作供給電圧をはるかに超えたＶ_t（プログラムメカニズム）を有するセルを製作することができる。結果的にプログラム装置は低供給電圧においても、ＯＦＦを維持することになる。供給電圧が増加すると（高い供給電圧範囲で）、供給電圧は、ＮＶＭセルのプログラムされたＶｔに近づく。この状態でセンス増幅器の減少された電流感度は、プログラムされたセルを検知するのに必要となる。高電圧範囲での動作中は、検知不プログラムセルは問題ではない。何故ならば、供給電圧は、不プログラムセルをターンオンするに必要な電圧をはるかに超えているからである。プログラムセル及び不プログラムセルと供給電圧との関係は、本発明の拡大された電圧範囲の不揮発性メモリセンス増幅器をこの問題を解決するために如何に用いるかということである。本発明の拡大された電圧範囲ＮＶＭセンス増幅器は、可変比負荷電流検出形式を採用している。比負荷の可変性は、電力供給電圧の関数である。図４は、本発明に係る回路の一実施例を示す。実施例においては、幾つかの基準負荷トランジスタ１５は同じく７個ある。しかし、乗算器負荷２０は、２個の制御可能或いは可変負荷トランジスタ２１とミラーの乗算器部分に１個の固定負荷トランジスタ２２を具える。２個の可変トランジスタ２１は直列接続されたｐ−ＭＯＳトランジスタ２４により制御される。トランジスタ２４は順次、接続点２６でバイアス電圧を発生し、供給電圧が増加すると供給電圧のその分減少させるバイアス発生回路２５によって制御される。図４の実施例においては、低い電圧供給動作のもとでは、高いバイアスカットオフトランジスタ２４は両トランジスタ２１を分離して、結果として、ミラーの乗算器は、サイズにおいて唯１個のｐ−ＭＯＳトランジスタ２２となる。これは、結果として、電流比１：７となる。これは固定比負荷カーレントミラーと同じである（図３）。しかし、高い電圧供給動作のもとでは、バイアスは、減少し、両トランジスタ２１は、３個のｐ−ＭＯＳトランジスタ２１，２１，２２を含む乗算器部分において、完全にＯＮとなる。この高い電圧供給動作条件のもとでは、電流比は３：７となり、センス増幅器の電流感度を減少させる結果となる。このシステムの動作は、次の説明により明確にされる。参考文献としては、P.E.Allen著，“ＣＭＯＳ Analog Circuit Design”Holt, Rinehart & Winston Inc.Orlando，FL(1987)発行があり、これには、負荷比検知型式の詳細な説明が記載されている。一般のセンス増幅器の原理に従って、センス増幅器のトリップポイント（ＤＣ）は、次のように表される。Ｖｔ_trip＝（Ｍ−１／Ｍ）(Ｖ_cc)＋Ｖｔ_ref／Ｍ・・・（１）ここで、Ｖｔ_tripは、検知セルの閾値電圧Ｖ_cc は、供給電圧Ｖｔ_ref は、基準セルの閾値電圧Ｍは、検知セル電流に対する基準セル電流の比（前記したＡ：Ｂ）を表す。図６は、式（１）のグラフを示している。パラメータとしてＶ_ccの横座標に沿ってＥＰＲＯＭのＶt の関数として、縦座標に沿った電流としてプロットされたＩ_DS特性を有するフローティングゲート型の典型的なＥＰＲＯＭに対して示される。Ｖｔ_ref ＝２．０Ｖ，Ｍ＝２，３，６Ｖ_cc ＝ 3.0Ｖ，4.0Ｖ，6.0ＶＭ＝２に対して、Ｖｔ_trip（検知セルに対するＶｔで表す）を１．５Ｖのデルタ（４．０−２．５）に対してＶ_cc＝３．０Ｖ時の２．５ＶからＶ_cc＝６．０時の４．０Ｖまで変化している。Ｍ＝６に対してＶｔ_tripを２．５Ｖのデルタに対してＶ_cc＝３．０Ｖ時の２．８３ＶからＶ_cc＝６．０Ｖ時の５．３３Ｖまで変化している。Ｖｔ_tripの範囲の意義は、次に説明される。Ｖ_cc(min)（上例では３．０Ｖ）時のＶｔ_tripは、与えられた供給電圧範囲に対して、不プログラムセルの最大検知セルＶｔを表す。Ｖ_cc(max)（上例では６．０Ｖ）時のＶｔ_tripは、与えられた供給電圧範囲に対して、プログラムセルの最小検知セルＶｔを表す。この２つの数の間のデルタ電圧は、特定の供給電圧範囲に対する検知セルの“ 不使用”の範囲を表している。さらにＭ＝２に対して、仮りに、不揮発性セルがプログラムされた間は、Ｖ_cc ＝３．０Ｖ時に、セルＶｔ＝３．５Ｖ、セルはプログラムとして検知される。しかしながら、Ｖ_cc＝６．０Ｖ時に、セルは不プログラムとして検知される。２つの重要なＤＣ効果が、図６に示されている。第１に、Ｍが２から６に増加すると、不使用検知セルＶｔの範囲もそのようになる。これは望ましくない効果である。何故ならば、プログラムセルの使用可能Ｖｔ範囲を減少させることになる（Ｖ_cc(max)時のＶｔ_tripを最大プログラムセルＶｔに）。第２に、Ｍが２から６に増加すると、Ｖｔ_ref（上記実施例においてＶｔ_ref＝２．０Ｖ）とＶ_cc(min)時のＶｔ_tripの間のデルタがそのようになる。これは、望ましい効果である。何故ならば不プログラムセルＶｔ範囲が広がることになる。センス増幅器設計の他の重要な点は、動作のスピードである。これは、比負荷カーレントミラーの比を調整することによって制御される。一般的に、Ｍが増加すると、増幅器入力の放電（不プログラムセルを検知する）のスピードが増加する。この関係は、次式によって表わされる。ｄｔ＝（Ｍ／Ｍ−１）（Ｃ／Ｉ）ｄｖ・・・（２）ここで、ｄｖは、検知に要求される増幅器入力の電圧の変化分Ｃは、増幅器入力の内部キャパシタンスＩは、基準電流Ｍは、カーレントミラー比を表している。逆に、Ｍが増加すれば、増幅器入力の充電のスピードが減少することになる。この関係は、次式によって表わされる。ｄｔ＝（Ｍ）（Ｃ／Ｉ）｜ｄｖ｜・・・（３）ここで、ｄｖは、検知に要求される増幅器入力の電圧における変化分Ｃは、増幅器入力の内部キャパシタンスＩは、基準電流Ｍは、電流ミラー比を表わしている。従って、式（２）および（３）は、Ｍに関して、それぞれ下限値及び上限値を与える。式（２）及び（３）は、増幅器を動作させるために電流を電圧に変換する比負荷カーレントミラーの概略図を示す図８から導き出される。本発明に係る可変比負荷電流検知形式は、電力供給電圧の関数として、Ｍの調整を可能にする。この可変性は、広い電力供給電圧範囲に亘っての最適設計を可能にする。図７は、改良された形式を示している。図７は、図６について前述された３個の固定比Ｍ＝２、Ｍ＝３及びＭ＝６について示している。さらに、可変比は、３０で示されている。可変比に対しては、電力供給電圧３．０Ｖで、Ｍ＝６；電力供給電圧６．０ＶでＭ＝２である。２つの重要な改良点について説明する。第１に、低い電力供給動作電圧（実施例において３．０Ｖ）において、メモリーセルが駆動電流を減少するので、センス増幅器のスピードが最適化される。従って、Ｍに対する最適値は、低電流動作に対する式（２）及び（３）の限度値を用いて決定される。さらにＤＣトリップポイントは、増加し、基準セルと、不プログラムセルの最大検知セルＶｔとの間の付加マージンをもたらす。第２に、高い電力供給動作電圧（実施例において６．０Ｖ）において、ＤＣトリップポイントは、最適化される。Ｍ＝２で、プログラムセルの最少検知セルＶｔは減少される。可変比（Ｍ＝２に対する１．５Ｖ、Ｍ＝６に対する２．５Ｖ、Ｍ＝可変に対する１．１５Ｖ）と固定比の検知セルＶｔの不使用範囲（デルタ）とを比較すると、可変比は小さい不使用範囲を生ずる。高い電力供給動作電圧において、メモリーセルは駆動電流を増加し、Ｍを用いたセンス増幅器スピードを最適化する必要を減少する。図４に示される実施例においては、２つの出力ＤＩＦＩＮ１及びＤＩＦＩＮ２が示されている。出力増幅器が、差動増幅器であるときは、ＤＩＦＩＮ１及びＤＩＦＩＮ２は、増幅器に対する２つの入力を表わす。しかし、差動増幅器は必須ではない。シングルエンド増幅器が使用できる。この場合ＤＩＦＩＮ２は、シングルエンド増幅器への入出力として使用される。電圧バイアス発生器２５は、カーレントミラーとして接続されたｐ−ＭＯＳトランジスタより構成される分圧器３１を具えており、それの接続点３２から、ｐ−ＭＯＳトランジスタ３４，３５に直列に接続されたｐ−ＭＯＳトランジスタ３３を制御する電圧を導出し、接続点２６からトランジスタ２４のゲートのバイアス電圧を導出している。Ｖccが変化すると、２つのトランジスタ２１によって表される可変乗算器負荷を連続的に制御するバアイス電圧が変化する。かくして、Ｖccの増加は、接続点２６におけるバイアス電圧の減少をもたらす。この場合におけるトランジスタ２４は可変抵抗として作用する。図５は、メモリ及び幾つかの追加回路に接続された図４に示されるセンス増幅器を示している。多くのメモリセルの幾つかだけが４０で示されており、多くの基準セルの幾つかだけが４１で示されている。各ワードラインが、附勢されたとき、基準セル４１及びメモリセル４０の行を動作させる。４２，４３，４４，４５は、従来型のＥＰＲＯＭメモリである。制御入力４６は、図４におけるバイアス制御入力に相当し、ＩＣの電力ダウンモードのシステムにおけるターンオフの作用を行なう。図５は、２つの出力ＡＭＰＩＮ２（ＤＩＦＩＮ１に相当する）とＡＭＰＩＮ１（ＤＩＦＩＮ２に相当する）を示している。差動増幅器４８が使用されると、ＡＭＰＩＮ２及びＡＭＰＩＮ１は、図示のように接続される。シングルエンド増幅器４９が使用されると、唯１つのＡＭＰＩＮ１出力が図示のように接続される。本発明の基本思想は、カーレントミラーの可変性の思想である。一般的意味において、可変カーレントミラーは、４つのコイポーネントによって構成される。即ち、基準負荷、固定乗算器負荷、可変乗算器負荷及び供給電圧の増加と同じパーセント減少するバイアス電圧を発生することによって可変乗算器負荷を制御する電圧バイアス発生器である。減少された電圧は、増加されたＩ_sence及び減少された比Ｍを意味する。３個の負荷エレメント間の一般的な関係は改善される。Ｘが、単位ディメンションの幾つかのトランジスタの意味における基準負荷のサイズを表わし、Ｙは、単位ディメンションの幾つかのトランジスタの意味における固定乗算器負荷のサイズを表わし、Ｚは、単位ディメンションの幾つかのトランジスタの意味における可変乗算器負荷のサイズを表わすとすると、Ｙ及びＺは、次のように規定される。（Ｘ−１）≧（Ｙ＋Ｚ）≧２・・・（４）最低バイアス電圧は、可変乗算器負荷が、固定乗算器負荷に相当する最低Ｉse nseを与えるように保証することを条件として、望ましくは、Ｙ≧１さらに可能ならば、Ｙ＝０この状態において、Ｚは、図４の回路の動作をするために３と等しくなるように選定される。また、この発明は、基準負荷のための幅（Ｗ１）を有する単一のＭＯＳトランジスタ及びそれぞれのトランジスタのサイズを決定する２つの幅の乗算器負荷のための幅（Ｗ２）を有する単一のＭＯＳトランジスタによって構成され、さらに、前述した原理に基づいて選定される。コンポーネントのサイズは、実施例により与えられているいるが、これは臨界値ではなく、他のコンポーネントのサイズが使用できる。また、電圧供給動作範囲が与えられているが臨界値ではない。同様に、ｐ−ＭＯＳトランジスタはｎ−ＭＯＳトランジスタ或いは供給電圧極性の適当な変更を有するバイポーラトランジスタによって置換することができる。供給電圧の作用としての出力電圧を供給する他の種類のバイアス発生器によって置換することができる。また、式（４）から解るように、基準負荷トランジスタの数は７個に、また乗算器負荷が３個に限定されるものではない。明確にするために、図において、ＭＯＳトランジスタの矢印はトランジスタのドレイン電極を示している。

Claims

【特許請求の範囲】１．２つの論理状態のうちの特定の１つの状態を想定するメモリセル（４０）と、該セルの特定の論理状態を決定する検知手段（２０，１４，４１，４８）とを具えた電子回路において、高い供給電圧の感度よりも低い供給電圧の感度を与えるように該回路に印加される供給電圧に依存する検知手段の感度を制御するために動作するバイアス手段（２４，２５）を具えたことを特徴とする電子回路。２．検知手段は、検知電圧（ＡＭＰＩＮ１）を発生するためメモリセルに検知電流（Ｉ_sense ）を供給する検知負荷（２０）と、基準電流（Ｉ_ref）から基準電圧（ＡＭＰＩＮ２）を発生する基準手段（１４，４１）と、メモリセルに結合された入力と、検知電圧と基準電圧とを比較して、特定の論理状態の出力信号を発生する基準手段とを具えた比較器（４８）とを具え、バイアス手段は、少なくとも検知負荷或いは検知電流と基準電流の比を制御する基準手段に制御信号を供給するように動作することを特徴とする請求の範囲１記載の電子回路。３．基準手段は、特定の論理状態を有する基準セル（４１）と、基準電流を供給するとともに、接続点において基準電圧を形成する基準接続点を介して、基準セルに結合される基準負荷（１４）とを具えたことを特徴とする請求の範囲２に記載された電子回路。４．基準負荷と検知負荷は、入力端と出力端との間の電流増幅率を有するカーレントミラーのそれぞれの入力端及び出力端を形成し、該バイアス手段は、供給電圧に依存する該増幅率を制御するように動作することを特徴とする請求の範囲３記載の電子回路。５．基準負荷は、並列接続され、一端と基準接続点に接続された制御電極を有する第１の複数のトランジスタ（１５）を具え、検知負荷は、第１トランジスタ（２２）と、少なくとも、メモリセルに並列接続された導電チャネルと、一端と基準接続点に接続された制御電極とを有する第２トランジスタ（２１）とを具え、検知負荷は、第２トランジスタの導電チャネルとメモリセルとの間の導電チャネルと、バイアス手段に接続された制御電極とを具えた第３トランジスタ（２４）とを具えたことを特徴とする請求の範囲４記載の電子回路。６．２つの論理状態のうちの特定１つの状態を想定するメモリセル（４０）と、該メモリセルを横切る検知電圧（ＡＭＰＩＮ１）を形成する検知電流（Ｉ_sense）を供給するための検知負荷（２０）と、特定の論理状態を有する基準セル（４１）と、該基準セルを横切る基準電圧を形成する基準電流（Ｉ_ref）を供給する基準負荷（１４）と、該メモリセルと該検知電圧と該基準電圧を受信する該基準セルに結合された差動増幅器（４８）とを具えた電子回路において、該電子回路に印加される供給電圧に依存する基準電流に対する検知電流の比を制御するように動作する手段（２４，２５）を具えたことを特徴とする電子回路。