JPH0945845A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0945845A
JPH0945845A JP19303595A JP19303595A JPH0945845A JP H0945845 A JPH0945845 A JP H0945845A JP 19303595 A JP19303595 A JP 19303595A JP 19303595 A JP19303595 A JP 19303595A JP H0945845 A JPH0945845 A JP H0945845A
Authority
JP
Japan
Prior art keywords
resin
inner lead
semiconductor chip
resin portion
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19303595A
Other languages
English (en)
Inventor
Hisashi Nakaoka
久 中岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP19303595A priority Critical patent/JPH0945845A/ja
Publication of JPH0945845A publication Critical patent/JPH0945845A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップとインナーリード部とをより強
固に接合した構造の半導体装置およびその製造方法を提
供する。 【構成】 インナーリード部群3の下面全域に形成した
第1の樹脂部7a,7bおよび第2の樹脂部8a,8b
で、半導体チップ2の表面と接合することで、インナー
リード部群3と半導体チップ2とが堅固に固定され、各
リード片の上下方向のばらつきを防止し、確実に固定し
てワイヤーボンドすることができ、インナーリード部3
と金属細線5との接合状態が安定した。そのため、樹脂
封止前の接合不良発生が大幅に低減する。また、半導体
チップ2に第1の樹脂部7a,7b、第2の樹脂部8
a,8bの2層を介してインナーリード部群3a,3b
を接合したため、半導体チップ2の表面へのワイヤーボ
ンド時の加圧力の影響が低減し、品質信頼性上の特性劣
化のない半導体装置を得ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の実装技
術、とりわけLOC(Lead On Chip)構造の実装技術に
特徴を有する半導体装置およびその製造方法に関するも
のである。
【0002】
【従来の技術】近年、主にメモリ素子において、チップ
サイズが大型化する傾向が著しく、これに対してパッケ
ージ外形寸法は規格化され、できる限り小型パッケージ
に収容したいという要望が強いため、インナーリード部
群をチップ内部にまで延在させた、いわゆるLOC構造
のパッケージが用いられるようになりつつある。
【0003】従来のLOC構造の半導体装置について図
3を参照しながら説明する。図3において、従来の半導
体装置は、表面内側に電極1が形成された長方形の半導
体チップ2に対して、リードフレームのインナーリード
部群3a,3bが接着剤4により前記電極1付近に接合
されている。そして、インナーリード部群3a,3bと
電極1とがワイヤーボンド法によって金属細線5で配線
されている。半導体チップ2およびインナーリード部群
3a,3bを含む周囲は、封止樹脂6により封止されて
いる。なお、図3は、長方形の半導体チップの長手方向
の断面を示すものである。
【0004】次に従来の半導体装置の製造方法につい
て、図4を参照しながら説明する。まず、図4(a)に
示すように半導体チップ2に接合するためのリードフレ
ームのインナーリード部群3a,3bの先端部下面にテ
ープ状の接着剤4を加熱・加圧して接着する。次に、図
4(b),(c)に示すように、同様に加熱・加圧によ
りインナーリード部群3a,3bに接着した接着剤4を
半導体チップ2に接着し、接着剤4を介してインナーリ
ード部群3a,3bを半導体チップ2面上の電極1付近
に固定する。この状態で半導体チップ2上の電極パッド
1とインナーリード部群3a,3bとを金属細線5を用
いてワイヤーボンディング法により各々接続する。そし
て、これらを封止樹脂6で封止し、図3に示すようなL
OC構造の半導体装置を完成する。図3は、図4(c)
におけるA−A1線に沿った(長手方向)断面図であ
る。
【0005】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、樹脂封止前は、リードフレームのインナー
リード部群の各リード片の先端部にのみ接着剤を貼り付
けているため、半導体チップとインナーリード部群との
接合が弱く、インナーリード部群と金属細線との接合状
態が不安定であり、またインナーリード部群の各リード
片の上下方向のばらつきが発生していた。そのため樹脂
封止前までに接合不良が発生していた。
【0006】その製造方法においては、半導体チップと
インナーリード部群とを相互に固定するための接着剤
が、インナーリード部群の各リード片毎に貼り付ける必
要があり、接着剤の貼り付け作業がインナーリード部群
の各リード片毎に必要であるため、工程が複雑化してい
た。
【0007】本発明は、半導体チップとインナーリード
部とをより強固に接合した構造の半導体装置およびその
製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、ポリイミド樹脂のみ
で半導体チップをインナーリード部群に接合した構造を
有している。また、インナーリード部群の先端のみなら
ず、インナーリード部群領域全部でポリイミド樹脂によ
り半導体チップを接合した構造を有している。
【0009】また、本発明の製造方法においては、半導
体チップ表面にポリイミド樹脂を塗布し、ポリイミドコ
ーティング処理した後、さらに同質のポリイミド樹脂を
塗布し、塗布したポリイミド樹脂が接着力を有している
うちにリードフレームのインナーリード部群を押圧し、
ポリイミド樹脂を熱硬化させるものである。
【0010】
【作用】本発明の半導体装置においては、上述のように
半導体チップ、リードフレームとの接着力の強い樹脂の
みで半導体チップをインナーリード部群に接合している
ので、強固に固定できる。またインナーリード部群全面
を第2の樹脂で半導体チップ表面に接合しているので、
接合力を向上できるとともに、インナーリードの上下方
向のばらつきを防止し、インナーリード部群と金属細線
との接合状態を安定にできる。さらに第1、第2の樹脂
には、ポリイミド樹脂を用いているので、α線対策にも
有効である。
【0011】また、本発明の製造方法においては、第1
の樹脂部を形成し、そして塗布直後の第2の樹脂に対し
て、インナーリード部群を押圧するので、樹脂が接着力
を有しているうちにインナーリード部群を半導体チップ
表面に接合することができる。すなわち、半導体チップ
表面にあらかじめポリイミドコートし、さらに同質のポ
リイミド樹脂によりインナーリード部群を接合するの
で、半導体チップ/ポリイミド樹脂/ポリイミド樹脂/
インナーリード部群の構造となり、半導体チップとイン
ナーリード部群との接合力が向上する。さらに、インナ
ーリード部群の各リード片毎に接着剤テープを貼り付け
る必要がなくなり、工程の簡素化および低コスト化が図
れる。
【0012】
【実施例】以下、本発明の半導体装置における一実施例
について、図面を参照しながら説明する。
【0013】図1は本発明の第1の実施例を示したもの
である。本実施例は、図1に示すように、表面内側に電
極1が配列形成された形状が長方形の半導体チップ2に
対して、リードフレームのインナーリード部群3a,3
bが第1の樹脂部7a,7bおよび第2の樹脂部8a,
8bにより前記半導体チップ2の上面の電極1付近に接
合されている。そして、第1の樹脂部7a,7bおよび
第2の樹脂部8a,8bは、インナーリード部群3a,
3bの各々の下面全域に設けられている。そして、イン
ナーリード部群3a,3bの各リード片と電極1とがワ
イヤーボンド法によって金属細線5で配線されている。
半導体チップ2およびインナーリード部群3a,3bを
含む周囲は、封止樹脂6により封止されている。なお、
半導体チップ2とインナーリード部群3a,3bとを接
合している第1の樹脂部7a,7bおよび第2の樹脂部
8a,8bは、ともにポリイミド樹脂である。なお、図
1は、長方形の半導体チップの長手方向の断面を示すも
のである。
【0014】以上のように、インナーリード部群3a,
3bの下面全域に形成した第1の樹脂部7a,7bおよ
び第2の樹脂部8a,8bで、半導体チップ2の表面と
接合することによって、インナーリード部群3a,3b
と半導体チップ2とが堅固に固定され、各リード片の上
下方向のばらつきを防止し、確実に固定してワイヤーボ
ンドすることができ、インナーリード部群3a,3bと
金属細線5との接合状態が安定する。そのため、樹脂封
止前の接合不良発生を大幅に低減することができる。ま
た、半導体チップ2に第1の樹脂部7a,7b、第2の
樹脂部8a,8bの2層を介してインナーリード部群3
a,3bを接合しているため、半導体チップ2の表面へ
のワイヤーボンド時の加圧力の影響が低減する。その結
果、品質信頼性上の特性劣化のない半導体装置を得るこ
とができる。
【0015】次に、本発明の半導体装置の製造方法にお
ける一実施例について、図2を参照しながら説明する。
【0016】まず、図2(a)に示すように、電極1を
その表面に有した半導体チップ2の表面全面に第1の樹
脂部7a,7bを形成する。図においては、チップ状態
を示しているが、第1の樹脂部7a,7bの形成は、半
導体チップ2が複数個形成され、まだ分割されていない
状態のウェハー状態で形成するものである。また、第1
の樹脂部7a,7bを形成する際には、半導体チップ2
の電極1に対応する部分を窓開けし、電極1の部分を露
出させておく。本実施例では、第1の樹脂部7a,7b
としてα線対策用にポリイミド樹脂を用い、それを硬化
させておく。図中、第1の樹脂部7a,7bの領域に
は、説明の便宜上、ハッチングを付している。
【0017】次に、図2(b)に示すように、第1の樹
脂部7a,7bがコーティングされた半導体チップ2に
対して、さらに第2の樹脂部8a,8bを形成する。こ
の第2の樹脂部8a,8bの形成は、ノズル式の樹脂吐
出器9によりスポット的に行ない、半導体チップ2の電
極1部分に第2の樹脂部8a,8bが形成されないよう
に注意する。本実施例では、第2の樹脂部8a,8bと
して、第1の樹脂部7a,7bと同じ組成のポリイミド
樹脂を用いる。またこの工程は、チップ状態で行なう。
【0018】そして図2(c)に示すように、第2の樹
脂部8a,8bを樹脂吐出器9により形成した直後に連
続して、リードフレームのインナーリード部群3a,3
bを半導体チップ2の表面の第2の樹脂部8a,8bに
押圧する。ここでは、第2の樹脂部8a,8bがまだ乾
燥、硬化していず接着力を有しているうちにインナーリ
ード部群3a,3bを押圧する必要がある。そして、イ
ンナーリード部群3a,3bを押圧した後は、第2の樹
脂部8a,8bを熱処理等により硬化させ、半導体チッ
プ2とインナーリード部群3a,3bとを確実に接合す
る。
【0019】そして、図2(d)に示すように、半導体
チップ2表面上の電極1とインナーリード部群3a,3
bの各リード片とを、金属細線5によってワイヤーボン
ディング法で相互接続する。ここでは、インナーリード
部群3a,3bの全面を第2の樹脂部8a,8bで半導
体チップ2の表面に接合しているので、接合力が向上
し、インナーリードの上下方向のばらつきを防止し、半
導体チップ2とインナーリード部群3との金属細線5に
よる接合を確実に行なうことができる。
【0020】最後に半導体チップ2および接合したイン
ナーリード部群3a,3bを含む周囲を、封止樹脂6に
より封止する。以上の工程により、図1に示すようなL
OC構造の半導体装置が完成する。図1は、図2(d)
におけるA−A1線に沿った(長手方向)断面図であ
る。
【0021】以上のように、本実施例では半導体チップ
2表面にあらかじめ第1の樹脂部7a,7bを形成し、
さらに同じ組成の第2の樹脂部8a,8bによりインナ
ーリード部群を接合するので、半導体チップ2/第1の
樹脂部/第2の樹脂部/インナーリード部群3a,3b
の構造となり、半導体チップ2とインナーリード部群3
a,3bとの接合力が向上する。すなわち、第1の樹脂
部7a,7bと半導体チップ2との接合強度は、あらか
じめ第1の樹脂部7a,7bを形成しておくことで十分
になり、続いて第2の樹脂部8a,8bによってインナ
ーリード部群3a,3bを接合するので、インナーリー
ド部群3a,3bと第2の樹脂部8a,8bとの接合強
度を得て、第1の樹脂部7a,7bと第2の樹脂部8
a,8bとでは、同じ組成の樹脂であるので、接合強度
は十分であり、結果として、半導体チップ2とインナー
リード部群3a,3bとは、強固に接合されることにな
る。
【0022】また、インナーリード部群3a,3bの各
リード片毎に接着剤テープを貼り付ける必要がなくな
り、工程の簡素化および低コスト化が図れる。
【0023】なお、本実施例では、第1の樹脂部7a,
7b、第2の樹脂部8a,8bにはそれぞれポリイミド
樹脂を用いたが、ポリイミド樹脂以外でもよく、半導体
チップ2、インナーリード部群3a,3bとの接着に機
能する性質を有し、さらに絶縁性を有した樹脂であれば
よい。また、本実施例では、第1の樹脂部7a,7b、
第2の樹脂部8a,8bは、半導体チップ2の電極1以
外のほぼ全域に形成しているが、樹脂の接着力の強度に
より、部分形成であってもよい。
【0024】
【発明の効果】本発明によれば、第1の樹脂部と第2の
樹脂部とにより、リードフレームのインナーリード部群
の下面と半導体チップの表面とを接合することによっ
て、インナーリード部群と半導体チップとが堅固に固定
され、インナーリード部と金属細線との接合状態が安定
した半導体装置を実現することができる。そして半導体
チップに2層の樹脂部を介してインナーリード部群を接
合しているため、半導体チップの表面へのワイヤーボン
ド時の加圧力の影響を低減させ、信頼性上の特性劣化の
ない半導体装置を実現できる。
【0025】また、第1の樹脂部を形成し、そして塗布
直後の第2の樹脂に対して、インナーリード部群を押圧
するので、樹脂が接着力を有しているうちにインナーリ
ード部群を半導体チップ表面に接合することができる。
すなわち、半導体チップ表面にあらかじめポリイミドコ
ートし、さらに同質のポリイミド樹脂によりインナーリ
ード部群を接合するので、半導体チップ/ポリイミド樹
脂/ポリイミド樹脂/インナーリード部群の構造とな
り、半導体チップとインナーリード部群との接合力が向
上する。また、インナーリード部群全面を第2の樹脂で
半導体チップ表面に接合しているので、接合力が向上
し、インナーリードの上下方向のばらつきを防止し、半
導体チップとインナーリード部群との金属細線による接
合を確実に行なうことができる。さらに、インナーリー
ド部群の各リード片毎に接着剤テープを貼り付ける必要
がなくなり、工程の簡素化および低コスト化が図れる。
【図面の簡単な説明】
【図1】本発明の半導体装置における一実施例の断面図
【図2】本発明の半導体装置の製造方法における一実施
例を説明するための工程図
【図3】従来の半導体装置の一例を示す断面図
【図4】従来の半導体装置の製造方法の一例を説明する
ための工程図
【符号の説明】
1 電極 2 半導体チップ 3a,3b インナーリード部群 4 接着剤 5 金属細線 6 封止樹脂 7a,7b 第1の樹脂部 8a,8b 第2の樹脂部 9 樹脂吐出器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面に電極が形成された半導体チップ
    と、前記半導体チップ上に接合された第1の樹脂部と、
    前記第1の樹脂部上に接合された第2の樹脂部と、前記
    第2の樹脂部と接合し、前記半導体チップ上の前記電極
    付近に固定されたインナーリード部群を備えたリードフ
    レームと、前記インナーリード部群の各リード片先端部
    と前記半導体チップ上の前記電極とを接続した金属細線
    と、前記半導体チップおよび前記インナーリード部群を
    含む領域を封止した封止樹脂とよりなることを特徴とす
    る半導体装置。
  2. 【請求項2】 第1の樹脂部および第2の樹脂部は、と
    もに同じ組成の樹脂であることを特徴とする請求項1記
    載の半導体装置。
  3. 【請求項3】 第1の樹脂部および第2の樹脂部は、と
    もに同じ組成のポリイミド系樹脂であることを特徴とす
    る請求項1記載の半導体装置。
  4. 【請求項4】 第1の樹脂部がその表面に形成された半
    導体チップを準備する工程と、前記半導体チップの前記
    第1の樹脂部上に第2の樹脂部を形成する工程と、前記
    第2の樹脂部を形成する工程に連続して、前記第2の樹
    脂部が乾燥しない間にリードフレームのインナーリード
    部群の下面を前記半導体チップ上の第2の樹脂部に押圧
    する工程と、前記第2の樹脂部を硬化させ、インナーリ
    ード部群を前記第2の樹脂部に接合する工程と、前記半
    導体チップの表面に形成された電極と前記インナーリー
    ド部群の各リード片とを細線により相互接続する工程
    と、前記半導体チップおよび固定したインナーリード部
    群を含む領域を封止樹脂により封止する工程とを備えた
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 半導体チップ上の第1の樹脂部上に第2
    の樹脂部を形成する工程が、樹脂吐出器により第2の樹
    脂部を形成する工程であることを特徴とする請求項4記
    載の半導体装置の製造方法。
JP19303595A 1995-07-28 1995-07-28 半導体装置およびその製造方法 Pending JPH0945845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19303595A JPH0945845A (ja) 1995-07-28 1995-07-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19303595A JPH0945845A (ja) 1995-07-28 1995-07-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0945845A true JPH0945845A (ja) 1997-02-14

Family

ID=16301088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19303595A Pending JPH0945845A (ja) 1995-07-28 1995-07-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0945845A (ja)

Similar Documents

Publication Publication Date Title
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100454198B1 (ko) 반도체장치및그제조방법
US20020109216A1 (en) Integrated electronic device and integration method
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US5933708A (en) Lead-on-chip semiconductor package and method for making the same
JPH0945845A (ja) 半導体装置およびその製造方法
JPS61147555A (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP3200488B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH08111500A (ja) 半導体装置およびその製造方法
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
KR19980058402A (ko) 솔더 범프를 이용한 스택 패키지
JPH04278548A (ja) 樹脂封止型半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH0945847A (ja) 半導体装置およびその製造方法
JPH01209733A (ja) 半導体装置
JPH043452A (ja) 樹脂封止型半導体装置
JPH11135539A (ja) 半導体装置及びその製造方法
JPH11162998A (ja) 半導体装置およびその製造方法
JPH06151644A (ja) 樹脂封止型半導体装置
JPH11243102A (ja) 樹脂封止半導体装置および樹脂封止半導体装置の製造方法
JPH02105445A (ja) 樹脂封止型半導体装置
JPH06260592A (ja) 樹脂封止型半導体装置