JPH0937561A - 電流指令型ｐｗｍインバータ - Google Patents

電流指令型ｐｗｍインバータ

Info

Publication number
JPH0937561A
JPH0937561A JP7182484A JP18248495A JPH0937561A JP H0937561 A JPH0937561 A JP H0937561A JP 7182484 A JP7182484 A JP 7182484A JP 18248495 A JP18248495 A JP 18248495A JP H0937561 A JPH0937561 A JP H0937561A
Authority
JP
Japan
Prior art keywords
line current
main circuit
switching power
comparison result
circuit switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7182484A
Other languages
English (en)
Other versions
JP3271478B2 (ja
Inventor
Kazuyuki Takada
和幸 高田
Toshiki Tsubouchi
俊樹 坪内
Yoshinori Isomura
宜典 礒村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18248495A priority Critical patent/JP3271478B2/ja
Priority to CN96101951.4A priority patent/CN1142136A/zh
Priority to US08/680,756 priority patent/US5729449A/en
Priority to EP96111425A priority patent/EP0756371B1/en
Priority to DE69629635T priority patent/DE69629635T2/de
Priority to SG9610325A priority patent/SG87746A1/en
Priority to CN96112103A priority patent/CN1055579C/zh
Publication of JPH0937561A publication Critical patent/JPH0937561A/ja
Application granted granted Critical
Publication of JP3271478B2 publication Critical patent/JP3271478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2205/00—Indexing scheme relating to controlling arrangements characterised by the control loops
    • H02P2205/01—Current loop, i.e. comparison of the motor current with a current reference
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

(57)【要約】 【目的】 電流誤差アンプのゲイン調整にまつわる従来
の課題を本質的に解決し、完全無調整でしかも安価な電
流指令型ＰＷＭインバータを提供する。 【構成】 電動機電流検出手段と電流指令発生手段と電
流制御手段と主回路パワー制御部とを備え、電流制御手
段を、各線電流測定結果と各線電流指令との大小を判別
する比較手段と、タイミング発生手段と、タイミング信
号と比較手段からの出力に基づき各線電流測定結果と各
線電流指令との差を減少する方向に主回路スイッチング
パワー素子をＯＮあるいはＯＦＦさせる信号を出力する
論理回路により構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は三相電動機を駆動制御す
る電流指令型ＰＷＭインバータに関わるものである。
【０００２】
【従来の技術】近年、インダクション電動機，シンクロ
ナス電動機，リラクタンス電動機等の三相電動機の駆動
制御において、電流指令型ＰＷＭインバータが多く用い
られている。
【０００３】電動機に印加する電圧を指令し、その指令
通りの電圧を電動機に印加する電圧指令型ＰＷＭインバ
ータと比較して、電動機に流入する電流を指令し、その
指令通りの電流を強制的に電動機に流す電流指令型ＰＷ
Ｍインバータは、応答性及び制御性が勝り、特にＡＣサ
ーボ電動機等の制御においてはほとんどがこの電流指令
型ＰＷＭインバータが採用されている。
【０００４】ここで、一般的な電流指令型ＰＷＭインバ
ータのシステム構成を図１１を用いて説明する。
【０００５】図１１において、まず、電流指令発生手段
７に、三相電動機１に供給する三相交流電流波形の基本
波周波数ｆと実効電流値ｉｐがセットされ、これらの情
報をもとに電流指令発生手段７は内部で三相電動機１に
流入すべき各線電流指令を第一の線電流指令ｉＴＵ，第
二の線電流指令ｉＴＶ，第三の線電流指令ｉＴＷとして
出力する。
【０００６】次に、電動機電流検出手段９は、三相電動
機１の二つの線電流を検出し、残り一つの線電流を検出
した二つの線電流の和を取りかつ符号を反転し求め、第
一の線電流測定結果ｉＦＵ，第二の線電流測定結果ｉＦ
Ｖ，第三の線電流測定結果ｉＦＷとして出力する。な
お、この電動機電流検出手段９は、三相電動機１の三つ
の線電流を検出し、第一の線電流測定結果ｉＦＵ，第二
の線電流測定結果ｉＦＶ，第三の線電流測定結果ｉＦＷ
として出力してもよい。
【０００７】次に、電流制御手段１０６は、第一の線電
流指令ｉＴＵ，第二の線電流指令ｉＴＶ，第三の線電流
指令ｉＴＷ，第一の線電流測定結果ｉＦＵ，第二の線電
流測定結果ｉＦＶ，第三の線電流測定結果ｉＦＷを入力
し、第一の線電流指令ｉＴＵと第一の線電流測定結果ｉ
ＦＵ並びに第二の線電流指令ｉＴＶと第二の線電流測定
結果ｉＦＶ並びに第三の線電流指令ｉＴＷと第三の線電
流測定結果ｉＦＷをそれぞれなるべく一致させるように
第一のスイッチング指令信号ＰＵ，第二のスイッチング
指令信号ＰＶ，第三のスイッチング指令信号ＰＷを発生
する。
【０００８】次に、主回路パワー制御部８は、主回路直
流電源３と、三相ブリッジ構成をとる主回路パワー素子
群２（主回路直流電源３のプラス端子に接続され三相電
動機に第一の線電流ＩＵを供給する第一の主回路スイッ
チングパワー素子Ｑ１と、主回路直流電源３のプラス端
子に接続され三相電動機１に第二の線電流ＩＶを供給す
る第二の主回路スイッチングパワー素子Ｑ２と、主回路
直流電源３のプラス端子に接続され三相電動機１に第三
の線電流ＩＷを供給する第三の主回路スイッチングパワ
ー素子Ｑ３と、主回路直流電源３のマイナス端子に接続
され三相電動機１に第一の線電流ＩＵを供給する第四の
主回路スイッチングパワー素子Ｑ４と、主回路直流電源
３のマイナス端子に接続され三相電動機１に第二の線電
流ＩＶを供給する第五の主回路スイッチングパワー素子
Ｑ５と、主回路直流電源３のマイナス端子に接続され三
相電動機１に第三の線電流ＩＷを供給する第六の主回路
スイッチングパワー素子Ｑ６と、各主回路スイッチング
パワー素子に並列に接続された還流ダイオードで構成）
を有し、第一のスイッチング指令信号ＰＵにしたがって
第一の主回路スイッチングパワー素子Ｑ１と第四の主回
路スイッチングパワー素子Ｑ４のいずれかをＯＮさせ、
第二のスイッチング指令信号ＰＶにしたがって第二の主
回路スイッチングパワー素子Ｑ２と第五の主回路スイッ
チングパワー素子Ｑ５のいずれかをＯＮさせ、第三のス
イッチング指令信号ＰＷにしたがって第三の主回路スイ
ッチングパワー素子Ｑ３と第六の主回路スイッチングパ
ワー素子Ｑ６のいずれかをＯＮさせるよう構成してい
る。
【０００９】ここでは、第一のスイッチング指令信号Ｐ
ＵがＨレベルになると第一の主回路スイッチングパワー
素子Ｑ１をＯＮさせ、また、第一のスイッチング指令信
号ＰＵがＬレベルになると第四の主回路スイッチングパ
ワー素子Ｑ４をＯＮさせ、また、第二のスイッチング指
令信号ＰＶがＨレベルになると第二の主回路スイッチン
グパワー素子Ｑ２をＯＮさせ、第二のスイッチング指令
信号ＰＶがＬレベルになると第五の主回路スイッチング
パワー素子Ｑ５をＯＮさせ、また、第三のスイッチング
指令信号ＰＷがＨレベルになると第三の主回路スイッチ
ングパワー素子Ｑ３をＯＮさせ、第三のスイッチング指
令信号ＰＷがＬレベルになると第六の主回路スイッチン
グパワー素子Ｑ６をＯＮさせる構成として説明する。
【００１０】以上が、一般的な電流指令型ＰＷＭインバ
ータのシステム構成である。以下に、従来の電流指令型
ＰＷＭインバータの構成について、図１２を用いて説明
する。
【００１１】図１２は、電流指令型ＰＷＭインバータの
システム構成を示す図１１における電流制御手段１０６
について、従来の構成を示すものである。
【００１２】また、図１３は図１２の動作を示す図であ
る。まず、第一，第二，第三の線電流指令ｉＴＵ，ｉＴ
Ｖ，ｉＴＷと第一，第二，第三の線電流測定結果ｉＦ
Ｕ，ｉＦＶ，ｉＦＷはそれぞれ減算手段１１７，１１
８，１１９で引き算され、第一，第二，第三の線電流誤
差信号ｉＥＵ，ｉＥＶ，ｉＥＷが求められる。第一，第
二，第三の電流誤差アンプ１２０，１２１，１２２は、
それぞれ第一，第二，第三の線電流誤差信号ｉＥＵ，ｉ
ＥＶ，ｉＥＷが入力されて電圧指令信号ＶＵ，ＶＶ，Ｖ
Ｗを出力する。この電流誤差アンプは、一般的に図１４
に示すようにＰＩタイプ（比例・積分タイプ）の増幅器
が用いられゲイン特性は（数１）で求められる。
【００１３】
【数１】
【００１４】次に１３９は、三相ＰＷＭ信号発生手段で
あり、第一，第二，第三の比較器１２３，１２４，１２
５並びに三角波発生手段１２６により構成され、前記第
一，第二，第三の比較器１２３，１２４，１２５は、前
記三角波発生手段１２６より出力される三角波信号ＳＣ
とそれぞれの電圧指令信号ＶＵ，ＶＶ，ＶＷとを比較
し、第一，第二，第三のスイッチング指令信号ＰＵ，Ｐ
Ｖ，ＰＷを出力する。
【００１５】ここでは第一，第二，第三の比較器１２
３，１２４，１２５は、それぞれ三角波信号ＳＣより電
圧指令信号ＶＵ，ＶＶ，ＶＷが大きい時にＨレベル、小
さい時にＬレベルを出力するものとする。
【００１６】図１３は、図１２における電流制御手段１
０６の動作を示す図で、第一，第二，第三の線電流指令
ｉＴＵ，ｉＴＶ，ｉＴＷを三相正弦波とした場合の動作
を示す。
【００１７】
【発明が解決しようとする課題】ここで、図１２，図１
３において、電流誤差アンプのゲインについて考察する
と、電流誤差アンプのゲインを大きくすることにより、
各線電流指令と各線電流測定結果が近づいて各線電流誤
差を小さくでき、また、線電流指令に対する線電流測定
結果の応答性が良くなることがわかる。
【００１８】しかしながら、上記従来の構成では三相電
動機の電気的時定数による位相遅れや電流誤差アンプの
位相遅れ、並びに三相ＰＷＭ信号発生手段でのむだ時間
遅れ等により、あまり電流誤差アンプのゲインを大きく
しすぎると発振現象が生じてしまうため、電流誤差アン
プのゲインは発振しない範囲内で、しかも最大限大きな
値とするのが一般的である。この電流誤差アンプのゲイ
ンは、設計時に三相電動機，電動機電流検出手段，電流
制御手段，主回路パワー制御部の特性から電流制御ルー
プの一巡伝達関数を検討して決定される。ここでは、こ
れら特性の製造バラツキおよび温度特性を考慮し、最悪
の場合でも発振現象が生じないところまでゲインを下げ
ることが必要である。このゲインを決定する作業は設計
現場において大きな労力を要し、また同一構成の電流指
令型ＰＷＭインバータでも、接続される電動機が異なれ
ばそれに応じたゲインに調整する必要があるため製造現
場での管理に大きな労力を要するという問題点を有して
いる。
【００１９】さらに、電流指令型ＰＷＭインバータの設
計時点で接続される三相電動機の仕様が確定していない
場合（例えば汎用インバータや汎用ＡＣサーボドライバ
等）については、接続される三相電動機を決定し設置す
る際に三相電動機の仕様に応じてゲインを調整する必要
があり、このゲイン調整作業がネックとなるという問題
点を有している。
【００２０】次に、三角波発生手段および電流誤差アン
プそのもののオフセットやドリフトは電流制御誤差の悪
化やダイナミックレンジを狭める結果となるため、それ
ら部品のオフセットおよびドリフトの小さなオペアンプ
を必要とし、また場合によっては製造時にオフセット調
整作業が必要となり、高価であるという問題点を有して
いる。
【００２１】なお、図１２は、電流制御手段１０６をア
ナログ回路で実現した従来例であるが、第一，第二，第
三の線電流測定結果ｉＦＵ，ｉＦＶ，ｉＦＷをＡ／Ｄ変
換器でデジタルデータに変換し、同様の構成をマイコン
等のディジタル回路で実現したものもある。その場合に
おいても、電流誤差アンプのゲインを三相電動機，電動
機電流検出手段，電流制御手段，主回路パワー制御部の
特性から電流制御ループの一巡伝達関数を検討して決定
する必要があり、その課題はアナログ回路で実現したも
のと同様である。
【００２２】さらに、電流誤差アンプをマイコン等のデ
ィジタル回路で実現した場合、電流誤差アンプそのもの
のオフセットやドリフトはディジタル演算であるためな
くすことができるが、この演算処理時間が大きいほど位
相遅れが大きくなり、発振しやすくなる。これは結果的
に処理時間を小さくしなければゲインを高くできないと
いうことで、非常に高速の演算処理能力を有するマイコ
ン等を用いる必要があり、高価であるという問題点を有
している。
【００２３】また、第一，第二，第三の線電流測定結果
ｉＦＵ，ｉＦＶ，ｉＦＷをディジタルデータに変換する
Ａ／Ｄ変換器も、変換時間が大きいほど位相遅れが大き
くなり、発振しやすくなる。これは結果的に変換時間を
小さくしなければゲインを高くできないということで、
非常に高速の変換能力を有するＡ／Ｄ変換器を用いる必
要があり、高価である。また、Ａ／Ｄ変換でのオフセッ
トやドリフトは、電流制御誤差の悪化やダイナミックレ
ンジを狭める結果となるため、それらが小さなＡ／Ｄ変
換器を選定する必要があり、高価であるという問題点を
有している。
【００２４】また、三相ＰＷＭ指令信号発生手段をディ
ジタル回路で構成したものは、特開平０４ー３１２３６
０号のディジタル三相ＰＷＭ波形発生装置に示す通り、
構成が複雑で高価であるという問題点を有している。
【００２５】本発明は、上記従来の問題点を解決するも
ので、安価で、ゲイン調整が全く不要で、かつ、線電流
指令に対する線電流測定結果の応答性が極めて優れた電
流指令型ＰＷＭインバータを提供することを目的とす
る。
【００２６】
【課題を解決するための手段】この目的を達成するため
に本発明の電流指令型ＰＷＭインバータは、三相電動機
に各線から流入する線電流を直接的または間接的に測定
し第一の線電流測定結果および第二の線電流測定結果お
よび第三の線電流測定結果を出力する電動機電流検出手
段と、前記各線から前記三相電動機に流入すべき線電流
を指令する第一の線電流指令および第二の線電流指令お
よび第三の線電流指令を出力する電流指令発生手段と、
前記第一の線電流指令と前記第一の線電流測定結果との
大小関係を比較し、第一の線電流指令よりも第一の線電
流測定結果が大きい場合に第一の線電流比較結果を大と
し、第一の線電流測定結果が第一の線電流指令よりも小
さい場合に前記第一の線電流比較結果を小とする第一の
比較手段と、前記第二の線電流指令と前記第二の線電流
測定結果との大小関係を比較し、第二の線電流指令より
も第二の線電流測定結果が大きい場合に第二の線電流比
較結果を大とし、第二の線電流測定結果が第二の線電流
指令よりも小さい場合に前記第二の線電流比較結果を小
とする第二の比較手段と、前記第三の線電流指令と前記
第三の線電流測定結果との大小関係を比較し、第三の線
電流指令よりも第三の線電流測定結果が大きい場合に第
三の線電流比較結果を大とし、第三の線電流測定結果が
第三の線電流指令よりも小さい場合に前記第三の線電流
比較結果を小とする第三の比較手段と、主回路直流電源
と、前記主回路直流電源のプラス端子に接続され前記三
相電動機に第一の線電流を供給する第一の主回路スイッ
チングパワー素子と、前記主回路直流電源のプラス端子
に接続され前記三相電動機に第二の線電流を供給する第
二の主回路スイッチングパワー素子と、前記主回路直流
電源のプラス端子に接続され前記三相電動機に第三の線
電流を供給する第三の主回路スイッチングパワー素子
と、前記主回路直流電源のマイナス端子に接続され前記
三相電動機に第一の線電流を供給する第四の主回路スイ
ッチングパワー素子と、前記主回路直流電源のマイナス
端子に接続され前記三相電動機に第二の線電流を供給す
る第五の主回路スイッチングパワー素子と、前記主回路
直流電源のマイナス端子に接続され前記三相電動機に第
三の線電流を供給する第六の主回路スイッチングパワー
素子と、前記各主回路スイッチングパワー素子に並列に
接続された還流ダイオードで構成され三相ブリッジ構成
をとる主回路パワー素子群と、前記第一の線電流比較結
果と第二の線電流比較結果と第三の線電流比較結果を入
力し、前記第一，第二，第三，第四，第五，第六の主回
路スイッチングパワー素子のスイッチング指令信号を発
生する論理回路と、周期的な状態更新タイミングを前記
論理回路に与えるタイミング発生手段を備え、前記論理
回路が、前記状態更新タイミングと、第一，第二および
第三の線電流比較結果が変化したタイミングで、前記第
一，第二，第三，第四，第五，第六の主回路スイッチン
グパワー素子についてそれぞれオン状態とするかまたは
オフ状態とするかのスイッチング指令信号を決定する構
成を有している。
【００２７】
【作用】この構成によって、本発明の電流指令型ＰＷＭ
インバータは、状態更新タイミングと第一，第二および
第三の線電流比較結果が変化したタイミングで、それぞ
れの線電流指令と線電流測定結果の差が減少する方向に
第一，第二，第三，第四，第五，第六の主回路スイッチ
ングパワー素子をそれぞれオン状態とするかまたはオフ
状態とするかを決定するというシンプルな動作を繰り返
すことで、三相電動機の各線電流はそれぞれの線電流指
令信号に近づき、各線電流誤差を小さくできることがわ
かる。
【００２８】本発明の電流指令型ＰＷＭインバータは、
電流誤差アンプを持たない構成のため、電流誤差アンプ
のゲイン調整にまつわる課題が本質的に解決でき、全く
ゲイン調整の必要がない。
【００２９】さらに、三相電動機，電動機電流検出手
段，電流制御手段，主回路パワー制御部の特性および仕
様が変わっても常に各線電流誤差を最も小さくするよう
動作し、また、特性の製造バラツキ並びに温度特性等が
あっても常に各線電流誤差を常に最も小さくするよう動
作するため電流制御応答性にすぐれ、また、発振現象が
生じる心配もない。
【００３０】また、本発明の電流指令型ＰＷＭインバー
タにおける電流制御手段は、第一，第二，第三の比較手
段以外はすべてシンプルなディジタル回路にて構成で
き、ディジタル回路で構成した部分はオフセットやドリ
フトの心配がなく、また安価である。
【００３１】
【実施例】 （実施例１）以下、本発明の第１の実施例について図面
を参照しながら説明する。
【００３２】図７は本発明の第１の実施例の電流指令型
ＰＷＭインバータのシステム構成を示したものである。
図７において、まず電流指令発生手段７に、三相電動機
１に供給する三相交流電流波形の基本波周波数ｆと実効
電流値ｉｐがセットされ、これらの情報をもとに電流指
令発生手段７は内部で三相電動機１に流入すべき各線電
流指令を第一の線電流指令ｉＴＵ，第二の線電流指令ｉ
ＴＶ，第三の線電流指令ｉＴＷとして出力する。
【００３３】次に、電動機電流検出手段９は、三相電動
機１の二つの線電流を検出し、残り一つの線電流を検出
した二つの線電流の和を取りかつ符号を反転し求め、第
一の線電流測定結果ｉＦＵ，第二の線電流測定結果ｉＦ
Ｖ，第三の線電流測定結果ｉＦＷとして出力する。な
お、この電動機電流検出手段９は、三相電動機１の三つ
の線電流を検出し、第一の線電流測定結果ｉＦＵ，第二
の線電流測定結果ｉＦＶ，第三の線電流測定結果ｉＦＷ
として出力してもよい。
【００３４】次に、電流制御手段６は、第一の線電流指
令ｉＴＵ，第二の線電流指令ｉＴＶ，第三の線電流指令
ｉＴＷ，第一の線電流測定結果ｉＦＵ，第二の線電流測
定結果ｉＦＶ，第三の線電流測定結果ｉＦＷを入力し、
第一のスイッチング指令信号ＰＵ，第二のスイッチング
指令信号ＰＶ，第三のスイッチング指令信号ＰＷを発生
させる。
【００３５】この電流制御手段６の動作については、後
程詳しい説明を行う。次に、主回路パワー制御部８は、
主回路直流電源３と、三相ブリッジ構成をとる主回路パ
ワー素子群２（主回路直流電源３のプラス端子に接続さ
れ三相電動機に第一の線電流ＩＵを供給する第一の主回
路スイッチングパワー素子Ｑ１と、主回路直流電源３の
プラス端子に接続され三相電動機１に第二の線電流ＩＶ
を供給する第二の主回路スイッチングパワー素子Ｑ２
と、主回路直流電源３のプラス端子に接続され三相電動
機１に第三の線電流ＩＷを供給する第三の主回路スイッ
チングパワー素子Ｑ３と、主回路直流電源３のマイナス
端子に接続され三相電動機１に第一の線電流ＩＵを供給
する第四の主回路スイッチングパワー素子Ｑ４と、主回
路直流電源３のマイナス端子に接続され三相電動機１に
第二の線電流ＩＶを供給する第五の主回路スイッチング
パワー素子Ｑ５と、主回路直流電源３のマイナス端子に
接続され三相電動機１に第三の線電流ＩＷを供給する第
六の主回路スイッチングパワー素子Ｑ６と、各主回路ス
イッチングパワー素子に並列に接続された還流ダイオー
ドで構成）を有し、論理反転手段５及びベースドライブ
手段４を設けて、前記論理反転手段５及びベースドライ
ブ手段４の作用により、第一のスイッチング指令信号Ｐ
Ｕにしたがって第一の主回路スイッチングパワー素子Ｑ
１と第四の主回路スイッチングパワー素子Ｑ４のいずれ
かをＯＮさせ、第二のスイッチング指令信号ＰＶにした
がって第二の主回路スイッチングパワー素子Ｑ２と第五
の主回路スイッチングパワー素子Ｑ５のいずれかをＯＮ
させ、第三のスイッチング指令信号ＰＷにしたがって第
三の主回路スイッチングパワー素子Ｑ３と第六の主回路
スイッチングパワー素子Ｑ６のいずれかをＯＮさせるよ
う構成している。
【００３６】ここでは、第一のスイッチング指令信号Ｐ
ＵがＨレベルになると第一の主回路スイッチングパワー
素子Ｑ１をＯＮさせ、また、第一のスイッチング指令信
号ＰＵがＬレベルになると第四の主回路スイッチングパ
ワー素子Ｑ４をＯＮさせ、また、第二のスイッチング指
令信号ＰＶがＨレベルになると第二の主回路スイッチン
グパワー素子Ｑ２をＯＮさせ、第二のスイッチング指令
信号ＰＶがＬレベルになると第五の主回路スイッチング
パワー素子Ｑ５をＯＮさせ、また、第三のスイッチング
指令信号ＰＷがＨレベルになると第三の主回路スイッチ
ングパワー素子Ｑ３をＯＮさせ、第三のスイッチング指
令信号ＰＷがＬレベルになると第六の主回路スイッチン
グパワー素子Ｑ６をＯＮさせる構成として説明する。
【００３７】以上が、本発明の第１の実施例の電流指令
型ＰＷＭインバータのシステム構成である。
【００３８】次に図７に示した本発明の第１の実施例の
電流指令型ＰＷＭインバータのシステム構成における電
流制御手段６の構成を図１に示す。
【００３９】図１において、１７，１８，１９は第一，
第二，第三の比較手段であり、各々反転入力端子にｉＴ
Ｕ，ｉＴＶ，ｉＴＷが入力され、非反転入力端子には、
各々第一，第二，第三の線電流測定結果ｉＦＵ，ｉＦ
Ｖ，ｉＦＷが入力される。そして、各比較手段から、第
一，第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷが出
力される。なお、以後の説明の都合上、前記ＨＵ，Ｈ
Ｖ，ＨＷは、線電流指令の値に対し、線電流測定結果の
方が大であればＨレベル、線電流指令の値に対し、線電
流測定結果の方が小であればＬレベルになるものとす
る。
【００４０】次に１０は、論理回路であり、第一，第
二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷが入力され
るとともに、タイミング発生手段１１からの状態更新タ
イミング信号ＣＬＫ１０が入力され、主回路スイッチン
グパワー素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のＯ
Ｎ，ＯＦＦを指令する第一，第二，第三のスイッチング
指令信号ＰＵ，ＰＶ，ＰＷを出力する。
【００４１】この論理回路１０は、まず、状態更新タイ
ミング信号ＣＬＫ１０の立ち上がりエッジのタイミング
で第一，第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷ
の信号レベルに基づき状態変更が行われて、第一，第
二，第三のスイッチング指令信号ＰＵ，ＰＶ，ＰＷが出
力され、次に、第一，第二，第三の線電流比較結果Ｈ
Ｕ，ＨＶ，ＨＷの信号レベルの変化に基づき、第一，第
二，第三のスイッチング指令信号ＰＵ，ＰＶ，ＰＷを変
更する。
【００４２】ここで、前記論理回路１０の真理値表を
（表１）に示す。
【００４３】
【表１】
【００４４】以下に、（表１）の読み方について説明す
る。（表１）において、状態Ｎｏ．（Ａ００，ＡＸ１，
ＡＸ２，Ａ００，ＡＹ１，ＡＹ２，Ｂ００，ＢＸ１等）
は、論理回路１０の入出力状態を表し、状態更新タイミ
ング信号の↑記号は、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングを示し、◆記号はＨ
レベルまたはＬレベルの安定した状態を示す。
【００４５】また、線電流比較結果の＊記号は、ＤＯ
Ｎ’Ｔ ＣＡＲＥ、すなわちＨレベルでもＬレベルでも
動作に関係がないことを示す。その他は、ＨはＨレベル
を、ＬはＬレベルを示す。
【００４６】リセット信号ＲＥＳＥＴは、論理回路１０
の初期化のための入力信号であり、通常Ｌレベルで、Ｈ
レベルの場合において、論理回路１０は直ちに初期化さ
れる。
【００４７】次に、（表１）を用いて論理回路１０の動
作を説明すると、まず状態更新タイミング信号ＣＬＫ１
０が立ち上がる（立ち上がりエッジが入力する）と、そ
のときの第一，第二，第三の線電流比較結果ＨＵ，Ｈ
Ｖ，ＨＷのレベルに応じて、状態Ｎｏ．Ａ００，Ｂ０
０，Ｃ００，Ｄ００，Ｅ００，Ｆ００，Ｇ００，Ｈ００
の８つの状態に推移する（状態Ｎｏ．の１桁目に着目
し、Ａ〜Ｈの８つに分岐。説明の都合上、状態Ｎｏ．の
３桁の英数記号については、左から１桁目，２桁目，３
桁目と呼ぶこととする。）。
【００４８】ここで、まず状態Ｎｏ．Ａ００，Ｂ００，
Ｃ００，Ｄ００，Ｅ００，Ｆ００のいずれかに推移した
場合について説明する。
【００４９】これらの状態に推移した場合には、状態更
新タイミング信号ＣＬＫ１０の立ち上がりエッジのタイ
ミングの第一，第二，第三の線電流比較結果ＨＵ，Ｈ
Ｖ，ＨＷの内、同一信号レベルの２つの信号に着目し、
その２つの信号の内、どちらが先に変化するかによっ
て、以後の動作が異なる（状態Ｎｏ．の２桁目に着目
し、ＸとＹの２つに分岐）。
【００５０】例えば、状態Ｎｏ．Ａ００の場合は、第二
の線電流比較結果ＨＶが先に変化すれば状態Ｎｏ．ＡＸ
１に推移し、第三の線電流比較結果ＨＷが先に変化すれ
ば状態Ｎｏ．ＡＹ１に推移する。
【００５１】その後、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングの第一，第二，第三
の線電流比較結果ＨＵ，ＨＶ，ＨＷの内、同一信号レベ
ルの２つの信号の内、先に変化した信号でないもう一方
の信号が変化すると、状態Ｎｏ．の１桁目と２桁目が同
一の３桁目が２の状態に推移する。
【００５２】例えば、状態Ｎｏ．ＡＸ１の状態からは、
状態Ｎｏ．ＡＸ２へ、状態Ｎｏ．ＡＹ１の状態であれば
状態Ｎｏ．ＡＹ２へ推移する。
【００５３】その後、その状態を次回の状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングま
で保持する。
【００５４】最後に、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングに、状態Ｎｏ．Ｇ０
０またはＨ００に推移した場合について説明すると、こ
れらの場合は次回の状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジが入力されるまで、この状態が保持
され、したがって第一，第二，第三のスイッチング指令
信号ＰＵ，ＰＶ，ＰＷはそのレベルを出力し続ける。
【００５５】以上が（表１）の読み方の説明である。以
下に、（表１）の真理値表に基づき前記論理回路１０の
動作について説明を行う。
【００５６】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングの動作について説明す
る。
【００５７】論理回路１０は、状態更新タイミング信号
ＣＬＫ１０の立ち上がりエッジのタイミングに、第一，
第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷの信号レ
ベルを読みとり、その時の第一，第二，第三の線電流測
定結果ｉＦＵ，ｉＦＶ，ｉＦＷをそれぞれの第一，第
二，第三の線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷに近づけ
る方向、すなわち、ｉＦＵ，ｉＦＶ，ｉＦＷが線電流指
令と一致する変化が生じるように論理回路１０の出力Ｐ
Ｕ，ＰＶ，ＰＷの信号レベルを決定する。これは結果的
に、ＰＵ，ＰＶ，ＰＷの信号レベルがＨＵ，ＨＶ，ＨＷ
をそれぞれ反転したレベルとなる。例えば、ＨＵがＨレ
ベルであれば、ＰＵはＬレベルに、ＨＵがＬレベルであ
れば、ＰＵはＨレベルに決定される。ＰＶ，ＰＷについ
ても同様である。
【００５８】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングの後、次回の状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングまでの論理回路１０の動作について説明する。
【００５９】この間の動作は、状態更新タイミング信号
ＣＬＫ１０の立ち上がりエッジのタイミングにおける、
ＨＵ，ＨＶ，ＨＷの３つの信号のレベルによって定ま
る。
【００６０】ここで、このＨＵ，ＨＶ，ＨＷの３つの信
号レベルに着目し、３つの信号レベルの内の１つの信号
のレベルが異なる場合における動作、すなわち、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ） または＝（Ｈ，Ｌ，Ｈ） または＝（Ｈ，Ｈ，Ｌ） または＝（Ｈ，Ｌ，Ｌ） または＝（Ｌ，Ｈ，Ｌ） または＝（Ｌ，Ｌ，Ｈ） の場合と、３つの信号レベルが全て同一レベルの場合、
すなわち、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｈ，Ｈ，Ｈ） または＝（Ｌ，Ｌ，Ｌ） の場合とに分けて以下に説明する。
【００６１】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ，Ｈ
Ｖ，ＨＷの３つの信号レベルの内の１つの信号のレベル
が異なる場合における動作について説明する。
【００６２】三相電動機１の線電流は、３つの線電流の
内の２つの線電流の値の和の極性を反転した値が、残り
１つの値になることは自明の理である。そこで、本発明
の第１の実施例における論理回路１０では、状態更新タ
イミング信号ＣＬＫ１０の立ち上がりエッジのタイミン
グにおけるＨＵ，ＨＶ，ＨＷの３つの信号の内のレベル
が同一の２つの信号に着目し、この２信号に関する線電
流を供給する主回路スイッチングパワー素子のＯＮ，Ｏ
ＦＦを制御するようにスイッチング指令信号ＰＵ，Ｐ
Ｖ，ＰＷのレベルを決定する。
【００６３】すなわち、まず、レベルが同一の２つの信
号の内の先にレベルが反転した信号が関わる線電流を供
給する主回路スイッチングパワー素子のＯＮ，ＯＦＦ
を、ＯＮであればＯＦＦ，ＯＦＦであればＯＮという具
合に切り替わるよう、該当するスイッチング指令信号の
レベルを反転する。続いて、レベルが同一であった２つ
の信号の内の残りの１つの信号のレベルが反転した際、
同様に反転した信号の関わる線電流を供給する主回路ス
イッチングパワー素子のＯＮ，ＯＦＦを切り替えるよう
に該当するスイッチング指令信号のレベルを反転する。
【００６４】この時点で、論理回路１０の出力である第
一，第二，第三のスイッチング指令信号ＰＵ，ＰＶ，Ｐ
Ｗの３つの信号は同一レベルとなり、状態更新タイミン
グ信号ＣＬＫ１０の立ち上がりエッジのタイミングにお
けるＨＵ，ＨＶ，ＨＷの３つの信号の内のレベルの異な
る１つの信号のレベルと一致し、次回の状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングま
で、このＰＵ，ＰＶ，ＰＷはレベルを維持する。そし
て、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミング後も同様の動作を繰り返し行う
よう構成している。
【００６５】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ，Ｈ
Ｖ，ＨＷの３つの信号のレベルが全て同一レベルである
場合における動作について説明する。
【００６６】ＨＵ，ＨＶ，ＨＷの３つの信号のレベルが
全て同一レベルである場合には、次回の状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングま
で、状態更新タイミング信号ＣＬＫ１０の立ち上がりエ
ッジのタイミングに定められたＰＵ，ＰＶ，ＰＷの信号
レベルが維持される。
【００６７】以上が、本発明の第１の実施例における電
流指令型ＰＷＭインバータの電流制御手段６の構成につ
いての説明であるが、以下に、本発明の第１の実施例に
おける電流指令型ＰＷＭインバータの電流制御手段６の
論理回路１０の構成について、さらに詳しい説明を行
う。
【００６８】論理回路１０の内部構成について、図２を
用いて以下説明を行う。図２において、まず、構成要素
の動作について説明する。
【００６９】まず、３６，３７，３８，３９，４０，４
１は第一，第二，第三，第四，第五，第六のデータセレ
クタで、その動作は、入力端子ＳＥＬがＨレベルの時に
は出力端子Ｙに入力端子Ｂのレベルが、入力端子ＳＥＬ
がＬレベルの時には出力端子Ｙに入力端子Ａのレベルが
出力される構成となっている。
【００７０】次に、２６，２７，２８は第一，第二，第
三のリセット優先ＲＳフリップフロップで、入力端子Ｒ
がＨレベルでかつ入力端子ＳがＬレベルの時にリセット
されて出力端子ＱはＬレベルに変化し、入力端子ＲがＬ
レベルでかつ入力端子ＳがＨレベルの時にセットされて
出力端子ＱはＨレベルに変化し、入力端子ＲがＨレベル
でかつ入力端子ＳがＨレベルの時にはリセットが優先さ
れてリセットされ、出力端子ＱはＬレベルに変化する。
【００７１】次に、２９，３０，３１，１２，１３，１
４は第一，第二，第三，第四，第五，第六のＤラッチ
で、入力端子ＣＫに入力される信号の立ち上がりエッジ
のタイミングで入力端子Ｄのレベルをラッチし、そのレ
ベルを出力端子Ｑに出力する。ただし、入力端子ＰＲは
プリセット信号を入力する端子で、Ｈレベルが入力され
た場合に最優先でプリセットされ、出力端子Ｑには、Ｈ
レベルが出力される。
【００７２】次に、２３，２４，２５，１２７，１２
８，１２９，１３０，１３１，１３２は第一，第二，第
三，第四，第五，第六，第七，第八，第九の反転ゲート
で、入力端子にＨレベルが入力されると出力端子にＬレ
ベルを、入力端子にＬレベルが入力されると出力端子に
Ｈレベルを出力する。
【００７３】２２は、データデコード手段で、入力端子
Ａ，Ｂ，Ｃと出力端子Ｙを有し、その真理値表を（表
２）に示す。
【００７４】なお、真理値表の（表２）はＡＮＤ，Ｏ
Ｒ，反転ゲートにより容易に実現できるものである。
【００７５】
【表２】
【００７６】３５は、タイミング信号分配手段で、シス
テムクロックＣＬＫ１と状態更新タイミング信号ＣＬＫ
１０を入力し、状態更新タイミング遅延信号ＣＬＫ１１
を出力する。
【００７７】ここで、ＣＬＫ１，ＣＬＫ１０およびＣＬ
Ｋ１１の関係について図４を用いて説明すると、まず、
状態更新タイミング信号ＣＬＫ１０の周期はシステムク
ロックＣＬＫ１の周期に比べ十分大きいものとし、か
つ、更新タイミング信号ＣＬＫ１０はシステムクロック
ＣＬＫ１の立ち下がりエッジに同期して変化するものと
する。次に、状態更新タイミング遅延信号ＣＬＫ１１
は、状態更新タイミング信号ＣＬＫ１０をシステムクロ
ックＣＬＫ１の立ち上がりエッジと立ち下がりエッジ間
の時間の約半分だけ遅延した信号とする。
【００７８】以上が、構成要素の動作についての説明で
あるが、以下に信号の流れを追って論理回路１０の動作
説明を行う。
【００７９】ここでは、説明を簡単にするため、第一，
第二，第三のデータセレクタ３６，３７，３８をまとめ
て第一のデータセレクト手段２０、また、第四，第五，
第六のデータセレクタ３９，４０，４１をまとめて第二
のデータセレクト手段２１と呼ぶことにし、また、第
四，第五，第六のＤラッチ１２，１３，１４をまとめて
第一のデータラッチ手段３４、また、第一，第二，第三
のＤラッチ２９，３０，３１をまとめて第二のデータラ
ッチ手段１５と呼ぶことにする。
【００８０】また、第一，第二，第三のデータセレクタ
３６，３７，３８の入力端子Ａをそれぞれ第一のデータ
セレクト手段２０の入力端子１Ａ，２Ａ，３Ａとし、入
力端子Ｂをそれぞれ第一のデータセレクト手段２０の入
力端子１Ｂ，２Ｂ，３Ｂとし、入力端子ＳＥＬを共通接
続し、かつ第一のデータセレクト手段２０の入力端子Ｓ
ＥＬとすることにし、また、第四，第五，第六のデータ
セレクタ３９，４０，４１の入力端子Ａをそれぞれ第二
のデータセレクト手段２１の入力端子１Ａ，２Ａ，３Ａ
とし、入力端子Ｂをそれぞれ第二のデータセレクト手段
２１の入力端子１Ｂ，２Ｂ，３Ｂとし、入力端子ＳＥＬ
を共通接続し、かつ第二のデータセレクト手段２１の入
力端子ＳＥＬとすることにし、また、第四，第五，第六
のＤラッチ１２，１３，１４の入力端子Ｄはそれぞれ第
一のデータラッチ手段３４の入力端子１Ｄ，２Ｄ，３Ｄ
とし、入力端子ＣＫは共通接続し、かつ第一のデータラ
ッチ手段３４の入力端子ＣＫとし、入力端子ＰＲは共通
接続し、かつ第一のデータラッチ手段３４の入力端子Ｐ
Ｒとし、出力端子Ｑはそれぞれ第一のデータラッチ手段
３４の出力端子１Ｑ，２Ｑ，３Ｑとすることにし、ま
た、第一，第二，第三のＤラッチ２９，３０，３１の入
力端子Ｄはそれぞれ第二のデータラッチ手段１５の入力
端子１Ｄ，２Ｄ，３Ｄとし、入力端子ＣＫは共通接続
し、かつ第二のデータラッチ手段１５の入力端子ＣＫと
し、入力端子ＰＲは共通接続し、かつ第二のデータラッ
チ手段１５の入力端子ＰＲとし、出力端子Ｑはそれぞれ
第二のデータラッチ手段１５の出力端子１Ｑ，２Ｑ，３
Ｑとすることにする。
【００８１】また、第一のデータセレクト手段２０の出
力を、第一の選択出力信号Ｙ１Ｕ，Ｙ１Ｖ，Ｙ１Ｗ、ま
た、第二のデータセレクト手段２１の出力を、第二の選
択出力信号Ｙ２Ｕ，Ｙ２Ｖ，Ｙ２Ｗと呼ぶことにする。
【００８２】まず、第一，第二，第三の線電流比較結果
ＨＵ，ＨＶ，ＨＷは、第一のデータラッチ手段３４の入
力端子１Ｄ，２Ｄ，３Ｄに入力され、かつ、第一のデー
タセレクト手段２０の入力端子１Ｂ，２Ｂ，３Ｂに入力
されるとともに、第一，第二，第三の反転ゲート２３，
２４，２５を介して入力端子１Ａ，２Ａ，３Ａに入力さ
れる。
【００８３】ここで、状態更新タイミング信号ＣＬＫ１
０がＬレベルからＨレベルに変化する、すなわち、立ち
上がりエッジが入力された直後の状態、すなわち、図４
におけるＴＩＭＥ１について説明する。まず、第一のデ
ータラッチ手段の入力端子１Ｄ，２Ｄ，３Ｄの入力レベ
ルがラッチされることにより保持され、出力端子１Ｑ，
２Ｑ，３Ｑに出力される。第一のデータラッチ手段３４
のこの状態は、次の状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジが入力されるまで変化しない。次
に、第一のデータラッチ手段３４の出力端子１Ｑ，２
Ｑ，３Ｑから出力された信号は、データデコード手段２
２に入力され、（表２）に示す真理値表にしたがって出
力端子ＹをＨレベルまたはＬレベルとする。以下、この
出力端子Ｙから出力される信号をモード信号ＹＭと呼ぶ
ことにする。
【００８４】ここで、第一のデータセレクト手段２０の
入力端子ＳＥＬにはモード信号ＹＭが入力されており、
第一のデータセレクト手段２０はモード信号ＹＭにした
がって、第一の選択出力信号Ｙ１Ｕ，Ｙ１Ｖ，Ｙ１Ｗを
出力する。
【００８５】次に、状態更新タイミング遅延信号ＣＬＫ
１１がＬレベルからＨレベルに変化する、すなわち、立
ち上がりエッジが入力されるが、この直後の状態、すな
わち、図４におけるＴＩＭＥ２について説明する。
【００８６】まず、第一，第二，第三のＲＳフリップフ
ロップ２６，２７，２８のそれぞれの入力端子Ｓに状態
更新タイミング遅延信号ＣＬＫ１１が入力され、その信
号がＨレベルの時にセットされる。しかしながら、前記
の通り、第一，第二，第三のＲＳフリップフロップ２
６，２７，２８はリセット優先ＲＳフリップフロップで
あるため、入力端子ＲがＨレベルである場合には、リセ
ットが優先される。したがって、第一，第二，第三のＲ
Ｓフリップフロップ２６，２７，２８のうち、入力端子
ＲがＬレベルであるもののみが状態更新タイミング遅延
信号ＣＬＫ１１がＨレベルの時にセットされる結果とな
る。
【００８７】これら第一，第二，第三のＲＳフリップフ
ロップ２６，２７，２８のそれぞれの出力信号は、第二
のデータセレクト手段２１の入力端子１Ａ，２Ａ，３Ａ
に入力されるとともに、第四，第五，第六の反転ゲート
１２７，１２８，１２９を介して入力端子１Ｂ，２Ｂ，
３Ｂに入力される。この第二のデータセレクト手段２１
の入力端子ＳＥＬにはモード信号ＹＭが入力されてお
り、第二のデータセレクト手段２１はモード信号ＹＭに
したがって、第二の選択出力信号Ｙ２Ｕ，Ｙ２Ｖ，Ｙ２
Ｗを出力する。
【００８８】次に、システムクロックＣＬＫ１がＬレベ
ルからＨレベルに変化する、すなわち、立ち上がりエッ
ジが入力されるが、この直後の状態、すなわち、図４に
おけるＴＩＭＥ３について説明する。
【００８９】まず、第二のデータラッチ手段１５の入力
端子ＣＫにシステムクロックＣＬＫ１の立ち上がりエッ
ジが入力されると、第二のデータラッチ手段１５は入力
端子１Ｄ，２Ｄ，３Ｄから、第二の選択出力信号Ｙ２
Ｕ，Ｙ２Ｖ，Ｙ２Ｗを入力してラッチし、第二のデータ
ラッチ手段１５の出力端子１Ｑ，２Ｑ，３Ｑには、ラッ
チされた入力端子１Ｄ，２Ｄ，３Ｄの入力信号を出力し
て、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミングまで、各出力信号は保持され
る。第二のデータラッチ手段１５の出力端子１Ｑ，２
Ｑ，３Ｑから出力した信号は、第七，第八，第九の反転
ゲート１３０，１３１，１３２を介して第一，第二，第
三のスイッチング指令信号ＰＵ，ＰＶ，ＰＷとなる。
【００９０】ここで、第一，第二，第三のスイッチング
指令信号ＰＵ，ＰＶ，ＰＷは、第二のデータラッチ手段
１５の入力端子ＣＫにシステムクロックＣＬＫ１の立ち
上がりエッジが入力されたタイミングで更新されるた
め、ＴＩＭＥ１やＴＩＭＥ２で変化することはない。
【００９１】以上が、状態更新タイミング信号ＣＬＫ１
０がＬレベルからＨレベルに変化した時点（ＴＩＭＥ
１）から、状態更新タイミング遅延信号ＣＬＫ１１がＬ
レベルからＨレベルに変化した時点（ＴＩＭＥ２）、並
びに、その後のシステムクロックＣＬＫ１がＬレベルか
らＨレベルに変化した時点（ＴＩＭＥ３）の動作説明で
ある。
【００９２】これらは、状態更新タイミング信号ＣＬＫ
１０が立ち上がった（立ち上がりエッジが入力した）際
の動作で、（表１）における状態Ｎｏ．Ａ００，Ｂ０
０，Ｃ００，Ｄ００，Ｅ００，Ｆ００，Ｇ００，Ｈ００
の８つの状態に推移する動作の説明である。
【００９３】次に、その後の動作、すなわち、次の状態
更新タイミング信号ＣＬＫ１０の立ち上がりエッジが入
力するまでの間の動作について説明する。
【００９４】ここで、まず、（表１）における状態Ｎ
ｏ．Ａ００，Ｂ００，Ｃ００，Ｄ００，Ｅ００，Ｆ００
のいずれかに推移した場合、すなわち、状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングの
第一，第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷの
内、同一信号レベルの信号が２つある場合について説明
する。ここでは、 （表１）のＡ００の状態を例にとっ
て説明する。
【００９５】状態Ｎｏ．Ａ００の状態においては、線電
流比較結果ＨＵはＬレベル，ＨＶはＨレベル，ＨＷはＨ
レベル，モード信号ＹＭはＬレベル，第一のデータセレ
クト手段２０の出力であるＹ１ＵはＨレベル，Ｙ１Ｖは
Ｌレベル，Ｙ１ＷはＬレベル，第一のＲＳフリップフロ
ップ２６はリセット状態，第二のＲＳフリップフロップ
２７はセット状態，第三のＲＳフリップフロップ２８は
セット状態である。
【００９６】また、第二のデータセレクト手段２１の出
力であるＹ２ＵはＬレベル，Ｙ２ＶはＨレベル，Ｙ２Ｗ
はＨレベルである。
【００９７】ここで、まず、第二の線電流比較結果ＨＶ
がＨレベルからＬレベルに変化した場合の動作、すなわ
ち、（表１）における状態Ｎｏ．Ａ００から状態Ｎｏ．
ＡＸ１に推移する動作について考察する。
【００９８】第二の線電流比較結果ＨＶがＨレベルから
Ｌレベルに変化した場合、第一の選択出力信号Ｙ１Ｖの
レベルがＬレベルからＨレベルへ切り替わり、これによ
って第二のＲＳフリップフロップ２７がリセットされる
ことから、第二の選択出力信号Ｙ２Ｖは、Ｈレベルから
Ｌレベルへ切り替えられる。
【００９９】したがって、ＰＵ，ＰＶ，ＰＷは、次のシ
ステムクロックＣＬＫ１の立ち上がりエッジのタイミン
グに、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｌ） となる。この第一，第二，第三のスイッチング指令信号
ＰＵ，ＰＶ，ＰＷにしたがって、次段の主回路パワー制
御部８が動作する。
【０１００】次に、その後、第三の線電流比較結果ＨＷ
がＨレベルからＬレベルに変化した場合の動作、すなわ
ち、（表１）における状態Ｎｏ．ＡＸ１から状態Ｎｏ．
ＡＸ２に推移する動作について考察する。
【０１０１】第三の線電流比較結果ＨＷがＨレベルから
Ｌレベルに変化した場合、第一の選択出力信号Ｙ１Ｗの
レベルがＬレベルからＨレベルへ切り替わり、これによ
って第三のＲＳフリップフロップ２８がリセットされる
ことから、第二の選択出力信号Ｙ２Ｗは、Ｈレベルから
Ｌレベルへ切り替えられる。
【０１０２】したがって、ＰＵ，ＰＶ，ＰＷは、次のシ
ステムクロックＣＬＫ１の立ち上がりエッジのタイミン
グに、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） となる。この第一，第二，第三のスイッチング指令信号
ＰＵ，ＰＶ，ＰＷにしたがって、次段の主回路パワー制
御部８が動作する。
【０１０３】この状態、すなわち、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） は、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミング後のシステムクロックＣＬＫ１
の立ち上がりエッジのタイミングまで維持される。
【０１０４】これまでが、状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングに状態Ｎｏ．Ａ
００，Ｂ００，Ｃ００，Ｄ００，Ｅ００，Ｆ００のいず
れかに推移した場合、すなわち、状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミングの第一，
第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷの内、同
一信号レベルの信号が２つある場合の動作についての説
明であるが、次に、（表１）における状態Ｎｏ．Ｇ０
０，Ｈ００のいずれかに推移した場合、すなわち、状態
更新タイミング信号ＣＬＫ１０の立ち上がりエッジのタ
イミングの第一，第二，第三の線電流比較結果ＨＵ，Ｈ
Ｖ，ＨＷがすべて同一信号レベルであった場合について
説明する。
【０１０５】ここでは、（表１）の状態Ｎｏ．Ｇ００の
状態を例にとって説明する。状態Ｎｏ．Ｇ００の状態に
おいては、線電流比較結果ＨＵはＨレベル，ＨＶはＨレ
ベル，ＨＷはＨレベル，モード信号ＹＭはＨレベル，第
一のデータセレクト手段２０の出力であるＹ１ＵはＨレ
ベル，Ｙ１ＶはＨレベル，Ｙ１ＷはＨレベル，第一，第
二，第三のＲＳフリップフロップ２６，２７，２８は全
てリセット状態である。
【０１０６】その結果、第二のデータセレクト手段２１
の出力であるＹ２ＵはＨレベル，Ｙ２ＶはＨレベル，Ｙ
２ＷはＨレベルであり、したがって、ＰＵ，ＰＶ，ＰＷ
は、次のシステムクロックＣＬＫ１の立ち上がりエッジ
のタイミングに、ＰＵはＬレベル，ＰＶはＬレベル，Ｐ
ＷはＬレベルとなり、このＰＵ，ＰＶ，ＰＷにしたがっ
て、次段の主回路パワー制御部８が動作する。
【０１０７】この状態、すなわち、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｌ，Ｌ，Ｌ） は、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミング後のシステムクロックＣＬＫ１
の立ち上がりエッジのタイミングまで維持される。
【０１０８】以上が、（表１）における状態Ｎｏ．Ａ０
０から状態Ｎｏ．ＡＸ１、さらに状態Ｎｏ．ＡＸ２へと
推移する様子と、状態更新タイミング信号ＣＬＫ１０の
立ち上がりエッジのタイミングに状態Ｎｏ．Ｇ００に推
移した時の動作説明であるが、これまでの説明により、
（表１）における他の状態推移についても同様に考察で
きるため、説明を省略する。
【０１０９】以上が、本発明の第１の実施例における電
流指令型ＰＷＭインバータの電流制御手段６における論
理回路１０の具体的な動作説明であるが、ここで、図３
を用いて、本発明の第１の実施例における電流指令型Ｐ
ＷＭインバータが、三相電動機１の線電流を制御する様
子を説明する。
【０１１０】図３において、（ａ）は第一，第二，第三
の線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷ並びに第一，第
二，第三の線電流測定結果ｉＦＵ，ｉＦＶ，ｉＦＷを示
した図であり、（ｂ）は（ａ）の点線部を拡大した論理
回路１０の作用を示す図であり、（ｃ）は論理回路１０
の出力である第一，第二，第三のスイッチング指令信号
ＰＵ，ＰＶ，ＰＷの出力レベルに基づく第一，第二，第
三，第四，第五，第六の主回路スイッチングパワー素子
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のＯＮ，ＯＦＦ動
作を示す図である。
【０１１１】まず、時刻ｔ＝ｔ１において、すなわち、
状態更新タイミング信号ＣＬＫ１０の立ち上がりエッジ
のタイミングの動作説明を行う。
【０１１２】状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミングのｉＴＵ，ｉＴＶ，ｉＴＷと
ｉＦＵ，ｉＦＶ，ｉＦＷの大小関係が ｉＴＵ＞ｉＦＵ ｉＴＶ＜ｉＦＶ ｉＴＷ＜ｉＦＷ である時刻ｔ＝ｔ１において、第一，第二，第三の線電
流比較結果ＨＵ，ＨＶ，ＨＷは、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ） となる。
【０１１３】この状態は、（表１）の真理値表における
状態Ｎｏ．Ａ００に相当し、論理回路１０より出力され
るスイッチング指令信号ＰＵ，ＰＶ，ＰＷは、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｌ，Ｌ） となり、主回路パワー制御部８へ伝達される。
【０１１４】そして、主回路スイッチングパワー素子Ｑ
１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は各々ＯＮ，ＯＦ
Ｆ，ＯＦＦ，ＯＦＦ，ＯＮ，ＯＮとなり、各線電流測定
結果ｉＦＵ，ｉＦＶ，ｉＦＷは三相電動機１の電気的時
定数にしたがって各線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷ
に近づいていく。
【０１１５】以上が、時刻ｔ＝ｔ１において、状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングの電流指令型ＰＷＭインバータの動作説明である。
【０１１６】次に、ｉＴＶ＞ｉＦＶとなり、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ）から （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｌ，Ｈ） に変化したタイミング（時刻ｔ＝ｔ１１）における動作
説明を行う（ＨＵのレベルは無視するので、説明の都合
上、ＨＵ＝＊はＤＯＮ’Ｔ ＣＡＲＥの意味とする。ま
た、以後‘＊’はＤＯＮ’Ｔ ＣＡＲＥの意味とす
る。）。
【０１１７】論理回路１０は、この第一，第二，第三の
線電流比較結果ＨＵ，ＨＶ，ＨＷを入力し、第一，第
二，第三のスイッチング指令信号ＰＵ，ＰＶ，ＰＷを、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｌ，Ｌ）から （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｌ） に切り替え、主回路スイッチングパワー素子Ｑ２をＯ
Ｎ，Ｑ５をＯＦＦに切り替える（状態Ｎｏ．ＡＸ１に推
移）。
【０１１８】以上が、時刻ｔ＝ｔ１１における動作説明
である。次に、ｉＴＷ＞ｉＦＷとなり、 （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｌ，Ｈ）から （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｈ，Ｈ） に変化したタイミング（時刻ｔ＝ｔ１２）における動作
説明を行う。
【０１１９】論理回路１０は、この第一，第二，第三の
線電流比較結果ＨＵ，ＨＶ，ＨＷを入力し、第一，第
二，第三のスイッチング指令信号ＰＵ，ＰＶ，ＰＷを、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｌ）から （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） に切り替え、主回路スイッチングパワー素子Ｑ３をＯ
Ｎ，Ｑ６をＯＦＦに切り替える（状態Ｎｏ．ＡＸ２に推
移）。
【０１２０】以上が、時刻ｔ＝ｔ１２における動作説明
である。そして、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） の状態は、次回の状態更新タイミング信号ＣＬＫ１０の
立ち上がりエッジのタイミングまで、維持される。
【０１２１】さらに、次回の状態更新タイミング信号Ｃ
ＬＫ１０の立ち上がりエッジのタイミング後も同様の動
作を行うことで、三相電動機１の各線電流が、第一，第
二，第三の線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷにしたが
うように制御される。
【０１２２】以上が、本発明の第１の実施例における電
流指令型ＰＷＭインバータの三相電動機１の線電流が制
御される様子の説明である。
【０１２３】なお、図１において、第一，第二，第三の
比較手段１７，１８，１９をヒステリシスを有する構成
とすることもでき、第一，第二，第三の線電流指令ｉＴ
Ｕ，ｉＴＶ，ｉＴＷ並びに第一，第二，第三の線電流測
定結果ｉＦＵ，ｉＦＶ，ｉＦＷに重畳したノイズの悪影
響を軽減できることはいうまでもない。
【０１２４】なお、図７において、電流制御手段６の出
力ＰＵ，ＰＶ，ＰＷの出力レベルに基づいて、主回路ス
イッチングパワー素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，
Ｑ６を制御するベースドライブ手段４において、主回路
スイッチングパワー素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ
５，Ｑ６のそれぞれが、ＯＦＦからＯＮに移行する際に
一定時間の遅延を設け、ＯＮからＯＦＦには速やかに移
行するような構成としても良い。これは、例えば、Ｑ１
がＯＮ，Ｑ４がＯＦＦの状態から、Ｑ１がＯＦＦ，Ｑ４
がＯＮの状態に移行する際、まず、Ｑ１をＯＦＦし、Ｑ
１が確実にＯＦＦの完了した後、Ｑ４をＯＮするような
構成とするもので、これにより、Ｑ１とＱ４が切り替わ
るタイミングで一瞬同時ＯＮし、主回路スイッチングパ
ワー素子に大電流が流れる危険性が回避できる。
【０１２５】また、電流指令型ＰＷＭインバータの過負
荷時の保護として、電流遮断を行う場合や、電動機のフ
リーラン運転を行いたい場合等に、Ｑ１〜Ｑ６を全てＯ
ＦＦ状態とできる状態を４のベースドライブ手段に付加
しても良いことは言うまでもない。
【０１２６】以上のように本発明の第１の実施例によれ
ば、電流誤差アンプを持たない構成のため、電流誤差ア
ンプのゲイン調整にまつわる課題が本質的に解決でき、
全くゲイン調整の必要がない。
【０１２７】さらに、三相電動機１，電動機電流検出手
段９，電流制御手段６，主回路パワー制御部８の特性お
よび仕様が変わっても常に各線電流誤差を最も小さくす
るよう動作し、また、特性の製造バラツキ並びに温度特
性等があっても常に各線電流誤差を常に最も小さくする
よう動作するため電流制御応答性にすぐれ、また、発振
現象が生じる心配もない。
【０１２８】また、本発明の電流指令型ＰＷＭインバー
タにおける電流制御手段６は、第一，第二，第三の比較
手段以外はすべてシンプルなディジタル回路にて構成で
き、ディジタル回路で構成した部分はオフセットやドリ
フトの心配がなく、また安価である。
【０１２９】したがって、本発明は、電流誤差アンプの
ゲイン調整作業やオフセット調整作業が不要で、電流制
御応答性にすぐれ、安価な電流指令型ＰＷＭインバータ
を供給できる。
【０１３０】（実施例２）以下、本発明の第２の実施例
について図面を参照しながら説明を行う。
【０１３１】本発明の第２の実施例は、図７に示す電流
指令型ＰＷＭインバータの電流制御手段６において、図
１に示す構成を有する電流制御手段６に設けた論理回路
１０の内部構成を、図５に示すように、第１の実施例と
は異なる構成としたものである。
【０１３２】論理回路１０の内部構成を除く、その他の
構成については、第１の実施例と全く同一であるので、
第２の実施例の論理回路１０を設けた図１に示す電流制
御手段６並びに該電流制御手段６を設けた図７に示す電
流指令型ＰＷＭインバータの構成についての詳しい説明
は省き、以下、論理回路１０の構成および動作について
の説明を行う。
【０１３３】まず、論理回路１０の説明の前に、論理回
路１０の真理値表を（表３）に示す。
【０１３４】
【表３】
【０１３５】（表３）の読み方は、第１の実施例の論理
回路１０の真理値表（表１）と全く同一であるので、読
み方の説明は省く。
【０１３６】（表３）の真理値表に基づく論理回路１０
の動作についてであるが、動作上、第１の実施例の論理
回路１０と同じ動作についても説明は省く。
【０１３７】論理回路１０は、状態更新タイミング信号
ＣＬＫ１０の立ち上がりエッジのタイミングに、第一，
第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷを読みと
り、これらＨＵ，ＨＶ，ＨＷに基づき、ＰＵ，ＰＶ，Ｐ
Ｗの信号レベルを決定することについては、第１の実施
例の論理回路１０の動作と全く同一である。
【０１３８】次に、次回の状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングまでの論理回路
１０の動作について、第１の実施例の論理回路１０と動
作説明同様、３つの信号レベルの内の１つの信号レベル
が異なる場合における動作、すなわち、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ） または＝（Ｈ，Ｌ，Ｈ） または＝（Ｈ，Ｈ，Ｌ） または＝（Ｈ，Ｌ，Ｌ） または＝（Ｌ，Ｈ，Ｌ） または＝（Ｌ，Ｌ，Ｈ） の場合と、３つの信号レベルが全て同一レベルの場合、
すなわち、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｈ，Ｈ，Ｈ） または＝（Ｌ，Ｌ，Ｌ） の場合とに分けて以下に説明する。
【０１３９】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、 ＨＵ，Ｈ
Ｖ，ＨＷの３つの信号レベルの内の１つの信号のレベル
が異なる場合における動作について説明する。
【０１４０】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ，Ｈ
Ｖ，ＨＷの３つの信号レベルの内、１つの信号のレベル
が異なる場合における動作については、レベルが同一の
２つの信号の内、先にレベルが反転した信号が関わる線
電流を供給する主回路スイッチングパワー素子のＯＮ，
ＯＦＦを、ＯＮであればＯＦＦ、ＯＦＦであればＯＮと
いう具合に切り替わるよう、該当するスイッチング指令
信号のレベルを反転することは、第１の実施例の論理回
路１０の動作と全く同一であるが、続いて、レベルが同
一であった２つの信号の内の残りの１つの信号のレベル
が反転した際には、反転した信号の関わる線電流を供給
する主回路スイッチングパワー素子のＯＮ，ＯＦＦを切
り替えず、他の２つのスイッチング指令信号のレベルを
再び反転する点が、第１の実施例の論理回路１０と動作
が異なる。
【０１４１】この時点で、論理回路１０の出力であるス
イッチング指令信号ＰＵ，ＰＶ，ＰＷの３つの信号は同
一レベルとなるが、ＰＵ，ＰＶ，ＰＷの３つの信号のレ
ベルは、第１の実施例の場合とは、信号のレベルが互い
に反転した関係となって、状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングにおけるＨＵ，
ＨＶ，ＨＷの３つの信号の内のレベルの異なる１つの信
号のレベルを反転したレベルとなり、次回の状態更新タ
イミング信号ＣＬＫ１０の立ち上がりエッジのタイミン
グまで、このＰＵ，ＰＶ，ＰＷはレベルを維持する。そ
して、次回の状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミング後も同様の動作を繰り返し行
うよう構成している。
【０１４２】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ，Ｈ
Ｖ，ＨＷの３つの信号のレベルが全て同一レベルである
場合における動作についても、第１の実施例と同じ動作
を行うので説明は省く。
【０１４３】以上が、本発明の第２の実施例における電
流指令型ＰＷＭインバータの電流制御手段６の構成につ
いての説明であるが、以下に、本発明の第２の実施例に
おける電流指令型ＰＷＭインバータの電流制御手段６の
論理回路１０の構成について、さらに詳しい説明を行
う。
【０１４４】論理回路１０の内部構成について、図５を
用いて以下、第１の実施例と異なる箇所について説明す
る。
【０１４５】図５において、まず、第１の実施例の論理
回路１０に対し、新たに設けた構成要素の動作について
説明する。
【０１４６】１３５，１３６は第一および第二のＡＮＤ
回路で、第一のＡＮＤ回路１３５の３つの入力端子の全
て、もしくは第二のＡＮＤ回路１３６の２つの入力端子
の全てにＨレベルが入力されると、出力端子にＨレベル
を出力する。入力端子の少なくとも１つがＬレベルであ
れば、出力端子にＬレベルを出力する。
【０１４７】その他、構成要素として、４２の第七のデ
ータセレクタ、１６の第七のＤラッチ、１３３，１３４
の第十，第十一の反転ゲートを新たに設けているが、各
構成要素の動作については、第一の実施例と全く同一で
あるので、動作の説明は省く。
【０１４８】以上の構成要素により、データデコード手
段２２の出力端子Ｙは、第十の反転ゲート１３３を介し
て、第七のデータセレクタ４２の入力端子Ａに接続され
るとともに、入力端子Ｂに直接接続される。第七のデー
タセレクタ４２の出力端子Ｙは第二のデータセレクト手
段２１の入力端子ＳＥＬに接続される。第七のデータセ
レクタ４２の入力端子ＳＥＬは、第七のＤラッチ１６の
出力端子Ｑと接続される。第七のＤラッチ１６の入力端
子Ｄは接地され、常にＬレベルであり、入力端子ＣＫは
第一のＡＮＤ回路１３５の出力端子と接続され、入力端
子ＰＲと第二のＡＮＤ回路１３６の出力端子とが接続さ
れる。
【０１４９】第一のＡＮＤ回路１３５の３つの入力端子
には、第一，第二，第三のＲＳフリップフロップ２６，
２７，２８の各出力端子Ｑと、第四，第五，第六の反転
ゲート１２７，１２８，１２９を介して各々接続され
て、第二のＡＮＤ回路１３６の２つの入力端子の一方に
は、第十一の反転ゲート１３４を介して状態更新タイミ
ング遅延信号ＣＬＫ１１が入力され、他方には状態更新
タイミング信号ＣＬＫ１０が入力される。
【０１５０】以上の構成により、第七のデータセレクタ
４２は、第七のＤラッチ１６がプリセットされて、出力
端子ＱがＨレベルである時、入力端子Ｂに入力されるレ
ベルが出力端子Ｙに出力され、第七のＤラッチ１６の入
力端子ＣＫがＬレベルからＨレベルに切り替わると、出
力端子ＱがＬレベルになって、第七のデータセレクタ４
２は、入力端子Ａに入力されるレベルが出力端子Ｙに出
力される。
【０１５１】第七のＤラッチ１６がプリセットされるの
は、状態更新タイミング遅延信号ＣＬＫ１１がＬレベ
ル、状態更新タイミング信号ＣＬＫ１０がＨレベルの時
であり、入力端子ＣＫがＬレベルからＨレベルに切り替
わるのは、第一，第二，第三のＲＳフリップフロップ２
６，２７，２８がすべてリセットされる時である。
【０１５２】以上のように構成された論理回路１０の動
作について以下説明を行う。図４より、状態更新タイミ
ング遅延信号ＣＬＫ１１の立ち上がりエッジ以前におい
ては状態更新タイミング信号ＣＬＫ１０がＨレベル，状
態更新タイミング遅延信号ＣＬＫ１１がＬレベルであっ
て、第七のＤラッチ１６がプリセットされるため、デー
タデコード手段２２のモード信号ＹＭと同じレベルの信
号が第二のデータセレクト手段２１の入力端子ＳＥＬに
入力される。
【０１５３】一方、第一，第二，第三のＲＳフリップフ
ロップ２６，２７，２８は全てリセット状態になるま
で、第二のデータセレクト手段２１の入力端子ＳＥＬの
レベルが反転することはない。
【０１５４】したがって、（表３）におけるＡ００，Ｂ
００，Ｃ００，Ｄ００，Ｅ００，Ｆ００のいずれかに推
移した場合、すなわち、状態更新タイミング信号ＣＬＫ
１０の立ち上がりエッジのタイミングの第一，第二，第
三の線電流比較結果ＨＵ，ＨＶ，ＨＷの内、同一信号レ
ベルの信号が２つある場合においては、状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングに
定まったＰＵ，ＰＶ，ＰＷのレベルから、最初にＰＵ，
ＰＶ，ＰＷの３つの信号の内、最初にいずれか１つのレ
ベルが反転する動作の推移までは、第一の実施例と動作
が全く同一になる。
【０１５５】続いて、ＨＵ，ＨＶ，ＨＷの信号のいずれ
かの残る１つが反転する際には、第一，第二，第三のＲ
Ｓフリップフロップ２６，２７，２８が全てリセットさ
れ、第二のデータセレクト手段２１の入力端子ＳＥＬの
レベルが反転し、（表３）の状態Ｎｏ．ＡＸ２，ＡＹ
２，ＢＸ２，ＢＹ２等に示すよう、（表１）の状態Ｎ
ｏ．とは反転したレベルに切り換えられる。
【０１５６】切り替わったレベルは、次回の状態更新タ
イミング信号ＣＬＫ１０の立ち上がりエッジのタイミン
グ後のシステムクロックＣＬＫ１の立ち上がりエッジの
タイミングまで維持されることについても、第１の実施
例と同様である。
【０１５７】次に、（表１）におけるＧ００，Ｈ００の
いずれかに推移した場合、すなわち、状態更新タイミン
グ信号ＣＬＫ１０の立ち上がりエッジのタイミングの第
一，第二，第三の線電流比較結果ＨＵ，ＨＶ，ＨＷがす
べて同一レベルであった場合について説明する。
【０１５８】図４より状態更新タイミング信号ＣＬＫ１
０の立ち上がりタイミングにおいて、第一，第二，第三
のＲＳフリップフロップ２６，２７，２８は全てリセッ
トされるが、状態更新タイミング遅延信号ＣＬＫ１１の
立ち上がりエッジのタイミングまで、第七のＤラッチは
プリセット状態にあり、第二のデータセレクト手段２１
の入力端子ＳＥＬのレベルは変化がなく、したがってこ
の場合の動作についても、（表３）の真理値表に示す通
り、第１の実施例の動作と全く同一になる。
【０１５９】以上が、本発明の第２の実施例における電
流指令型ＰＷＭインバータの電流制御手段６における論
理回路１０の具体的な動作説明であるが、本実施例にお
いては、第１の実施例の（表１）と第２の実施例の（表
３）を比べて、状態更新タイミング信号ＣＬＫ１０の立
ち上がりエッジのタイミングにおいて、ＨＵ，ＨＶ，Ｈ
Ｗの３つの信号の内、１つの信号のレベルが異なる場合
のみ、動作の最終的な推移結果である互いにレベルが等
しいＰＵ，ＰＶ，ＰＷの信号レベルが第２の実施例は、
第１の実施例のＰＵ，ＰＶ，ＰＷのレベルを反転したレ
ベルになっていることが唯一異なっている。
【０１６０】ＰＵ，ＰＶ，ＰＷのレベルはスイッチング
指令信号ＰＵ，ＰＶ，ＰＷが互いに同一である場合、三
相電動機１の各相の線間電圧は０となってしまうため、
ＰＵ，ＰＶ，ＰＷがＨ，Ｈ，ＨまたはＬ，Ｌ，Ｌのいず
れであっても、次回の状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングまでは、各相の線間
電圧に変化はなく、したがって第２の実施例は、第１の
実施例と全く等価に、三相電動機１の線電流を制御する
ことができる。
【０１６１】なお、（表３）における状態Ｎｏ．Ｇ００
で、ＰＵ，ＰＶ，ＰＷをＨ，Ｈ，Ｈとし、状態Ｎｏ．Ｈ
００で、ＰＵ，ＰＶ，ＰＷをＬ，Ｌ，Ｌとする構成とし
ても良い。
【０１６２】（実施例３）以下、本発明の第３の実施例
について図面を参照しながら説明を行う。
【０１６３】本発明の第３の実施例は、図７に示す電流
指令型ＰＷＭインバータにおける電流制御手段６の内部
構成を第１の実施例または第２の実施例とは異なる構成
としたもので、図６に本発明の第３の実施例の電流制御
手段６の内部構成を示す。
【０１６４】本発明の第３の実施例は、図６における電
流制御手段６の構成要素として、新たに第一，第二，第
三の２回読み論理回路４８，４９，５０を設けたこと以
外は第１の実施例または第２の実施例と全く同一であ
る。
【０１６５】第一，第二，第三の２回読み論理回路４
８，４９，５０は、各々全く同一の構成を有するので、
第一の２回読み論理回路４８の構成および動作を、図８
を用い以下説明する。
【０１６６】図８において、第一の２回読み論理回路４
８の各構成要素の動作について説明すると、まず、５
１，５２は第八，第九のＤラッチで、入力端子ＣＫに入
力される信号の立ち上がりエッジのタイミングで入力端
子Ｄのレベルをラッチし、その入力端子Ｄのレベルを出
力端子Ｑに出力する。ただし、入力端子ＰＲはプリセッ
ト信号を入力する端子で、Ｈレベルが入力された場合に
優先的にプリセットされ、出力端子Ｑは、Ｈレベルにな
る。
【０１６７】また、第八，第九のＤラッチ５１，５２の
入力端子ＣＫおよび入力端子ＰＲは共通接続されてい
る。
【０１６８】１３７，１３８は第十二，第十三の反転ゲ
ートで、入力端子にＨレベルが入力されると出力端子に
Ｌレベルを、入力端子にＬレベルが入力されると出力端
子にＨレベルを出力する。
【０１６９】５３は第四のＲＳフリップフロップであ
り、入力端子ＲがＨレベルで、かつ入力端子ＳがＬレベ
ルの時にリセットされて出力端子ＱはＬレベルに変化
し、入力端子ＲがＬレベルで、かつ入力端子ＳがＨレベ
ルの時にセットされて出力端子ＱはＨレベルに変化す
る。
【０１７０】５４，５５は第三，第四のＡＮＤ回路であ
り、全ての入力端子にＨレベルの信号が入力された時に
Ｈレベルの出力信号を出力し、それ以外の入力の時はＬ
レベルの出力信号を出力する。
【０１７１】以上が、第一の２回読み論理回路４８の各
構成要素の動作についての説明であるが、以下信号の流
れを追って第一の２回読み論理回路４８の動作説明を行
う。
【０１７２】まず、システムクロックＣＬＫ２の立ち上
がりエッジのタイミングに、第一の２回読み論理回路４
８の入力端子ＳＩに入力される第一の線電流比較結果Ｈ
Ｕのレベルが、第八のＤラッチ５１にラッチされて保持
され、出力端子Ｑに出力される。
【０１７３】次に、次回のシステムクロックＣＬＫ２の
立ち上がりエッジのタイミングには、第八のＤラッチ５
１の出力端子Ｑのレベルが第九のＤラッチ５２にラッチ
されて保持されてその出力端子Ｑに出力されるととも
に、この時の比較結果ＨＵのレベルが第八のＤラッチ５
１にラッチされて保持され、出力端子Ｑに出力される。
【０１７４】また、第八，第九のＤラッチ５１，５２の
出力端子Ｑの出力レベルは、それぞれ第四のＡＮＤ回路
５５に伝達され、かつ第十二，第十三の反転ゲート１３
７，１３８を介して第三のＡＮＤ回路５４に伝達され
る。そして、第三のＡＮＤ回路５４の出力が第四のＲＳ
フリップフロップ５３の入力端子Ｒに伝達され、第四の
ＡＮＤ回路５５の出力が第四のＲＳフリップフロップ５
３の入力端子Ｓに伝達される。そして、第四のＲＳフリ
ップフロップ５３の出力端子Ｑは、第一の２回読み論理
回路４８の出力端子として、ＨＵ１を出力する。
【０１７５】以上より、第一の２回読み論理回路４８
は、入力信号ＨＵをＣＬＫ２の立ち上がりエッジのタイ
ミング毎にチェックし、その結果が２回連続してＨレベ
ルの場合には出力信号ＨＵ１をＨレベルに、またその結
果が２回連続してＬレベルの場合には出力信号ＨＵ１を
Ｌレベルに変更する動作をすることがわかる。
【０１７６】以上が、第一の２回読み論理回路４８の内
部動作についての説明であり、第二，第三の２回読み論
理回路４９，５０についても全く同様である。
【０１７７】したがって、第一，第二，第三の２回読み
論理回路４８，４９，５０は、ＨＵ，ＨＶ，ＨＷの信号
に含まれる極めて短時間のノイズ等による信号、すなわ
ち、 Ｈレベル→Ｌレベル→Ｈレベル または Ｌレベル→Ｈレベル→Ｌレベル という信号変動を除去した信号ＨＵ１，ＨＶ１，ＨＷ１
を生成することができる。
【０１７８】なお、図８において、Ｄラッチ３ヶあるい
はそれ以上設けて、各Ｄラッチの出力レベルのＡＮＤを
とることにより、システムクロックＣＬＫ２の立ち上が
りエッジのタイミングを読む回数を３回以上に設定する
こともできる。
【０１７９】以上のように本発明の第３の実施例によれ
ば、第一，第二，第三の２回読み論理回路４８，４９，
５０を設け、電流制御手段６の第一，第二，第三の比較
手段１７，１８，１９の各出力信号ＨＵ，ＨＶ，ＨＷを
前記第一，第二，第三の２回読み論理回路４８，４９，
５０を介して、論理回路１０へ伝達するよう構成するこ
とにより、第一，第二，第三の比較手段１７，１８，１
９の各出力信号に重畳したノイズを除去することがで
き、ノイズが発生しやすい条件においても三相電動機１
の各線電流を第一，第二，第三の線電流指令ｉＴＵ，ｉ
ＴＶ，ｉＴＷに正確に一致するよう制御できる。
【０１８０】なお、本実施例の第一，第二，第三の２回
読み論理回路４８，４９，５０は、第１の実施例または
第２の実施例のいずれに付加しても同様の効果が得られ
ることは言うまでもない。
【０１８１】（実施例４）以下、本発明の第４の実施例
について、図面を参照しながら説明する。
【０１８２】図９は、本発明の第４の実施例で、図７に
示す電流指令型ＰＷＭインバータの電流制御手段６の論
理回路１０の内部構成を示すものである。
【０１８３】本発明の第４の実施例の論理回路１０の内
部構成（図９）と、前述の第１の実施例の論理回路１０
の内部構成（図３）とを比較すると、第七，第八，第九
の反転ゲート１３０，１３１，１３２の出力信号ＰＵ
１，ＰＶ１，ＰＷ１を、第一，第二，第三のスイッチン
グ指令信号遅延手段５６，５７，５８に入力し、その出
力信号を、第一，第二，第三のスイッチング指令信号Ｐ
Ｕ，ＰＶ，ＰＷとして主回路パワー制御部８に伝達する
よう構成していること以外は、全く同一の構成である。
【０１８４】ここで、第一，第二，第三のスイッチング
指令信号遅延手段５６，５７，５８の動作について説明
する。
【０１８５】第一，第二，第三のスイッチング指令信号
遅延手段５６，５７，５８は、第七，第八，第九の反転
ゲート１３０，１３１，１３２の出力信号ＰＵ１，ＰＶ
１，ＰＷ１をそれぞれに入力し、予め定められたルール
にしたがって予め定められた時間だけ遅延した信号を、
第一，第二，第三のスイッチング指令信号ＰＵ，ＰＶ，
ＰＷとして主回路パワー制御部８に伝達するよう構成し
ている。すなわち、（表１）および（表３）において、
状態Ｎｏ．Ａ００，Ｂ００，Ｃ００，Ｄ００，Ｅ００，
Ｆ００，Ｇ００，Ｈ００の状態へ推移する場合のみ、遅
延時間を０とし、他の状態に推移する場合には、予め定
められた時間だけ遅延して第一，第二，第三のスイッチ
ング指令信号ＰＵ，ＰＶ，ＰＷを出力するよう構成して
いる。
【０１８６】このように構成された本発明の第４の実施
例の電流制御型ＰＷＭインバータが、三相電動機１の線
電流を制御する様子を図１０および（表１）を用いて説
明する。図１０において、（ａ）は第一，第二，第三の
線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷ並びに第一，第二，
第三の線電流測定結果ｉＦＵ，ｉＦＶ，ｉＦＷを示した
図であり、（ｂ）は（ａ）の点線部を拡大した第一，第
二，第三のスイッチング指令信号遅延手段５６，５７，
５８を設けた論理回路１０の作用を示す図であり、
（ｃ）は第一，第二，第三のスイッチング指令信号遅延
手段５６，５７，５８の出力である第一，第二，第三の
スイッチング指令信号ＰＵ，ＰＶ，ＰＷの出力レベルに
基づく主回路スイッチングパワー素子Ｑ１，Ｑ２，Ｑ
３，Ｑ４，Ｑ５，Ｑ６のＯＮ，ＯＦＦ動作を示す図であ
る。
【０１８７】まず、時刻ｔ＝ｔ１において、すなわち状
態更新タイミング信号ＣＬＫ１０の立ち上がりエッジの
タイミング（図４におけるＴＩＭＥ３の場合）の動作説
明を行う。
【０１８８】状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミングのｉＴＵ，ｉＴＶ，ｉＴＷと
ｉＦＵ，ｉＦＶ，ｉＦＷの大小関係が ｉＴＵ＞ｉＦＵ ｉＴＶ＜ｉＦＶ ｉＴＷ＜ｉＦＷ である時刻ｔ＝ｔ１において、第一，第二，第三の線電
流比較結果ＨＵ，ＨＶ，ＨＷは、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ） となる。
【０１８９】この状態は、（表１）の真理値表におけ
る、状態Ｎｏ．Ａ００に相当し、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ） であるので、ＰＵ１，ＰＶ１，ＰＷ１は、 （ＰＵ１，ＰＶ１，ＰＷ１）＝（Ｈ，Ｌ，Ｌ） となる。
【０１９０】この時、第一，第二，第三のスイッチング
指令信号遅延手段５６，５７，５８はＰＵ１，ＰＶ１，
ＰＷ１の信号レベルの変化をそのままＰＵ，ＰＶ，ＰＷ
として出力し、ＰＵ，ＰＶ，ＰＷは主回路パワー制御部
８へ伝達する。
【０１９１】よって、主回路スイッチングパワー素子Ｑ
１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は各々ＯＮ，ＯＦ
Ｆ，ＯＦＦ，ＯＦＦ，ＯＮ，ＯＮとなり、第一，第二，
第三の線電流測定結果ｉＦＵ，ｉＦＶ，ｉＦＷは三相電
動機１の電気的時定数にしたがって第一，第二，第三の
線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷに近づいていく。
【０１９２】以上が、時刻ｔ＝ｔ１において、状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングに状態Ｎｏ．Ａ００へ推移する動作の説明である。
【０１９３】次に、ｉＴＶ＞ｉＦＶとなり、 （ＨＵ，ＨＶ，ＨＷ）＝（Ｌ，Ｈ，Ｈ）から （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｌ，Ｈ） に変化したタイミング（時刻ｔ＝ｔ１１）における動作
説明を行う。
【０１９４】論理回路１０は、この信号を入力し、 Ｐ
Ｕ１，ＰＶ１，ＰＷ１を、 （ＰＵ１，ＰＶ１，ＰＷ１）＝（Ｈ，Ｌ，Ｌ）から （ＰＵ１，ＰＶ１，ＰＷ１）＝（Ｈ，Ｈ，Ｌ） に切り替えるが、第二のスイッチング指令信号遅延手段
５７は、ＰＶ１のＬレベルからＨレベルへの切り替わり
を予め設定された遅延時間ＴＤ経過後の時刻ｔ＝ｔ１１
１になった時、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｌ，Ｌ）から （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｌ） に切り替え、主回路スイッチングパワー素子Ｑ２をＯ
Ｎ，Ｑ５をＯＦＦに切り替える。
【０１９５】この動作により、第二の線電流測定結果ｉ
ＦＶの低下は第二の線電流指令ｉＴＶに対し一定時間行
き過ぎた後抑制される（状態Ｎｏ．ＡＸ１に推移）。
【０１９６】以上が、時刻ｔ＝ｔ１１における動作説明
である。次に、ｉＴＷ＞ｉＦＷとなり、 （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｌ，Ｈ）から （ＨＵ，ＨＶ，ＨＷ）＝（＊，Ｌ，Ｌ） に変化したタイミング（時刻ｔ＝ｔ１２）における動作
説明を行う。
【０１９７】論理回路１０は、この信号を入力し、 Ｐ
Ｕ１，ＰＶ１，ＰＷ１を、 （ＰＵ１，ＰＶ１，ＰＷ１）＝（ Ｈ，Ｈ，Ｌ）から （ＰＵ１，ＰＶ１，ＰＷ１）＝（Ｈ，Ｈ，Ｈ） に切り替えるが、第三のスイッチング指令信号遅延手段
５８は、ＰＷ１のＬレベルからＨレベルへの切り替わり
を予め設定された遅延時間ＴＤ経過後の時刻ｔ＝ｔ１１
２になった時、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｌ）から （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） に切り替え、主回路スイッチングパワー素子Ｑ３をＯ
Ｎ，Ｑ６をＯＦＦに切り替える。
【０１９８】この動作により、第三の線電流測定結果ｉ
ＦＷの低下は第三の線電流指令ｉＴＷに対し一定時間行
き過ぎた後抑制される（状態Ｎｏ．ＡＸ２に推移）。
【０１９９】以上が、時刻ｔ＝ｔ１２における動作説明
である。そして、 （ＰＵ，ＰＶ，ＰＷ）＝（Ｈ，Ｈ，Ｈ） の状態は、次回の状態更新タイミング信号ＣＬＫ１０の
立ち上がりエッジのタイミングまで、維持される。
【０２００】さらに、次回の状態更新タイミング信号Ｃ
ＬＫ１０の立ち上がりエッジのタイミング後も同様の動
作を行うことで、三相電動機１の各線電流が第一，第
二，第三の線電流指令ｉＴＵ，ｉＴＶ，ｉＴＷにしたが
うように制御される。
【０２０１】以上が、本発明の第４の実施例の電流制御
型ＰＷＭインバータにより、三相電動機１の線電流を制
御する様子の説明である。
【０２０２】以上のように本発明の第４の実施例は、論
理回路に第一，第二，第三のスイッチング信号遅延手段
を設け、第七，第八，第九の反転ゲートからの出力を、
前記第一，第二，第三のスイッチング信号遅延手段を介
して、主回路パワー制御部へ伝達するように構成するこ
とにより、第一，第二，第三のスイッチング指令信号遅
延手段は（表１）および（表３）において、状態Ｎｏ．
Ａ００，Ｂ００，Ｃ００，Ｄ００，Ｅ００，Ｆ００，Ｇ
００，Ｈ００の状態へ推移する場合のみ、遅延時間を０
とし、他の状態に推移する場合には、予め定められた時
間だけ遅延して第一，第二，第三のスイッチング指令信
号ＰＵ，ＰＶ，ＰＷを主回路パワー制御部８へ伝達する
よう構成している。
【０２０３】これにより、三相電動機１の各線電流を各
線電流指令に極めてよく一致させることができる。
【０２０４】なお、本実施例は、第１の実施例に第一，
第二，第三のスイッチング指令信号遅延手段５６，５
７，５８を付加したものであるが、第２の実施例に第
一，第二，第三のスイッチング指令信号遅延手段５６，
５７，５８を付加しても同様の効果が得られることは言
うまでもない。
【０２０５】
【発明の効果】本発明の電流指令型ＰＷＭインバータ
は、電流誤差アンプを持たない構成のため、電流誤差ア
ンプのゲイン調整にまつわる課題が本質的に解決でき、
全くゲイン調整の必要がない。
【０２０６】さらに、電動機，電動機電流検出手段，電
流制御手段，主回路パワー制御部の特性および仕様が変
わっても常に各線電流誤差を最も小さくするよう動作
し、また、特性の製造バラツキ並びに温度特性等があっ
ても常に各線電流誤差を常に最も小さくするよう動作す
るため電流制御応答性にすぐれ、また、発振現象が生じ
る心配もない。
【０２０７】また、本発明の電流指令型ＰＷＭインバー
タにおける電流制御手段は、第一，第二，第三の比較手
段以外はすべてシンプルなディジタル回路にて構成で
き、ディジタル回路で構成した部分はオフセットやドリ
フトの心配がなく、また安価である。
【０２０８】したがって、本発明は、電流誤差アンプの
ゲイン調整作業やオフセット調整作業が不要で、電流制
御応答性にすぐれ、安価な電流指令型ＰＷＭインバータ
を供給できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の電流制御手段の構成図
【図２】本発明の第１の実施例における論理回路の構成
図
【図３】本発明の第１の実施例における動作説明図
【図４】図１の論理回路のタイミング信号分配手段のタ
イミング図
【図５】本発明の第２の実施例の論理回路の構成図
【図６】本発明の第３の実施例の電流制御手段の構成図
【図７】本発明の電流指令型ＰＷＭインバータのシステ
ム構成図
【図８】図６の２回読み論理回路の構成図
【図９】本発明の第４の実施例の論理回路の構成図
【図１０】本発明の第４の実施例の電流制御手段及びス
イッチング指令信号遅延手段の動作図
【図１１】従来の一般的な電流指令型ＰＷＭインバータ
のシステム構成図
【図１２】図１１の従来の電流制御手段の構成図
【図１３】図１２の従来の電流制御手段の動作図
【図１４】図１２の電流誤差アンプの従来技術の構成図
【符号の説明】
１ 三相電動機 ２ 主回路パワー素子群 ３ 主回路直流電源 ４ ベースドライブ手段 ５ 論理反転手段 ６ 電流制御手段 ７ 電流指令発生手段 ８ 主回路パワー制御部 ９ 電動機電流検出手段 １０ 論理回路 １１ タイミング発生手段 １２ 第四のＤラッチ １３ 第五のＤラッチ １４ 第六のＤラッチ １５ 第二のデータラッチ手段 １６ 第七のＤラッチ １７ 第一の比較手段 １８ 第二の比較手段 １９ 第三の比較手段 ２０ 第一のデータセレクト手段 ２１ 第二のデータセレクト手段 ２２ データデコード手段 ２３ 第一の反転ゲート ２４ 第二の反転ゲート ２５ 第三の反転ゲート ２６ 第一のＲＳフリップフロップ ２７ 第二のＲＳフリップフロップ ２８ 第三のＲＳフリップフロップ ２９ 第一のＤラッチ ３０ 第二のＤラッチ ３１ 第三のＤラッチ ３４ 第一のデータラッチ手段 ３５ タイミング信号分配手段 ３６ 第一のデータセレクタ ３７ 第二のデータセレクタ ３８ 第三のデータセレクタ ３９ 第四のデータセレクタ ４０ 第五のデータセレクタ ４１ 第六のデータセレクタ ４２ 第七のデータセレクタ ４８ 第一の２回読み論理回路 ４９ 第二の２回読み論理回路 ５０ 第三の２回読み論理回路 ５１ 第八のＤラッチ ５２ 第九のＤラッチ ５３ 第四のＲＳフリップフロップ ５４ 第三のＡＮＤ回路 ５５ 第四のＡＮＤ回路 ５６ 第一のスイッチング指令信号遅延手段 ５７ 第二のスイッチング指令信号遅延手段 ５８ 第三のスイッチング指令信号遅延手段 １０６ 電流制御手段 １１７ 第一の減算手段 １１８ 第二の減算手段 １１９ 第三の減算手段 １２０ 第一の電流誤差アンプ １２１ 第二の電流誤差アンプ １２２ 第三の電流誤差アンプ １２３ 第一の比較器 １２４ 第二の比較器 １２５ 第三の比較器 １２６ 三角波発生手段 １２７ 第四の反転ゲート １２８ 第五の反転ゲート １２９ 第六の反転ゲート １３０ 第七の反転ゲート １３１ 第八の反転ゲート １３２ 第九の反転ゲート １３３ 第十の反転ゲート １３４ 第十一の反転ゲート １３５ 第一のＡＮＤ回路 １３６ 第二のＡＮＤ回路 １３７ 第十二の反転ゲート １３８ 第十三の反転ゲート １３９ 三相ＰＷＭ信号発生手段 Ｑ１ 第一の主回路スイッチングパワー素子 Ｑ２ 第二の主回路スイッチングパワー素子 Ｑ３ 第三の主回路スイッチングパワー素子 Ｑ４ 第四の主回路スイッチングパワー素子 Ｑ５ 第五の主回路スイッチングパワー素子 Ｑ６ 第六の主回路スイッチングパワー素子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】三相電動機に各線から流入する線電流を直
    接的または間接的に測定し第一の線電流測定結果および
    第二の線電流測定結果および第三の線電流測定結果を出
    力する電動機電流検出手段と、 前記各線から前記三相電動機に流入すべき線電流を指令
    する第一の線電流指令および第二の線電流指令および第
    三の線電流指令を出力する電流指令発生手段と、 前記第一の線電流指令と前記第一の線電流測定結果との
    大小関係を比較し、第一の線電流指令よりも第一の線電
    流測定結果が大きい場合に第一の線電流比較結果を大と
    し、第一の線電流測定結果が第一の線電流指令よりも小
    さい場合に前記第一の線電流比較結果を小とする第一の
    比較手段と、 前記第二の線電流指令と前記第二の線電流測定結果との
    大小関係を比較し、第二の線電流指令よりも第二の線電
    流測定結果が大きい場合に第二の線電流比較結果を大と
    し、第二の線電流測定結果が第二の線電流指令よりも小
    さい場合に前記第二の線電流比較結果を小とする第二の
    比較手段と、 前記第三の線電流指令と前記第三の線電流測定結果との
    大小関係を比較し、第三の線電流指令よりも第三の線電
    流測定結果が大きい場合に第三の線電流比較結果を大と
    し、第三の線電流測定結果が第三の線電流指令よりも小
    さい場合に前記第三の線電流比較結果を小とする第三の
    比較手段と、 主回路直流電源と、 前記主回路直流電源のプラス端子に接続され前記三相電
    動機に第一の線電流を供給する第一の主回路スイッチン
    グパワー素子と、前記主回路直流電源のプラス端子に接
    続され前記三相電動機に第二の線電流を供給する第二の
    主回路スイッチングパワー素子と、前記主回路直流電源
    のプラス端子に接続され前記三相電動機に第三の線電流
    を供給する第三の主回路スイッチングパワー素子と、前
    記主回路直流電源のマイナス端子に接続され前記三相電
    動機に第一の線電流を供給する第四の主回路スイッチン
    グパワー素子と、前記主回路直流電源のマイナス端子に
    接続され前記三相電動機に第二の線電流を供給する第五
    の主回路スイッチングパワー素子と、前記主回路直流電
    源のマイナス端子に接続され前記三相電動機に第三の線
    電流を供給する第六の主回路スイッチングパワー素子
    と、前記各主回路スイッチングパワー素子に並列に接続
    された還流ダイオードで構成され三相ブリッジ構成をと
    る主回路パワー素子群と、 前記第一の線電流比較結果と第二の線電流比較結果と第
    三の線電流比較結果を入力し、前記第一，第二，第三，
    第四，第五，第六の主回路スイッチングパワー素子のス
    イッチング指令信号を発生する論理回路と、 周期的な状態更新タイミングを前記論理回路に与えるタ
    イミング発生手段を備え、 前記論理回路が、前記状態更新タイミングと、第一，第
    二および第三の線電流比較結果が変化したタイミング
    で、前記第一，第二，第三，第四，第五，第六の主回路
    スイッチングパワー素子についてそれぞれオン状態とす
    るかまたはオフ状態とするかのスイッチング指令信号を
    決定するよう構成した電流指令型ＰＷＭインバータ。
  2. 【請求項２】三相電動機に各線から流入する線電流を直
    接的または間接的に測定し第一の線電流測定結果および
    第二の線電流測定結果および第三の線電流測定結果を出
    力する電動機電流検出手段と、 前記各線から前記三相電動機に流入すべき線電流を指令
    する第一の線電流指令および第二の線電流指令および第
    三の線電流指令を出力する電流指令発生手段と、 前記第一の線電流指令と前記第一の線電流測定結果との
    大小関係を比較し、第一の線電流指令よりも第一の線電
    流測定結果が大きい場合に第一の線電流比較結果を大と
    し、第一の線電流測定結果が第一の線電流指令よりも小
    さい場合に前記第一の線電流比較結果を小とする第一の
    比較手段と、前記第二の線電流指令と前記第二の線電流
    測定結果との大小関係を比較し、第二の線電流指令より
    も第二の線電流測定結果が大きい場合に第二の線電流比
    較結果を大とし、第二の線電流測定結果が第二の線電流
    指令よりも小さい場合に前記第二の線電流比較結果を小
    とする第二の比較手段と、前記第三の線電流指令と前記
    第三の線電流測定結果との大小関係を比較し、第三の線
    電流指令よりも第三の線電流測定結果が大きい場合に第
    三の線電流比較結果を大とし、第三の線電流測定結果が
    第三の線電流指令よりも小さい場合に前記第三の線電流
    比較結果を小とする第三の比較手段と、 主回路直流電源と、 前記主回路直流電源のプラス端子に接続され前記三相電
    動機に第一の線電流を供給する第一の主回路スイッチン
    グパワー素子と、前記主回路直流電源のプラス端子に接
    続され前記三相電動機に第二の線電流を供給する第二の
    主回路スイッチングパワー素子と、前記主回路直流電源
    のプラス端子に接続され前記三相電動機に第三の線電流
    を供給する第三の主回路スイッチングパワー素子と、前
    記主回路直流電源のマイナス端子に接続され前記三相電
    動機に第一の線電流を供給する第四の主回路スイッチン
    グパワー素子と、前記主回路直流電源のマイナス端子に
    接続され前記三相電動機に第二の線電流を供給する第五
    の主回路スイッチングパワー素子と、前記主回路直流電
    源のマイナス端子に接続され前記三相電動機に第三の線
    電流を供給する第六の主回路スイッチングパワー素子
    と、前記各主回路スイッチングパワー素子に並列に接続
    された還流ダイオードで構成され三相ブリッジ構成をと
    る主回路パワー素子群と、 前記第一の線電流比較結果と第二の線電流比較結果と第
    三の線電流比較結果を入力し、前記第一，第二，第三，
    第四，第五，第六の主回路スイッチングパワー素子のス
    イッチング指令信号を発生する論理回路と、 周期的な状態更新タイミングを前記論理回路に与えるタ
    イミング発生手段を備え、 前記論理回路が、前記状態更新タイミングに第一の線電
    流比較結果が小かつ第二の線電流比較結果が大かつ第三
    の線電流比較結果が大の場合には、第二，第三，第四の
    主回路スイッチングパワー素子にオフ状態を指令し、第
    一，第五，第六の主回路スイッチングパワー素子にオン
    状態を指令し、第二の線電流比較結果が小となった時点
    から次の状態更新タイミングまでの間を第五の主回路ス
    イッチングパワー素子にオフ状態を指令し第二の主回路
    スイッチングパワー素子にオン状態を指令し、また、第
    三の線電流比較結果が小となった時点から次の状態更新
    タイミングまでの間を第六の主回路スイッチングパワー
    素子にオフ状態を指令し第三の主回路スイッチングパワ
    ー素子にオン状態を指令するよう構成し、 かつ、前記状態更新タイミングに第一の線電流比較結果
    が大かつ第二の線電流比較結果が小かつ第三の線電流比
    較結果が大の場合には、第一，第三，第五の主回路スイ
    ッチングパワー素子にオフ状態を指令し、第二，第四，
    第六の主回路スイッチングパワー素子にオン状態を指令
    し、 第一の線電流比較結果が小となった時点から次の状態更
    新タイミングまでの間を第四の主回路スイッチングパワ
    ー素子にオフ状態を指令し第一の主回路スイッチングパ
    ワー素子にオン状態を指令し、また、第三の線電流比較
    結果が小となった時点から次の状態更新タイミングまで
    の間を第六の主回路スイッチングパワー素子にオフ状態
    を指令し第三の主回路スイッチングパワー素子にオン状
    態を指令するよう構成し、 かつ、前記状態更新タイミングに第一の線電流比較結果
    が大かつ第二の線電流比較結果が大かつ第三の線電流比
    較結果が小の場合には、第一，第二，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第三，第
    四，第五の主回路スイッチングパワー素子にオン状態を
    指令し、第一の線電流比較結果が小となった時点から次
    の状態更新タイミングまでの間を第四の主回路スイッチ
    ングパワー素子にオフ状態を指令し第一の主回路スイッ
    チングパワー素子にオン状態を指令し、また、第二の線
    電流比較結果が小となった時点から次の状態更新タイミ
    ングまでの間を第五の主回路スイッチングパワー素子に
    オフ状態を指令し第二の主回路スイッチングパワー素子
    にオン状態を指令するよう構成し、 かつ、前記状態更新タイミングに第一の線電流比較結果
    が大かつ第二の線電流比較結果が小かつ第三の線電流比
    較結果が小の場合には、第一，第五，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第二，第
    三，第四の主回路スイッチングパワー素子にオン状態を
    指令し、第二の線電流比較結果が大となった時点から次
    の状態更新タイミングまでの間を第二の主回路スイッチ
    ングパワー素子にオフ状態を指令し第五の主回路スイッ
    チングパワー素子にオン状態を指令し、また、第三の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第三の主回路スイッチングパワー素子に
    オフ状態を指令し第六の主回路スイッチングパワー素子
    にオン状態を指令するよう構成し、 かつ、前記状態更新タイミングに第一の線電流比較結果
    が小かつ第二の線電流比較結果が大かつ第三の線電流比
    較結果が小の場合には、第二，第四，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第一，第
    三，第五の主回路スイッチングパワー素子にオン状態を
    指令し、第一の線電流比較結果が大となった時点から次
    の状態更新タイミングまでの間を第一の主回路スイッチ
    ングパワー素子にオフ状態を指令し第四の主回路スイッ
    チングパワー素子にオン状態を指令し、また、第三の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第三の主回路スイッチングパワー素子に
    オフ状態を指令し第六の主回路スイッチングパワー素子
    にオン状態を指令するよう構成し、 かつ、前記状態更新タイミングに第一の線電流比較結果
    が小かつ第二の線電流比較結果が小かつ第三の線電流比
    較結果が大の場合には、第三，第四，第五の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第一，第
    二，第六の主回路スイッチングパワー素子にオン状態を
    指令し、第一の線電流比較結果が大となった時点から次
    の状態更新タイミングまでの間を第一の主回路スイッチ
    ングパワー素子にオフ状態を指令し第四の主回路スイッ
    チングパワー素子にオン状態を指令し、また、第二の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第二の主回路スイッチングパワー素子に
    オフ状態を指令し第五の主回路スイッチングパワー素子
    にオン状態を指令するよう構成した請求項１記載の電流
    指令型ＰＷＭインバータ。
  3. 【請求項３】三相電動機に各線から流入する線電流を直
    接的または間接的に測定し第一の線電流測定結果および
    第二の線電流測定結果および第三の線電流測定結果を出
    力する電動機電流検出手段と、 前記各線から前記三相電動機に流入すべき線電流を指令
    する第一の線電流指令および第二の線電流指令および第
    三の線電流指令を出力する電流指令発生手段と、前記第
    一の線電流指令と前記第一の線電流測定結果との大小関
    係を比較し、第一の線電流指令よりも第一の線電流測定
    結果が大きい場合に第一の線電流比較結果を大とし、第
    一の線電流測定結果が第一の線電流指令よりも小さい場
    合に前記第一の線電流比較結果を小とする第一の比較手
    段と、前記第二の線電流指令と前記第二の線電流測定結
    果との大小関係を比較し、第二の線電流指令よりも第二
    の線電流測定結果が大きい場合に第二の線電流比較結果
    を大とし、第二の線電流測定結果が第二の線電流指令よ
    りも小さい場合に前記第二の線電流比較結果を小とする
    第二の比較手段と、前記第三の線電流指令と前記第三の
    線電流測定結果との大小関係を比較し、第三の線電流指
    令よりも第三の線電流測定結果が大きい場合に第三の線
    電流比較結果を大とし、第三の線電流測定結果が第三の
    線電流指令よりも小さい場合に前記第三の線電流比較結
    果を小とする第三の比較手段と、 主回路直流電源と、 前記主回路直流電源のプラス端子に接続され前記三相電
    動機に第一の線電流を供給する第一の主回路スイッチン
    グパワー素子と、前記主回路直流電源のプラス端子に接
    続され前記三相電動機に第二の線電流を供給する第二の
    主回路スイッチングパワー素子と、前記主回路直流電源
    のプラス端子に接続され前記三相電動機に第三の線電流
    を供給する第三の主回路スイッチングパワー素子と、前
    記主回路直流電源のマイナス端子に接続され前記三相電
    動機に第一の線電流を供給する第四の主回路スイッチン
    グパワー素子と、前記主回路直流電源のマイナス端子に
    接続され前記三相電動機に第二の線電流を供給する第五
    の主回路スイッチングパワー素子と、前記主回路直流電
    源のマイナス端子に接続され前記三相電動機に第三の線
    電流を供給する第六の主回路スイッチングパワー素子
    と、前記各主回路スイッチングパワー素子に並列に接続
    された還流ダイオードで構成され三相ブリッジ構成をと
    る主回路パワー素子群と、 前記第一の線電流比較結果と第二の線電流比較結果と第
    三の線電流比較結果を入力し、前記第一，第二，第三，
    第四，第五，第六の主回路スイッチングパワー素子のス
    イッチング指令信号を発生する論理回路と、 周期的な状態更新タイミングを前記論理回路に与えるタ
    イミング発生手段を備え、 前記論理回路が、前記状態更新タイミングに第一の線電
    流比較結果が小かつ第二の線電流比較結果が大かつ第三
    の線電流比較結果が大の場合には、第二，第三，第四の
    主回路スイッチングパワー素子にオフ状態を指令し、前
    記第一，第五，第六の主回路スイッチングパワー素子に
    オン状態を指令し、次に第三の線電流比較結果が小とな
    る前に第二の線電流比較結果が小となった場合には、そ
    の時点から第三の線電流比較結果が小となるまでの間
    を、第五の主回路スイッチングパワー素子にオフ状態を
    指令し第二の主回路スイッチングパワー素子にオン状態
    を指令し、第三の線電流比較結果が小となった時点から
    次の状態更新タイミングまでの間を第一，第二，第三の
    主回路スイッチングパワー素子にオフ状態を指令し、第
    四，第五，第六の主回路スイッチングパワー素子にオン
    状態を指令し、 また、第二の線電流比較結果が小となる前に第三の線電
    流比較結果が小となった場合には、その時点から第二の
    線電流比較結果が小となるまでの間を、第六の主回路ス
    イッチングパワー素子にオフ状態を指令し第三の主回路
    スイッチングパワー素子にオン状態を指令し、第二の線
    電流比較結果が小となった時点から次の状態更新タイミ
    ングまでの間を第一，第二，第三の主回路スイッチング
    パワー素子にオフ状態を指令し、第四，第五，第六の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成し、また、前記状態更新タイミングに第一の線電流
    比較結果が大かつ第二の線電流比較結果が小かつ第三の
    線電流比較結果が大の場合には、第一，第三，第五の主
    回路スイッチングパワー素子にオフ状態を指令し、前記
    第二，第四，第六の主回路スイッチングパワー素子にオ
    ン状態を指令し、次に第一の線電流比較結果が小となる
    前に第三の線電流比較結果が小となった場合には、その
    時点から第一の線電流比較結果が小となるまでの間を、
    第六の主回路スイッチングパワー素子にオフ状態を指令
    し第三の主回路スイッチングパワー素子にオン状態を指
    令し、第一の線電流比較結果が小となった時点から次の
    状態更新タイミングまでの間を第一，第二，第三の主回
    路スイッチングパワー素子にオフ状態を指令し、第四，
    第五，第六の主回路スイッチングパワー素子にオン状態
    を指令し、 また、第三の線電流比較結果が小となる前に第一の線電
    流比較結果が小となった場合には、その時点から第三の
    線電流比較結果が小となるまでの間を、第四の主回路ス
    イッチングパワー素子にオフ状態を指令し第一の主回路
    スイッチングパワー素子にオン状態を指令し、第三の線
    電流比較結果が小となった時点から次の状態更新タイミ
    ングまでの間を第一，第二，第三の主回路スイッチング
    パワー素子にオフ状態を指令し、第四，第五，第六の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成し、 また、前記状態更新タイミングに第一の線電流比較結果
    が大かつ第二の線電流比較結果が大かつ第三の線電流比
    較結果が小の場合には、第一，第二，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第三，第
    四，第五の主回路スイッチングパワー素子にオン状態を
    指令し、 次に第二の線電流比較結果が小となる前に第一の線電流
    比較結果が小となった場合には、その時点から第二の線
    電流比較結果が小となるまでの間を、第四の主回路スイ
    ッチングパワー素子にオフ状態を指令し第一の主回路ス
    イッチングパワー素子にオン状態を指令し、第二の線電
    流比較結果が小となった時点から次の状態更新タイミン
    グまでの間を第一，第二，第三の主回路スイッチングパ
    ワー素子にオフ状態を指令し、第四，第五，第六の主回
    路スイッチングパワー素子にオン状態を指令し、 また、第一の線電流比較結果が小となる前に第二の線電
    流比較結果が小となった場合には、その時点から第一の
    線電流比較結果が小となるまでの間を、第五の主回路ス
    イッチングパワー素子にオフ状態を指令し第二の主回路
    スイッチングパワー素子にオン状態を指令し、第一の線
    電流比較結果が小となった時点から次の状態更新タイミ
    ングまでの間を第一，第二，第三の主回路スイッチング
    パワー素子にオフ状態を指令し、第四，第五，第六の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成し、 また、前記状態更新タイミングに第一の線電流比較結果
    が大かつ第二の線電流比較結果が小かつ第三の線電流比
    較結果が小の場合には、第一，第五，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第二，第
    三，第四の主回路スイッチングパワー素子にオン状態を
    指令し、次に第三の線電流比較結果が大となる前に第二
    の線電流比較結果が大となった場合には、その時点から
    第三の線電流比較結果が大となるまでの間を、第二の主
    回路スイッチングパワー素子にオフ状態を指令し第五の
    主回路スイッチングパワー素子にオン状態を指令し、第
    三の線電流比較結果が大となった時点から次の状態更新
    タイミングまでの間を第四，第五，第六の主回路スイッ
    チングパワー素子にオフ状態を指令し、第一，第二，第
    三の主回路スイッチングパワー素子にオン状態を指令
    し、 また、第二の線電流比較結果が大となる前に第三の線電
    流比較結果が大となった場合には、その時点から第二の
    線電流比較結果が大となるまでの間を、第三の主回路ス
    イッチングパワー素子にオフ状態を指令し第六の主回路
    スイッチングパワー素子にオン状態を指令し、第二の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第四，第五，第六の主回路スイッチング
    パワー素子にオフ状態を指令し、第一，第二，第三の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成し、 また、前記状態更新タイミングに第一の線電流比較結果
    が小かつ第二の線電流比較結果が大かつ第三の線電流比
    較結果が小の場合には、第二，第四，第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第一，第
    三，第五の主回路スイッチングパワー素子にオン状態を
    指令し、次に第一の線電流比較結果が大となる前に第三
    の線電流比較結果が大となった場合には、その時点から
    第一の線電流比較結果が大となるまでの間を、第三の主
    回路スイッチングパワー素子にオフ状態を指令し第六の
    主回路スイッチングパワー素子にオン状態を指令し、第
    一の線電流比較結果が大となった時点から次の状態更新
    タイミングまでの間を第四，第五，第六の主回路スイッ
    チングパワー素子にオフ状態を指令し、第一，第二，第
    三の主回路スイッチングパワー素子にオン状態を指令
    し、 また、第三の線電流比較結果が大となる前に第一の線電
    流比較結果が大となった場合には、その時点から第三の
    線電流比較結果が大となるまでの間を、第一の主回路ス
    イッチングパワー素子にオフ状態を指令し第四の主回路
    スイッチングパワー素子にオン状態を指令し、第三の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第四，第五，第六の主回路スイッチング
    パワー素子にオフ状態を指令し、第一，第二，第三の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成し、 また、前記状態更新タイミングに第一の線電流比較結果
    が小かつ第二の線電流比較結果が小かつ第三の線電流比
    較結果が大の場合には、第三，第四，第五の主回路スイ
    ッチングパワー素子にオフ状態を指令し、前記第一，第
    二，第六の主回路スイッチングパワー素子にオン状態を
    指令し、次に第一の線電流比較結果が大となる前に第二
    の線電流比較結果が大となった場合には、その時点から
    第一の線電流比較結果が大となるまでの間を、第二の主
    回路スイッチングパワー素子にオン状態を指令し第五の
    主回路スイッチングパワー素子にオン状態を指令し、第
    一の線電流比較結果が大となった時点から次の状態更新
    タイミングまでの間を第四，第五，第六の主回路スイッ
    チングパワー素子にオフ状態を指令し、第一，第二，第
    三の主回路スイッチングパワー素子にオン状態を指令
    し、 また、第二の線電流比較結果が大となる前に第一の線電
    流比較結果が大となった場合には、その時点から第二の
    線電流比較結果が大となるまでの間を、第一の主回路ス
    イッチングパワー素子にオフ状態を指令し第四の主回路
    スイッチングパワー素子にオン状態を指令し、第二の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第四，第五，第六の主回路スイッチング
    パワー素子にオフ状態を指令し、第一，第二，第三の主
    回路スイッチングパワー素子にオン状態を指令するよう
    構成した請求項１記載の電流指令型ＰＷＭインバータ。
  4. 【請求項４】第一の比較手段が、前記第一の線電流指令
    と前記第一の線電流測定結果との大小関係を周期的に比
    較し、第一の線電流指令よりも第一の線電流測定結果が
    少なくとも２回以上連続して大きい場合に第一の線電流
    比較結果を大とし、第一の線電流測定結果が第一の線電
    流指令よりも少なくとも２回以上連続して小さい場合に
    前記第一の線電流比較結果を小とする構成とし、 第二の比較手段が、前記第二の線電流指令と前記第二の
    線電流測定結果との大小関係を周期的に比較し、第二の
    線電流指令よりも第二の線電流測定結果が少なくとも２
    回以上連続して大きい場合に第二の線電流比較結果を大
    とし、第二の線電流測定結果が第二の線電流指令よりも
    少なくとも２回以上連続して小さい場合に前記第二の線
    電流比較結果を小とする構成とし、 第三の比較手段が、前記第三の線電流指令と前記第三の
    線電流測定結果との大小関係を周期的に比較し、第三の
    線電流指令よりも第三の線電流測定結果が少なくとも２
    回以上連続して大きい場合に第三の線電流比較結果を大
    とし、第三の線電流測定結果が第三の線電流指令よりも
    少なくとも２回以上連続して小さい場合に前記第三の線
    電流比較結果を小とする構成とした請求項１または請求
    項２または請求項３記載の電流指令型ＰＷＭインバー
    タ。
  5. 【請求項５】論理回路が、状態更新タイミングと、第
    一，第二および第三の線電流比較結果が変化したタイミ
    ングで、第一，第二，第三，第四，第五，第六の主回路
    スイッチングパワー素子についてそれぞれオン状態とす
    るかまたはオフ状態とするかのスイッチング指令信号を
    決定するよう構成し、 第一，第二および第三の線電流比較結果が変化したタイ
    ミングでは予め定められた時間だけ遅延させて前記第
    一，第二，第三，第四，第五，第六の主回路スイッチン
    グパワー素子のスイッチング指令信号を出力する遅延手
    段を有する電流指令型ＰＷＭインバータ。
JP18248495A 1995-07-19 1995-07-19 電流指令型ｐｗｍインバータ Expired - Fee Related JP3271478B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP18248495A JP3271478B2 (ja) 1995-07-19 1995-07-19 電流指令型ｐｗｍインバータ
CN96101951.4A CN1142136A (zh) 1995-07-19 1996-03-28 电流指令型脉宽调制变换器
US08/680,756 US5729449A (en) 1995-07-19 1996-07-15 Current command type PWM inverter apparatus with logic circuit for generating switching command signals at periodical timings
DE69629635T DE69629635T2 (de) 1995-07-19 1996-07-16 Umrichtervorrichtung mit pulsweitenmodulierter Stromsteuerung mit logischer Schaltung zur periodischen Erzeugung von Schaltsignalen
EP96111425A EP0756371B1 (en) 1995-07-19 1996-07-16 Current command type PWM inverter apparatus with logic circuit for generating switching command signals at periodical timings
SG9610325A SG87746A1 (en) 1995-07-19 1996-07-18 Current command type pwm inverter apparatus with logic circuit for generating switching command signals at periodical timings
CN96112103A CN1055579C (zh) 1995-07-19 1996-07-19 电流指令型脉宽调制逆变装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18248495A JP3271478B2 (ja) 1995-07-19 1995-07-19 電流指令型ｐｗｍインバータ

Publications (2)

Publication Number Publication Date
JPH0937561A true JPH0937561A (ja) 1997-02-07
JP3271478B2 JP3271478B2 (ja) 2002-04-02

Family

ID=16119090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18248495A Expired - Fee Related JP3271478B2 (ja) 1995-07-19 1995-07-19 電流指令型ｐｗｍインバータ

Country Status (6)

Country Link
US (1) US5729449A (ja)
EP (1) EP0756371B1 (ja)
JP (1) JP3271478B2 (ja)
CN (2) CN1142136A (ja)
DE (1) DE69629635T2 (ja)
SG (1) SG87746A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11322208A (ja) * 1998-05-08 1999-11-24 Toshiba Corp エレベータ制御装置
JP2003529994A (ja) * 2000-03-31 2003-10-07 リング ダイナミック システムズ リミテッド 高周波スイッチモード電力増幅器
WO2015147019A1 (ja) * 2014-03-24 2015-10-01 株式会社ソディック サーボモータ用のパワーアンプ
JP2015186340A (ja) * 2014-03-24 2015-10-22 株式会社ソディック サーボモータのパワーアンプ
JP2015186341A (ja) * 2014-03-24 2015-10-22 株式会社ソディック パワーアンプ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752111B1 (fr) * 1996-07-30 1998-10-30 Texas Instruments France Procede et dispositif de commande d'onduleurs
JP3411462B2 (ja) * 1997-02-05 2003-06-03 三菱電機株式会社 電力変換器の制御装置
JP3697623B2 (ja) * 1997-05-30 2005-09-21 アイシン精機株式会社 チョッピング通電制御装置
US5870294A (en) * 1997-09-26 1999-02-09 Northern Telecom Limited Soft switched PWM AC to DC converter with gate array logic control
US5917721A (en) * 1997-11-21 1999-06-29 Allen-Bradley Company, Llc Apparatus for reducing the effects of turn on delay errors in motor control
JPH11341878A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 電動機制御装置
US6362674B1 (en) * 1999-01-25 2002-03-26 Agere Systems Guardian Corp. Method and apparatus for providing noise immunity for a binary signal path on a chip
JP2001147243A (ja) * 1999-11-24 2001-05-29 Mitsubishi Electric Corp アナログ信号検出回路及び半導体電力変換装置の交流側電流検出器
US6324085B2 (en) * 1999-12-27 2001-11-27 Denso Corporation Power converter apparatus and related method
JP2005073340A (ja) * 2003-08-21 2005-03-17 Rohm Co Ltd モータドライバ及び磁気ディスク装置
US6943514B1 (en) * 2004-04-06 2005-09-13 Aimtron Technology Corp. Motor control circuit for supplying a controllable driving current
CN1322664C (zh) * 2004-04-09 2007-06-20 圆创科技股份有限公司 提供可控制驱动电压的马达控制电路
CN1320740C (zh) * 2004-04-09 2007-06-06 圆创科技股份有限公司 提供可控制驱动电流的马达控制电路
JP5459304B2 (ja) * 2011-02-28 2014-04-02 株式会社安川電機 電流形電力変換装置
CN102244476B (zh) * 2011-07-13 2013-11-27 台达电子工业股份有限公司 逆变电路
US8866326B1 (en) * 2013-04-10 2014-10-21 Hamilton Sundstrand Corporation Interleaved motor controllers for an electric taxi system
DE102013224876A1 (de) * 2013-12-04 2015-06-11 Robert Bosch Gmbh Elektromotor mit einer Vorrichtung zur Erzeugung einer Signalfolge
TWI610532B (zh) * 2017-03-13 2018-01-01 茂達電子股份有限公司 馬達驅動電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2632380C3 (de) * 1976-07-19 1982-09-09 Danfoss A/S, 6430 Nordborg Schutzschaltungsanordnung für einen Wechselrichter
JPS59216476A (ja) * 1983-05-19 1984-12-06 Toyota Central Res & Dev Lab Inc 電圧形インバータの電流制御方法および装置
US4608626A (en) * 1984-11-09 1986-08-26 Westinghouse Electric Corp. Electrical inverter with minority pole current limiting
FR2598567B1 (fr) * 1986-03-11 1990-06-15 Leroy Somer Moteurs Procede et dispositif de commande d'un onduleur connecte a une charge polyphasee
KR900008393B1 (ko) * 1986-10-02 1990-11-17 미츠비시 덴키 가부시키가이샤 인버터장치의 과전류보호회로
JP2659365B2 (ja) * 1987-01-14 1997-09-30 富士電機株式会社 パルス幅変調制御インバータの制御方法
EP0293869B1 (en) * 1987-06-05 1993-09-01 Hitachi, Ltd. Power conversion system
JP3156269B2 (ja) 1991-04-10 2001-04-16 松下電器産業株式会社 ディジタル三相ｐｗｍ波形発生装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11322208A (ja) * 1998-05-08 1999-11-24 Toshiba Corp エレベータ制御装置
JP2003529994A (ja) * 2000-03-31 2003-10-07 リング ダイナミック システムズ リミテッド 高周波スイッチモード電力増幅器
WO2015147019A1 (ja) * 2014-03-24 2015-10-01 株式会社ソディック サーボモータ用のパワーアンプ
JP2015186340A (ja) * 2014-03-24 2015-10-22 株式会社ソディック サーボモータのパワーアンプ
JP2015186341A (ja) * 2014-03-24 2015-10-22 株式会社ソディック パワーアンプ

Also Published As

Publication number Publication date
EP0756371B1 (en) 2003-08-27
DE69629635T2 (de) 2004-06-24
EP0756371A3 (en) 1998-05-06
JP3271478B2 (ja) 2002-04-02
CN1142136A (zh) 1997-02-05
DE69629635D1 (de) 2003-10-02
US5729449A (en) 1998-03-17
CN1055579C (zh) 2000-08-16
EP0756371A2 (en) 1997-01-29
CN1165426A (zh) 1997-11-19
SG87746A1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
JP3271478B2 (ja) 電流指令型ｐｗｍインバータ
JP3267524B2 (ja) インバータ制御装置
JP5126550B2 (ja) マトリクスコンバータ
Valencia et al. Virtual-flux finite control set model predictive control of switched reluctance motor drives
JPH11341878A (ja) 電動機制御装置
JP3430769B2 (ja) 電流指令型ｐｗｍインバータ
US5515258A (en) Drive device for a push-pull stage
US6459601B1 (en) Control circuit of power converter
JP3551672B2 (ja) Ｐｗｍコンバータ
JPH03107373A (ja) 電力変換装置とその制御方法
JP2003309975A (ja) Ｐｗｍサイクロコンバータ及びその制御方法
JP3487093B2 (ja) 電流指令型ｐｗｍインバータ及び電流制御回路
JPH07147782A (ja) インバータ装置
KR100216868B1 (ko) 전압형 인버터의 스위칭 회로 및 그 제어 방법
JPH06197593A (ja) Ｐｗｍ制御モータ装置
KR20220026590A (ko) 전력 변환 장치
JP2000134989A (ja) 電動機制御装置
JP2008109790A (ja) 電力変換装置
JP2008148476A (ja) マトリクスコンバータ装置及びその制御方法
US20230019205A1 (en) Power conversion device and motor system
Rahman et al. Novel control algorithm for V/f control of PWAM based induction motor drive
JPH0866079A (ja) ３相交流電動機の駆動方法及び装置
JPH0446073B2 (ja)
KR0168807B1 (ko) 공간전압벡터 방식에 의한 펄스폭변조 방법
JP3775553B2 (ja) ブラシレスｄｃモータの制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees