JPH0936447A

JPH0936447A - 超電導論理素子、超電導論理素子ネットワーク及びその作製法

Info

Publication number: JPH0936447A
Application number: JP7178573A
Authority: JP
Inventors: Kazuo Saito; 和夫齊藤; Tsunanori Oka; 維▲禮▼ 丘
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-07-14
Filing date: 1995-07-14
Publication date: 1997-02-07

Abstract

(57)【要約】【目的】超高速、低消費電力で、かつ、単体素子で論
理機能を実現する超電導論理素子を得る。また、パター
ンを自己組織的に生成する適応性を備えた新しい情報処
理応用を可能にする超電導論理素子ネットワークを得
る。【構成】入力手段を少なくとも２つ以上有する超電導
単一接合量子干渉計素子（ｒｆ-ＳＱＵＩＤ）におい
て、前記ｒｆ-ＳＱＵＩＤに流れる電流の向きを検出す
る出力手段を有する超電導論理素子である。また、前記
ｒｆ-ＳＱＵＩＤが磁気的に結合するように前記超電導
論理素子を２つ以上並べた超電導素子ネットワークであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超電導単一接合量子干渉
計素子（ｒｆ-ＳＱＵＩＤ）において、少なくとも２つ
以上の入力手段及び前記超電導ループに流れる電流（ル
ープ電流）の向きを検出する出力検出手段とを有するこ
とを特徴とする超電導論理素子、及び前記超電導論理素
子を少なくとも２つ以上用いて構成する超電導論理素子
ネットワークにおいて、前記入力手段の一部によるバイ
アス条件の制御により、ｒｆ-ＳＱＵＩＤのしきい論理
特性を用いて素子単体でＡＮＤ，ＯＲの論理機能を実現
し、さらに、前記超電導論理素子を２つ以上用いて構成
する超電導論理素子ネットワークにおいては入力信号、
クロック信号の組合せによってネットワークを構成する
ｒｆ-ＳＱＵＩＤの論理機能の制御により、高速、低消
費電力、かつ、単体素子で論理機能を実現する超電導論
理素子、また、それらの組合せによって、並列処理を容
易に可能にし、論理値の組合せによるパターンを自己組
織的に生成する適応性を備えた新しい情報処理応用を可
能にする超電導論理素子ネットワークに関する。

【０００２】

【従来の技術】従来、超電導弱結合を用いたｒｆ-ＳＱ
ＵＩＤを用いた論理回路については、電気通信情報学会
技術研究報告（信学技報第７９巻２５２号第２３頁〜第
３０頁、１９７９、及び、信学技報第８０巻２４８号第
２１頁〜第２６頁、１９８０）に開示されている。

【０００３】この従来技術においては、ニオブ薄膜を加
工して得られるバリアブルシックネスブリッジを超電導
弱結合に用いてｒｆ-ＳＱＵＩＤを作製し、さらに、ｒ
ｆ-ＳＱＵＩＤを用いて実現されるＡＮＤ、ＯＲ論理回
路の動作特性が示されている。

【０００４】

【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。

【０００５】前記従来技術においては、ＡＮＤもしくは
ＯＲ論理動作を実行するために３個のｒｆ-ＳＱＵＩＤ
が必要である。ｒｆ-ＳＱＵＩＤを用いた素子、及び回
路では出力を検出するための素子（例えば、ＤＣ-ＳＱ
ＵＩＤ）が必要なのでこの論理ゲートを用いて集積化す
ることは困難であった。

【０００６】また、超電導接合としてバリアブルシック
ネスブリッジを用いているために接合の臨界電流の温度
依存性が大きく、安定な動作を得ることが非常に困難で
あるという問題点も明らかになった。

【０００７】本発明の目的は、超高速、低消費電力で、
かつ、単体素子で論理機能を実現する超電導論理素子を
提供することにある。

【０００８】本発明の他の目的は、超高速、低消費電力
で、かつ、単体素子で論理機能を実現する超電導論理素
子の組合せによって、並列処理を容易に可能にし、パタ
ーンを自己組織的に生成する適応性を備えた新しい情報
処理応用を可能にする超電導論理素子ネットワークを提
供することにある。

【０００９】本願の前記ならびにその他の目的及び新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、以
下のとおりである。

【００１１】（１）複数の信号の入力手段、前記信号の
強度を設定する手段、該信号の強度を設定した後、前記
複数の信号が入力されると自動的に前記信号を加算する
手段、及び加算した結果を出力する手段を有する超電導
素子と、前記超電導素子の出力を保持する手段及び前記
出力を一定の時間にわたり保持したのち前記超電導素子
に再び入力する手段を有するメモリ素子とを備えてなる
超電導論理素子である。

【００１２】（２）前記（１）の超電導論理素子におい
て、前記超電導論理素子を構成する超電導素子は、超電
導ループに１個の超電導接合と入力信号の強度が設定可
能である複数の入力手段を有する超電導単一接合量子干
渉計素子（以下、ｒｆ-ＳＱＵＩＤと称す）によって構
成されている。

【００１３】（３）前記（２）の超電導論理素子におい
て、前記超電導接合は、超電導体と常伝導体との２層膜
からなる平面型の超電導弱結合である。

【００１４】（４）前記（２）の超電導論理素子におい
て、前記超電導接合は、超電導体／絶縁体／超電導体の
３層構造を有するトンネル接合である。

【００１５】（５）前記（２）乃至（４）のうちいずれ
か１つの超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに近接して設けられている配線から
の磁束の印加によって実現し、前記入力信号の強度は、
配線と超電導ループの相互インダクタンスによって設定
可能に前記ｒｆ-ＳＱＵＩＤ及び配線が構成されてな
る。

【００１６】（６）前記（２）乃至（４）のうちいずれ
か１つの超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに接続された配線からの電流の注入
によって実現し、前記入力信号の強度は、配線の抵抗に
よって設定可能に前記ｒｆ-ＳＱＵＩＤ及び配線が構成
されてなる。

【００１７】（７）前記（２）乃至（４）のうちいずれ
か１つの超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに近接して設けられている配線から
の磁束の印加、及び前記ｒｆ-ＳＱＵＩＤに接続された
配線からの電流の注入の両者によって実現し、それぞれ
の入力信号の強度は、前記配線と超電導ループ間の相互
インダクタンス及び配線の抵抗によって設定可能に前記
ｒｆ-ＳＱＵＩＤ及び配線が構成されてなる。

【００１８】（８）前記（２）乃至（７）のうちいずれ
か１つの超電導論理素子において、前記ｒｆ-ＳＱＵＩ
Ｄの出力は、前記ｒｆ-ＳＱＵＩＤと磁気的に結合する
キャパシタとインダクタが並列に接続されたタンク回路
によって得られる。

【００１９】（９）前記（２）乃至（７）のうちいずれ
か１つの超電導論理素子において、前記ｒｆ-ＳＱＵＩ
Ｄの出力は、前記ｒｆ-ＳＱＵＩＤと磁気的に結合する
超電導ループに２つの超電導接合を含んで構成される超
電導量子干渉素子（以下、ＤＣ-ＳＱＵＩＤと称す）に
よって得られる。

【００２０】（１０）前記（１）乃至（９）のうちいず
れか１項に記載される超電導論理素子において、前記超
電導接合を構成する超電導体は鉛、鉛の合金、ニオブ、
ニオブ金属間化合物、酸化物超電導体のうちいずれか一
つの材料によって構成され、常伝導体は金、銀、銅、ア
ルミニウム、アルミニウム合金、半導体、半導体化合
物、酸化物常伝導体のうち少なくとも一つの材料によっ
て構成される。

【００２１】（１１）前記（１）乃至（１０）のうちい
ずれか１つの超電導論理素子を複数個用いて構成される
超電導論理素子ネットワークであって、該超電導論理素
子ネットワークを構成する超電導素子には他の超電導素
子、及び一定時間保持された他のメモリ素子からの出力
がそれぞれの強度を設定可能な結合手段によって入力さ
れるように構成されてなる。

【００２２】（１２）前記（１１）の超電導論理素子ネ
ットワークにおける超電導論理素子の超電導素子には、
隣接する超電導論理素子の超電導素子の出力と、隣接す
る超電導論理素子のメモリ素子及び前記超電導論理素子
自身のメモリ素子に一定時間保持された出力が、それぞ
れの強度を設定可能な結合手段によって入力されるよう
に構成されてなる。

【００２３】（１３）前記（１１）又は（１２）に記載
される超電導論理素子ネットワークにおいて、前記超電
導論理素子のメモリ素子は、超電導論理素子自身の超電
導素子の出力と、すべてのメモリ素子に共通してして入
力するクロック信号を加算した結果を、前記すべてのメ
モリ素子に共通して入力するクロック信号に同期して出
力し、前記超電導素子は、隣接する超電導論理素子の超
電導素子の出力と、前記超電導論理素子自身のメモリ素
子に一定時間保持された出力と、すべての超電導素子に
共通して入力するクロック信号を加算した結果を、前記
すべての超電導素子に共通して入力するクロック信号に
同期して出力するように、前記入力手段及び超電導素子
が構成されてなる。

【００２４】（１４）前記（１１）又は（１２）に記載
される超電導論理素子ネットワークにおいて、前記超電
導論理素子のメモリ素子は、隣接する超電導論理素子の
メモリ素子の出力と、前記超電導論理素子自身の超電導
素子に一定時間保持された出力と、すべてのメモリ素子
に共通して入力するクロック信号を加算した結果を、前
記すべての超電導素子に共通して入力するクロック信号
に同期して出力し、超電導論理素子の超電導素子は、隣
接する超電導論理素子の超電導素子の出力と、前記超電
導論理素子自身のメモリ素子に一定時間保持された出力
と、すべての超電導素子に共通して入力するクロック信
号を加算した結果を、前記すべての超電導素子に共通し
て入力するクロック信号に同期して出力するように、前
記入力手段及び超電導素子が構成されてなる。

【００２５】（１５）超電導体ループに１個の超電導接
合と入力手段を少なくとも２つ以上有する第１のｒｆ-
ＳＱＵＩＤと、該第１のｒｆ-ＳＱＵＩＤの状態を磁気
的結合によって保持する第２のｒｆ-ＳＱＵＩＤと、前
記第１のｒｆ-ＳＱＵＩＤに流れる電流の向きを検出す
る出力検出手段とを有する超電導論理素子ネットワーク
作製法において、少なくとも電子線直接描画法を用いた
超電導接合部の超電導薄膜の加工を行う工程を含む超電
導論理素子を少なくとも２つ以上用いて構成する超電導
論理素子ネットワーク作製法である。

【００２６】

【作用】前述の手段によれば、本発明の超電導論理素子
の基本構造は、複数の入力手段を備えたｒｆ-ＳＱＵＩ
Ｄと前記ｒｆ-ＳＱＵＩＤに流れる電流（ループ電流）
の向きを出力として検出する手段とによって構成されて
おり、この超電導論理素子を構成するｒｆ-ＳＱＵＩＤ
においては、ループインダクタンスが磁束量子で規格化
した単位でおよそ１.５〜２.０となるように電極幅、ル
ープの径の寸法及び超電導接合の臨界電流を設計する。
規格化したループインダクタンスの値が１以上の場合に
は、外部磁束（φｅ）に対するループ内の磁束（φ）の
関係（φ-φｅ特性）にヒステリシスが生じる。バイア
ス点をヒステリシスの中心に設定すると安定に存在する
状態を２つ定めることができ、これら２つの状態を論理
値”０”、”１”に対応させる。ｒｆ-ＳＱＵＩＤ固有
のしきい論理を用いると、素子単体でＡＮＤもしくはＯ
Ｒ論理を実行することができる。しかも、これらの論理
機能は同一素子においてバイアス条件を制御することに
よって切り替えることが可能である。

【００２７】２つのｒｆ-ＳＱＵＩＤを近接して配置す
ると、ｒｆ-ＳＱＵＩＤの状態が磁気的に結合し相互作
用する。ｒｆ-ＳＱＵＩＤを直線的に並べると、ｒｆ-Ｓ
ＱＵＩＤの状態の組合せ（初期状態）に対して単純な論
理機能を並列的に実行する超電導論理素子ネットワーク
を構成することが可能となる。この全体の状態の更新は
ネットワークを構成する各ｒｆ-ＳＱＵＩＤに共通のク
ロック信号を入力することによって実現できる。

【００２８】また、ｒｆ-ＳＱＵＩＤのφ-φｅ特性には
ヒステリシスがあるので、これを用いて状態を保持（メ
モリ）することができる。したがって前述した基本構造
に第１のｒｆ-ＳＱＵＩＤ（論理セル）の状態を保持す
るための第２のｒｆ-ＳＱＵＩＤ（メモリセル）を付け
加えた構造にすると、論理セルの論理機能は直流バイア
スとメモリセルの状態によって定まる。この構造を基本
にしてメモリセル間には磁気的結合が生じないようにネ
ットワークを構成する。

【００２９】また、メモリセルの状態更新を論理セルと
は別のクロック信号によって行なうと、メモリセルに論
理セルの状態が複写される。したがって、論理セルは、
当該論理セル自身の状態によって定まる論理機能に応じ
て更新される。この超電導論理素子ネットワークは、メ
モリセルと論理セルの初期条件に依存していろいろな状
態を遷移していくつかの異なる終状態に収束する。

【００３０】さらに、メモリセルの間にも論理セルと同
様に磁気的結合が生じるようにネットワークを構成する
ことも可能である。この場合メモリセルの状態は、論理
セルと同様に更新される。このため論理セルはいくつか
の中間状態を遷移して終状態に到る。

【００３１】これらのネットワークの動作は、論理値の
組合せによる初期パターンに対して局所的に定められる
論理機能を更新しながら並列的に論理機能を実行し、出
力パターンを自己組織的に生成する。これにより、本発
明による超電導論理素子ネットワークの動作を用いて、
適応性を備えた新しい情報処理応用を実現することが可
能である。

【００３２】

【実施例】以下、図面を参照して本発明について実施例
とともに詳細に説明する。

【００３３】なお、実施例を説明する全図において、同
一機能を有するものと同一符号を付けその繰り返しの説
明は省略する。

【００３４】（実施例１）図１は本発明の一実施例（実
施例１）による超電導論理素子の概略構成を示す上から
見た平面図、図２は図１におけるＡ-Ａ’線で切った断
面図、図３は図１におけるＢ-Ｂ’線で切った断面図、
図４は本実施例１による超電導素子の構成及び動作を説
明するための摸式図、図５は本実施例１による超電導素
子の外部磁束に対する内部磁束の特性を示す図である。

【００３５】図１乃至図４において、１００はシリコン
基板、１０１は二酸化シリコン膜（層）、２００は常伝
導体膜（層）、２１０はｒｆ-ＳＱＵＩＤ、２１１は超
電導体膜からなるｒｆ-ＳＱＵＩＤ２１０の超電導ルー
プを形成した時の中央部の穴、２１２はｒｆ-ＳＱＵＩ
Ｄ２１０の超電導接合、２２０は超電導量子干渉素子
（ＤＣ-ＳＱＵＩＤ）、２２１は超電導体膜からなるＤ
Ｃ-ＳＱＵＩＤ２２０の超電導ループを形成するための
中央部に設けられた穴、２２２はＤＣ-ＳＱＵＩＤ２２
０の超電導接合、２２３はｒｆ-ＳＱＵＩＤ２１０に流
れる電流を検出するためのバイアス線、２３０,２３１,
２３２,２３３は入力配線（入力手段）、３００は超電
導体膜（層）、３０１は超電導電極である。

【００３６】本実施例１における超電導論理素子は、図
１及び図４に示すように、複数の入力手段を備えたｒｆ
-ＳＱＵＩＤ２１０及びこのｒｆ-ＳＱＵＩＤ２１０に流
れる電流の向きを検出するＤＣ-ＳＱＵＩＤ２２０によ
って構成される。

【００３７】前記ｒｆ-ＳＱＵＩＤ２１０は、ｒｆ-ＳＱ
ＵＩＤ２１０の超電導ループに１個の超電導接合２１２
と、入力信号の強度が設定可能である複数の入力配線
（入力手段）２３１,２３２,２３３とで構成される。

【００３８】前記ＤＣ-ＳＱＵＩＤ２２０は、ＤＣ-ＳＱ
ＵＩＤ２２０の超電導ループに２個の超電導接合２２
２、ｒｆ-ＳＱＵＩＤ２１０に流れる電流を検出するた
めのバイアス線２２３、及び入力信号の強度が設定可能
である入力配線（入力手段）２３０で構成される。

【００３９】前記ｒｆ-ＳＱＵＩＤ２１０及びＤＣ-ＳＱ
ＵＩＤ２２０は、図２及び図３に示すように、シリコン
基板１００の上に二酸化シリコン膜１０１を形成し、そ
の二酸化シリコン膜１０１の上に常伝導体膜（層）２０
０を形成し、その常伝導体膜（層）２００の上に超電導
体膜３００からなるｒｆ-ＳＱＵＩＤ２１０及びＤＣ-Ｓ
ＱＵＩＤ２２０の超電導ループをそれぞれ形成した構造
である。

【００４０】そして、前記ｒｆ-ＳＱＵＩＤ２１０の超
電導ループには、１個の超電導接合２１２を形成し、Ｄ
Ｃ-ＳＱＵＩＤ２２０の超電導ループには２個の超電導
接合２２２を形成した構造である。これらのｒｆ-ＳＱ
ＵＩＤ２１０及びＤＣ-ＳＱＵＩＤ２２０において、超
電導体３００と常伝導体２００との２層膜からなる平面
型の超電導弱結合である。なお、前記超電導接合２１２
及び２２２は、超電導体／絶縁体／超電導体の３層構造
を有するトンネル接合であってもよい。

【００４１】入力手段は、前記ｒｆ-ＳＱＵＩＤ２１０
に近接して設けられている入力配線２３１，２３２，２
３３とｒｆ-ＳＱＵＩＤ２１０の超電導ループの相互イ
ンダクタンスによって設定可能に前記ｒｆ-ＳＱＵＩＤ
２１０及び入力配線２３１，２３２，２３３が構成され
る。つまり、前記入力手段は、前記ｒｆ-ＳＱＵＩＤ２
１０に接続された入力配線２３１，２３２，２３３から
の電流の注入によって実現し、前記入力信号の強度は、
入力配線２３１，２３２，２３３の抵抗によって設定可
能に前記ｒｆ-ＳＱＵＩＤ２１０及び入力配線２３１，
２３２，２３３が構成される。

【００４２】そして、前記入力手段は、前記ｒｆ-ＳＱ
ＵＩＤに近接して設けられている入力配線２３１，２３
２，２３３からの磁束の印加、及び前記ｒｆ-ＳＱＵＩ
Ｄ２１０に接続された配線からの電流の注入の両者によ
って実現し、それぞれの入力信号の強度は、前記入力配
線２３１，２３２，２３３とｒｆ-ＳＱＵＩＤ２１０の
超電導ループ間の相互インダクタンス及び入力配線２３
１，２３２，２３３の抵抗によって設定される。

【００４３】前記ｒｆ-ＳＱＵＩＤ２１０の出力は、前
記ｒｆ-ＳＱＵＩＤ２１０と磁気的に結合するキャパシ
タとインダクタが並列に接続されたタンク回路によって
得られる。

【００４４】前記ｒｆ-ＳＱＵＩＤ２１０の出力は、前
記ｒｆ-ＳＱＵＩＤ２１０と磁気的に結合するＤＣ-ＳＱ
ＵＩＤ２２０の超電導ループに２つの超電導接合２２２
を含んで構成される超電導量子干渉素子（ＤＣ-ＳＱＵ
ＩＤ）によって得られる。

【００４５】前記超電導接合２２２を構成する超電導体
膜３００は、鉛、鉛の合金、ニオブ、ニオブ金属間化合
物、Ｙ_1-xＣａ_xＢａ₂Ｃｕ₃Ｏ₇，Ｙ_1-xＣａ_xＢａ_1-yＳｒ
_yＣｕ₄Ｏ₈等の酸化物超電導体のうちいずれか一つの材
料によって構成され、常伝導体膜２００は金、銀、銅、
アルミニウム、アルミニウム合金、半導体、半導体化合
物、酸化物常伝導体のうち少なくとも一つの材料によっ
て構成される。

【００４６】次に、本実施例１の超電導論理素子の作製
方法について説明する。

【００４７】図２及び図３に示すように、シリコン単結
晶（Ｓｉ）よりなる基板１００の表面に熱酸化法によっ
て厚さ約２０ｎｍの二酸化シリコン（ＳｉＯ₂）膜
（層）１０１を形成した。次に、高真空中で分子ビーム
法によってＡｌよりなる厚さ５０ｎｍの薄膜（常伝導体
層）２００を形成した後、同様の高真空中で分子ビーム
法により超電導体のＮｂよりなる厚さ１００ｎｍの超電
導体膜（層）３００を形成した。以上の工程で常伝導体
層２００であるＡｌ膜（層）と超電導体膜（層）３００
であるＮｂの層は大気中に取り出すことなく連続して形
成した。

【００４８】常伝導体膜（層）２００と超電導体膜
（層）３００よりなる２層膜を電子線直接描画法により
形成したレジストパターンをマスクとして、反応性イオ
ンエッチング法によって加工し、さらに、下層膜である
Ａｌを化学エッチングによって取り除き正方形のループ
形状に１個の平面型の超電導弱結合を備えたｒｆ-ＳＱ
ＵＩＤ２１０と、これに近接して同じく正方形のループ
形状に２個の平面型超電導弱結合を備えたＤＣ-ＳＱＵ
ＩＤ２２０、及び前記ｒｆ-ＳＱＵＩＤ２１０に外部磁
束を入力する複数の入力配線２３１〜２３３が作製され
る。

【００４９】次に、本実施例１の超電導素子の寸法の一
例を示す。図１及び図３に示したｒｆ-ＳＱＵＩＤ２１
０及びＤＣ-ＳＱＵＩＤ２２０の超電導電極３０１（図
２）の幅は３μｍであり、また、ｒｆ-ＳＱＵＩＤ２１
０及びＤＣ-ＳＱＵＩＤ２２０の超電導ループを形成す
る正方形の一辺の長さは１０μｍである。

【００５０】また、超電導電極３０１が常伝導体膜
（層）２００を介して対向する電極間隔は０.２μｍで
ある。この寸法は一例であってこれに限るものではな
い。推奨される寸法は、各超電導電極３０１の幅の寸法
が０.１〜１０μｍであり、超電導弱結合の電極間隔は
０.０１〜１μｍである。より望ましい寸法は、各超電
導電極の幅の寸法が１〜５μｍであり、超電導弱結合の
電極間隔は０.１〜０.２μｍである。

【００５１】さらに、推奨される超電導層の膜厚は０.
００１〜１０μｍであり、常伝導層の膜厚は０.００１
〜５μｍである。より望ましい膜厚は、超電導層が０.
０１〜０.５μｍであり、常伝導層が０.００１〜０.５
μｍである。

【００５２】図５は本実施例の超電導論理素子を構成す
るｒｆ-ＳＱＵＩＤ２１０のφ-φｅ特性であり、φｅは
外部磁束、φはループ内の磁束、πはヒステリスが生じ
ている外部磁束φｅの領域の中心（φｅ＝π）である。

【００５３】ループ内の磁束φは、規格化された超電導
ループのインダクタンスをλとすると、φ＝φｅ−λsi
nφで表わされる。

【００５４】ここで、外部磁束φｅ及びループ内の磁束
φの量は、それぞれ磁束量子Φ₀＝ｈ／２ｅで規格化し
ており、実際の磁束Φとはφ＝２π（Φ／Φ₀）という
関係で結ばれている。ここで、ｈはプランク定数、ｅは
素電荷である。

【００５５】規格化された超電導ループのインダクタン
スλは、実際の超電導ループのインダクタンスＬと超電
導ループの臨界電流Ｉcとによって、λ＝２π（ＬＩc／
Φ₀）と規格化されている。この規格化された超電導ル
ープのインダクタンスλが１より大きくなると、図５に
示したようなヒステリシスがφ-φｅ特性に生じる。ま
た、λが増加すると、下方のブランチから上方のブラン
チに遷移するしきい値φ_thも大きくなる。

【００５６】図５に示すφ-φｅ特性に基づいてｒｆ-Ｓ
ＱＵＩＤ２１０の状態と論理値との対応を定める。下方
ブランチにおいて特性曲線の中心から点Ａ-Ｏの区間に
ある状態を論理値”０”とする。上方ブランチにおける
同様の区間にある状態を論理値”１”とする。これらの
状態においては、ｒｆ-ＳＱＵＩＤに流れる電流は、大
きさが超電導弱結合の臨界電流にほぼ等しく、ｒｆ-Ｓ
ＱＵＩＤ２１０及びＤＣ-ＳＱＵＩＤ２２０の超電導ル
ープを流れる向きが逆である。ｒｆ-ＳＱＵＩＤの状態
は、外部磁束の値がしきい値を超えるとｒｆ-ＳＱＵＩ
Ｄ２１０及びＤＣ-ＳＱＵＩＤ２２０の超電導ループに
流れる電流の向きが逆転し、下方のブランチから上方の
ブランチへと遷移する。すなわち、論理値”０”から論
理値”１”へスイッチする。

【００５７】前述したしきい値特性により単体のｒｆ-
ＳＱＵＩＤ２１０を用いて以下のような論理機能動作を
実行することができる。図４に示したｒｆ-ＳＱＵＩＤ
２１０の一つの入力配線（入力手段）２３１を直流バイ
アスに用いて図５に示した点（Ａ）にバイアス点を設定
する。この状態では入力信号が２つとも論理値”１”を
採るときに状態遷移が生じる。

【００５８】従って、このバイアス点の時にはｒｆ-Ｓ
ＱＵＩＤ２１０は、入力配線２３２及び２３３から入力
される信号に対してＡＮＤ論理を実行する論理ゲートと
なる。

【００５９】次に、バイアス点を図５に示した点（Ｏ）
に設定する。この状態では２つの入力信号のいずれかが
論理値”１”を採ったときに状態遷移が生じる。従っ
て、このバイアス点のときには、ｒｆ-ＳＱＵＩＤ２１
０は、入力配線２３２、２３３から入力される信号に対
してＯＲ論理を実行する論理ゲートとなる。図６に本実
施例１の超電導論理素子の動作例のタイムチャートを示
す。

【００６０】本実施例１の超電導論理素子のしきい論理
による状態の遷移は、直流バイアス、入力配線２３２、
２３３から入力される信号、及びクロック信号の和がし
きい値を超えた場合に生じるように設計されている。こ
のように、φ-φｅ特性におけるしきい論理を用い、バ
イアス点を制御して素子単体でＡＮＤ，ＯＲいずれの機
能も実行する論理機能素子をｒｆ-ＳＱＵＩＤ２１０を
用いて実現可能である。

【００６１】（実施例２）図７は本発明の他の実施例
（実施例２）による超電導素子ネットワークの概略構成
を示す摸式図である。本実施例２の超電導素子ネットワ
ークの作製工程及び使用材料は、前記実施例１と同様で
ある。ただし、本実施例２においては、論理機能を実行
するｒｆ-ＳＱＵＩＤ２１０と電流の向きを出力として
検出するＤＣ-ＳＱＵＩＤ２２０によって構成される基
本セルが３個形成されている点が異なっている。

【００６２】各基本セルを構成するｒｆ-ＳＱＵＩＤ２
１０は、磁気的に結合している（磁気的結合は図中にお
いて太い点線で示す。以下の図においても同様）。

【００６３】本実施例２においては、ネットワークの両
端のｒｆ-ＳＱＵＩＤに入力配線２３１、２３３から固
定した信号が入力できる。また、入力配線２３４からは
各ｒｆ-ＳＱＵＩＤに共通のクロック信号が入力され、
この信号の入力により状態が更新される。

【００６４】各セルには直流バイアス及び状態を制御す
る入力手段２３２が設けられている。従って、前記実施
例１で示したように、各セルはＡＮＤもしくはＯＲの論
理機能を実行するように制御することが可能である。従
って、ネットワーク全体に対するＡＮＤもしくはＯＲの
論理機能の割り当て方は８通りある。また、各セルの初
期状態の割り当て方も８通りある。各セルの論理値の組
合せによって定まるネットワークの状態を（０１１）な
どのように表し、同様に論理機能の割り当て方について
も、ＡＮＤ論理を”０”、ＯＲ論理を”１”で表すこと
にする。このようにして定められる６４通りの初期状態
に対する１回のクロック信号の入力によるネットワーク
の更新の出力結果を表１にまとめる。これらの動作結果
はすべて入力配線２３１からの入力は０として得られ
る。

【００６５】

【表１】

【００６６】表１の左端の列にはネットワークの初期状
態を、最上段には各セルに対する論理機能の割り当て方
を表す。出力の表し方もネットワークの状態と同様であ
るが、３つのセルが全て”０”もしくは”１”をとる場
合には大文字の”０”もしくは”１”で表している。

【００６７】表１から、このネットワークの状態遷移の
過程（状態周期）をまとめることができる。例として３
つのセルに対して論理機能をＯＲ，ＡＮＤ，ＡＮＤ（１
００）と割り当てた場合と、同様にＯＲ，ＯＲ，ＡＮＤ
（１１０）と割り当てた場合について状態周期を表２お
よび表３に示す。論理機能の割り当てが（１００）の場
合には終状態はすべて（０００）となる。一方、論理機
能が（１１０）の場合には（０００）のほかに（１１
０）となる終状態が存在する。

【００６８】

【表２】

【００６９】

【表３】

【００７０】表１にまとめた動作のすべては図７に示し
た本実施例２の超電導素子ネットワークによって実現で
きる。

【００７１】（実施例３）図８は本発明の他の実施例
（実施例３）による超電導素子ネットワークの摸式図で
ある。本実施例３の超電導素子ネットワークの作製工程
及び使用材料は、前記実施例１と同様である。ただし、
本実施例３においては、論理機能を実行するｒｆ-ＳＱ
ＵＩＤと電流の向きを出力として検出するＤＣ-ＳＱＵ
ＩＤとによって構成される基本セルが９個形成されてい
る点が異なっている。また、入力配線２３４からは各ｒ
ｆ-ＳＱＵＩＤに共通のクロック信号が入力され、この
信号の入力により状態が更新される。

【００７２】表１に示した論理機能の特殊な場合を応用
すると、本実施例３の超電導素子ネットワークにおいて
以下のような動作を実行することが可能である。すべて
の論理機能をＯＲに、また、すべてのｒｆ-ＳＱＵＩＤ
の状態を”０”に設定する。そして、入力配線２３３か
らの論理値”１”を入力する。この初期条件のもとでク
ロック信号を入力すると、１回の状態更新ごとに右端の
論理値”１”が左方に伝搬する。この動作を図９に示
す。

【００７３】さらに、複雑なネットワーク動作も可能で
ある。論理機能（１１１１１１１１１）、ネットワーク
の初期状態（０００００００００）とした動作例を図９
に示し、論理機能（１０１１１０１０１）、ネットワー
クの初期状態（１０００１００１０）とした動作例を図
１０に示す。

【００７４】ＯＲ論理を実行するセルが左から３〜５番
目のセルに連続して設定されているため、先に示した動
作例と類似した、論理値”１”が伝搬していくふるまい
が部分的に生じる。

【００７５】（実施例４）図１１は本発明の他の実施例
（実施例４）による超電導素子ネットワークの摸式図で
ある。本実施例４の超電導素子ネットワークの作製工程
及び使用材料は、前記実施例１と同様である。ただし、
本実施例４においては、ネットワークを構成する基本セ
ルの構造が異なっている。基本セルは論理機能を実行す
る第１のｒｆ-ＳＱＵＩＤ（論理セル）２１０に加え
て、論理セルの状態を保持する第２のｒｆ-ＳＱＵＩＤ
（メモリセル）２１１を含んで構成される。

【００７６】また、本実施例４における超電導素子ネッ
トワークは、隣接する論理セルの状態が磁気的に結合し
相互作用するように配置された９個の基本セルによって
構成する。さらに、入力配線２３４、２３５からはそれ
ぞれ論理セル、メモリセルを構成するｒｆ-ＳＱＵＩＤ
に２相のクロック信号が入力され、この信号の入力によ
り状態が更新される。

【００７７】本実施例４の超電導素子のようにメモリセ
ルを付加した構造にすると、論理セルの論理機能は直流
バイアスとメモリセルの状態によって定まる。すなわ
ち、メモリセルの論理値が””１”ならば磁気的に結合
した論理セルはＯＲ論理、メモリセルの論理値が”０”
ならば磁気的に結合した論理セルはＡＮＤ論理となる。
このように論理セルはメモリセルの状態によって規定さ
れる論理機能で、隣接する論理セルの状態を入力として
更新される。ネットワーク全体は論理セル間にのみ相互
作用が生じ、メモリセル間には磁気的結合が生じないよ
うに構成されている。論理セル及びメモリセルは２相の
クロック信号によって状態更新される。

【００７８】このようにして論理セル、メモリセルに適
当な初期状態を設定して動作させると、まず、第１のク
ロック信号の入力で、メモリセルの状態によって定めら
れるＡＮＤもしくはＯＲ論理機能によって論理セルの状
態が更新され、第２のクロック信号の入力によりメモリ
セルに論理セルの状態が複写される。したがって、論理
セルは更新された自身の状態により定まる論理機能に応
じて更新される。本実施例４の超電導素子ネットワーク
は、メモリセルと論理セルの初期状態に依存していくつ
かの異なる終状態に収束する。

【００７９】本実施例４の超電導素子ネットワークの動
作例を表４に示す。メモリセルの初期状態は（１０１１
１０１０１）、論理セルの初期状態は（１０００１００
１０）とする。表４には上述したクロック信号の入力に
よる、論理セルの状態更新、メモリセルへの論理セ
ルの状態の複写、メモリセルの更新が示されている。

【００８０】

【表４】

【００８１】（実施例５）図１２は本発明の他の実施例
（実施例５）による超電導素子ネットワークの摸式図で
ある。本実施例５の超電導素子ネットワークの作製工程
及び使用材料は、前記実施例１と同様である。ただし、
本実施例５においては、ネットワークを構成する基本セ
ルの構造が異なっている。基本セルは論理機能を実行す
る第１のｒｆ-ＳＱＵＩＤ（論理セル）２１０に加え
て、論理セルの状態を保持する第２のｒｆ-ＳＱＵＩＤ
（メモリセル）２１１を含んで構成される。また、本実
施例５における超電導素子ネットワークは、隣接する論
理セル間及びメモリセル間、両者の状態が磁気的に結合
し相互作用するように配置された９個の基本セルによっ
て構成する。さらに、入力配線２３４、２３５からはそ
れぞれ論理セル、メモリセルを構成するｒｆ-ＳＱＵＩ
Ｄに２相のクロック信号が入力され、この信号の入力に
より状態が更新される。

【００８２】本実施例５の超電導素子は、先に示した実
施例４と同様にメモリセルを備えた構造であるので、論
理セルの論理機能は直流バイアスとメモリセルの状態に
よって定まる。さらに、本実施例５における超電導素子
ネットワークにおいては、論理セル間及びメモリセル間
に磁気的結合による相互作用があるため、メモリセルは
論理セルの状態によって規定される論理機能で、隣接す
るメモリセルの状態を入力として更新される。ネットワ
ーク全体の状態の更新は、前記実施例４と同様に２相の
クロック信号によって実行される。

【００８３】このようにして論理セル、メモリセルに適
当な初期状態を設定して動作させると、まず、第１相の
クロック信号の入力で、メモリセルの状態によって定め
られる論理機能によって論理セルの状態が更新され、第
２相のクロック信号の入力により論理セルの状態によっ
て定められる論理機能によってメモリセルの状態が更新
される。したがって、論理セル、メモリセル両者は、相
互の状態により定まる論理機能に応じて更新される。本
実施例５の超電導素子ネットワークはメモリセルと論理
セルの初期状態に依存していくつかの異なる終状態に収
束する。

【００８４】本実施例の超電導素子ネットワークの動作
例を表５に示す。メモリセルの初期状態は（１０１１１
０１０１）、論理セルの初期状態は（１０００１０００
１）とする。表５には上述したクロック信号のクロック
１の入力による「論理セルの状態更新」の結果、クロッ
ク信号のクロック２の入力による「メモリセルの状態更
新」の結果、クロック信号の次のクロック１の入力によ
る「更新されたメモリセルの状態により規定された論理
セルの状態更新」の結果が示されている。

【００８５】

【表５】

【００８６】以上の説明からわかるように、前記実施例
１〜５によれば、ｒｆ-ＳＱＵＩＤのしきい論理を用い
ることにより単体でＡＮＤ，ＯＲ論理を実現する論理素
子を構成することが可能である。さらに、ｒｆ-ＳＱＵ
ＩＤを用いてネットワークを構成した場合には、初期状
態において連続して論理値１をとるセルがないにもかか
わらず、終状態においては、論理値１をとるセルが連続
するクラスターが形成される。特に前記実施例３〜５に
おける超電導素子ネットワークの動作は、論理値の組合
せによるランダムなパターンから自己組織的に秩序的な
パターンを生成する動作である。他の初期状態の場合に
も、すべてが０もしくは１になる場合のほかに、上で示
したような０もしくは１が連なるクラスター構造を示
す。本発明の超電導素子ネットワーク動作を基本動作と
すれば、制御可能（プログラマブル）な論理機能の組合
せにより自己組織的にパターン生成を並列的に行なうこ
とが可能である情報処理系の構築が可能となる。

【００８７】前記実施例１〜５において示された超電導
素子による論理動作は、本発明による超電導素子を液体
ヘリウム中において冷却することによって得られる。

【００８８】前記実施例２〜５においては、基本セルの
個数が３〜９個の場合のみ示したが、さらに、多数のセ
ルからなるネットワークを構成することによりより大規
模なパターンを生成する超電導素子ネットワークが実現
可能であることは言うまでもない。

【００８９】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更し得
ることはいうまでもない。

【００９０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。

【００９１】（１）入力手段を少なくとも２つ以上有す
るｒｆ-ＳＱＵＩＤを形成し、ｒｆ-ＳＱＵＩＤに固有の
しきい論理を用いることによって素子単体でＡＮＤもし
くはＯＲ論理を実現することができる。

【００９２】（２）前記（１）の超電導論理素子を用い
てネットワークを構成すると、論理値の組合せによるラ
ンダムなパターンから自己組織的に秩序的なパターンを
生成する動作が可能である。

【００９３】（３）本発明の超電導素子ネットワーク動
作を基本動作とすれば、制御可能（プログラマブル）な
論理機能の組合せにより自己組織的かつ並列的にパター
ン生成を行なうことが可能である情報処理系の構築が可
能となる。

【００９４】（４）本発明による超電導素子の特徴を活
かすと、集積性に優れた超高速、低消費電力の超電導素
子及び超電導情報処理ユニットを実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）による超電導論
理素子の概略構成を示す上から見た平面図である。

【図２】図１におけるＡ-Ａ’線で切った断面図であ
る。

【図３】図１におけるＢ-Ｂ’線で切った断面図であ
る。

【図４】本実施例１による超電導素子の構成及び動作を
説明するための摸式図である。

【図５】本実施例１による超電導素子の構成及び動作を
説明するための摸式図である。

【図６】本実施例１の超電導論理素子の動作例のタイム
チャートである。

【図７】本発明の実施例２による超電導素子ネットワー
クの構成を示す摸式図である。

【図８】本発明の実施例３による超電導素子ネットワー
クの構成を示す摸式図である。

【図９】本実施例３による超電導素子ネットワークの動
作図である。

【図１０】本実施例３による超電導素子ネットワークの
動作図である。

【図１１】本発明の実施例４による超電導素子ネットワ
ークの構成を示す摸式図である。

【図１２】本発明の実施例５による超電導素子ネットワ
ークの構成を示す摸式図である。

【符号の説明】

１０…入力信号、１１…出力信号（ＡＮＤ動作）、１２
…出力信号（ＯＲ動作）、１００…シリコン基板、１０
１…二酸化シリコン膜、２００…常伝導体膜、２１０…
ｒｆ-ＳＱＵＩＤ、２１１…超電導体膜からなるｒｆ-Ｓ
ＱＵＩＤ２１０の超電導ループを形成した時の中央部の
穴、２１２…ｒｆ-ＳＱＵＩＤ２１０の超電導接合、２
２０…ＤＣ-ＳＱＵＩＤ、、２２１…超電導体膜からな
るＤＣ-ＳＱＵＩＤ２２０の超電導ループを形成するた
めの中央部に設けられた穴、２２２…ＤＣ-ＳＱＵＩＤ
２２０の超電導接合、２２３…ｒｆ-ＳＱＵＩＤ２１０
に流れる電流を検出するためのバイアス線、２３０，２
３１，２３２，２３３，２３４，２３５…入力配線、３
００…超電導体膜、３０１…超電導電極。

Claims

【特許請求の範囲】

【請求項１】複数の信号の入力手段、前記信号の強度
を設定する手段、該信号の強度を設定した後、前記複数
の信号が入力されると自動的に前記信号を加算する手
段、及び加算した結果を出力する手段を有する超電導素
子と、前記超電導素子の出力を保持する手段及び前記出
力を一定の時間にわたり保持したのち前記超電導素子に
再び入力する手段を有するメモリ素子とを備えてなるこ
とを特徴とする超電導論理素子。
【請求項２】請求項１に記載される超電導論理素子に
おいて、前記超電導論理素子を構成する超電導素子は、
超電導ループに１個の超電導接合と入力信号の強度が設
定可能である複数の入力手段を有する超電導単一接合量
子干渉計素子（以下、ｒｆ-ＳＱＵＩＤと称す）によっ
て構成されることを特徴とする超電導論理素子。
【請求項３】請求項２に記載される超電導論理素子に
おいて、前記超電導接合は、超電導体と常伝導体との２
層膜からなる平面型の超電導弱結合であることを特徴と
する超電導論理素子。
【請求項４】請求項２に記載される超電導論理素子に
おいて、前記超電導接合は、超電導体／絶縁体／超電導
体の３層構造を有するトンネル接合であることを特徴と
する超電導論理素子。
【請求項５】請求項２乃至４のうちいずれか１項に記
載される超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに近接して設けられている配線から
の磁束の印加によって実現し、前記入力信号の強度は、
配線と超電導ループの相互インダクタンスによって設定
可能に前記ｒｆ-ＳＱＵＩＤ及び配線が構成されてなる
ことを特徴とする超電導論理素子。
【請求項６】請求項２乃至４のうちいずれか１項に記
載される超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに接続された配線からの電流の注入
によって実現し、前記入力信号の強度は、配線の抵抗に
よって設定可能に前記ｒｆ-ＳＱＵＩＤ及び配線が構成
されてなることを特徴とする超電導論理素子。
【請求項７】請求項２乃至４のうちいずれか１項に記
載される超電導論理素子において、前記入力手段は、前
記ｒｆ-ＳＱＵＩＤに近接して設けられている配線から
の磁束の印加、及び前記ｒｆ-ＳＱＵＩＤに接続された
配線からの電流の注入の両者によって実現し、それぞれ
の入力信号の強度は、前記配線と超電導ループ間の相互
インダクタンス及び配線の抵抗によって設定可能に前記
ｒｆ-ＳＱＵＩＤ及び配線が構成されてなることを特徴
とする超電導論理素子。
【請求項８】請求項２乃至７のうちいずれか１項に記
載される超電導論理素子において、前記ｒｆ-ＳＱＵＩ
Ｄの出力は、前記ｒｆ-ＳＱＵＩＤと磁気的に結合する
キャパシタとインダクタが並列に接続されたタンク回路
によって得られることを特徴とする超電導論理素子。
【請求項９】請求項２乃至７のうちいずれか１項に記
載される超電導論理素子において、前記ｒｆ-ＳＱＵＩ
Ｄの出力は、前記ｒｆ-ＳＱＵＩＤと磁気的に結合する
超電導ループに２つの超電導接合を含んで構成される超
電導量子干渉素子（以下、ＤＣ-ＳＱＵＩＤと称す）に
よって得られることを特徴とする超電導論理素子。
【請求項１０】請求項１乃至９のうちいずれか１項に
記載される超電導論理素子において、前記超電導接合を
構成する超電導体は鉛、鉛の合金、ニオブ、ニオブ金属
間化合物、酸化物超電導体のうちいずれか一つの材料に
よって構成され、常伝導体は金、銀、銅、アルミニウ
ム、アルミニウム合金、半導体、半導体化合物、酸化物
常伝導体のうち少なくとも一つの材料によって構成され
ることを特徴とする超電導論理素子。
【請求項１１】請求項１乃至１０のうちいずれか１項
に記載される超電導論理素子を複数個用いて構成される
超電導論理素子ネットワークであって、該超電導論理素
子ネットワークを構成する超電導素子には他の超電導素
子、及び一定時間保持された他のメモリ素子からの出力
がそれぞれの強度を設定可能な結合手段によって入力さ
れるように構成されてなることを特徴とする超電導論理
素子ネットワーク。
【請求項１２】請求項１１に記載される超電導論理素
子ネットワークにおける超電導論理素子の超電導素子に
は隣接する超電導論理素子の超電導素子の出力と、隣接
する超電導論理素子のメモリ素子及び前記超電導論理素
子自身のメモリ素子に一定時間保持された出力が、それ
ぞれの強度を設定可能な結合手段によって入力されるよ
うに構成されてなることを特徴とする超電導論理素子ネ
ットワーク。
【請求項１３】請求項１１又は１２に記載される超電
導論理素子ネットワークにおいて、前記超電導論理素子
のメモリ素子は、超電導論理素子自身の超電導素子の出
力と、すべてのメモリ素子に共通してして入力するクロ
ック信号を加算した結果を、前記すべてのメモリ素子に
共通して入力するクロック信号に同期して出力し、前記
超電導素子は、隣接する超電導論理素子の超電導素子の
出力と、前記超電導論理素子自身のメモリ素子に一定時
間保持された出力と、すべての超電導素子に共通して入
力するクロック信号を加算した結果を、前記すべての超
電導素子に共通して入力するクロック信号に同期して出
力するように、前記入力手段及び超電導素子が構成され
てなることを特徴とする超電導論理素子ネットワーク。
【請求項１４】請求項１０又は１２に記載される超電
導論理素子ネットワークにおいて、前記超電導論理素子
のメモリ素子は、隣接する超電導論理素子のメモリ素子
の出力と、前記超電導論理素子自身の超電導素子に一定
時間保持された出力と、すべてのメモリ素子に共通して
入力するクロック信号を加算した結果を、前記すべての
超電導素子に共通して入力するクロック信号に同期して
出力し、超電導論理素子の超電導素子は、隣接する超電
導論理素子の超電導素子の出力と、前記超電導論理素子
自身のメモリ素子に一定時間保持された出力と、すべて
の超電導素子に共通して入力するクロック信号を加算し
た結果を、前記すべての超電導素子に共通して入力する
クロック信号に同期して出力するように、前記入力手段
及び超電導素子が構成されてなることを特徴とする超電
導論理素子ネットワーク。
【請求項１５】超電導体ループに１個の超電導接合と
入力手段を少なくとも２つ以上有する第１のｒｆ-ＳＱ
ＵＩＤと、該第１のｒｆ-ＳＱＵＩＤの状態を磁気的結
合によって保持する第２のｒｆ-ＳＱＵＩＤと、前記第
１のｒｆ-ＳＱＵＩＤに流れる電流の向きを検出する出
力検出手段とを有する超電導論理素子ネットワーク作製
法において、少なくとも電子線直接描画法を用いた超電
導接合部の超電導薄膜の加工を行う工程を含む超電導論
理素子を少なくとも２つ以上用いて構成することを特徴
とする超電導論理素子ネットワーク作製法。