JPS5823391A

JPS5823391A - ジヨセフソンメモリ装置

Info

Publication number: JPS5823391A
Application number: JP56122095A
Authority: JP
Inventors: Hiroshi Sugawara; 宏菅原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-08-03
Filing date: 1981-08-03
Publication date: 1983-02-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はジョセフソン島速メモリ装置に関するもので
ある。

ジョセフソン素子はその超高速性と低消費電力性とによ
シ、超高速電子計算機用デジタル回路素子として期待さ
れている。そして、当然メモリ装置への適用も考えられ
ている。これらのジョセフソンメモリ装置は、半導体メ
モリ装置と同様に、バイナリ−信号を記憶するメモリセ
ルをマトリックス状に配置したいわゆるメモリセルアレ
イｔ−形成し、信号の誉込みまたは耽出しを行なうベキ
メモリセルを選択するために、このメモリセルアレイに
対して、Ｘ方向およびＹ方向Ｖｃ１１Ｌ流供給線路が設
けられている。（さらに対角線方向にて設けることもあ
る。）それぞれの電流供給線路にはアドレスデコーダー
によって選択されたドライバースイッチングゲートの動
作により電流が供給される。このような電流供給回路の
従来のものとじて第１図の尋価回路によって示されるも
のがあった。

メモリセル数１５２明図の便宜上４Ｘ４個とする０また
、書込みに必要な回路のみを示し、読出しに８賛な回路
Ｆｉ、ｉ略しである。図において、（ｌａａ’ｊ□　ａ
　ａ、）はメモリセル、（２□）〜（２ａａ）はそれぞ
れメモリセル（ｌａａ　）〜（ｌａａ）中の曹込み用ス
イッチングケート、［３＋ＦｉＹ方向電流電源線路、（
４ａ）〜（４ｄ）はＹ方向電流ドライバースイッチング
ゲート、（５ａ）〜（５ｄ）はそれぞれＹ方向電流ドラ
イバースイツチングゲー）　（ａａ）〜（４ｄ）を制御
するための制御ライン、（６ａ）〜（６ｄ）はＹ方向電
流供給ループ線路、（７）はＸ方向電流電源線路、（８
ａ）　〜（８ａ）はＸ方向１に流ドライバースイッチン
グゲート、（９ａ）〜（９ｄ）はそれぞれＸ方向電流ド
ライバースイツテンクゲ−）　（Ｓａ）〜（８ｄ）を制
御するだめの制御ライン、（１０ａ）〜（１０ａ）はＸ
方向電流供給ループ線路、（ＩＩ）はＹ方向アドレスデ
コーダ、α２）はＹ方向アドレスデコーダである。

第２図はドライバースイッチングゲートの実際の構成を
示す断面概念図である。シロ）は基板、シ１１はその上
にニオブスパッタ膜で形成されたグランドプレーン、し
卸よにその上にリフトオフ法で形成され一酸化ケイ素（
Ｓｉｎ）蒸着膜からなる第１の絶ｋＩｗＩ、（２３＋は
第１の絶縁ノー翰の上にリフトオン法で形成され金・鉛
・インジウムの連続蒸着膜からＡる下姉電′極、（２４
７は下部電極（イ）の上にわたってリフトオフ法で形成
され８１０蒸着膜からなる第２の絶縁層、シｂ）は第２
の絶縁層（支））の−ヒから第１の絶糎層翰の上にわた
ってリフトオフ法で形成されヒスマス・鉛の連続′＃着
腹からなり、一部”’Ｆｓ’［極（２３ｒとの間にトン
ネルバリア層（２６）が形成される土部Ｗ＆で、トンネ
ルバリア７ｍ岡は下部〜を極勾）の表面をスパッタ酸化
することによって得られる酸化膜で構成される。ｔ２′
７１は上部電極？ｂノの上にリフトオフ法で形成されｓ
ｉｏ蒸漸股からなる第３のｉｅ縁層、Ｖ〜はこの第３の
絶縁層Ｃ７１の上にリフトオフ法で形成され金・鉛・イ
ンジウムの連続蒸着膜からなりスイッチングゲートを制
御する制御ラインでお心。上部電極（ハ）は電流供給ル
ープ線路（６８）〜（ｔ５ｄ）および（−ｔｏａ）〜（
ｌｏａ）を構成する。

久ｖご動作について説明する０例えばメモリセル（ｌｂ
ｂ）に畜込みを行なう場合、Ｘ方向アドレスデコーター
（１２）により制御ライン（９ｂ）に電流を流し、Ｘ力
向電シＩｔドライバーヌイツチングゲー）　（８ｂ）を
電圧状態に転移させて、Ｘ方向電流電源線路（７）に流
れている電流ｆｘ方向電流供給ル−プ線路（１０１））
に流し込む０同時にＹ方向アドレスデコーダー（１１）
により制御ライン（５ｂ）に電流を流し、Ｙ方向電流ド
ライバースイッチングゲート（４ｂ）を電圧状態ｒ（転
移させてＹ方向電流電源線路（３）に流れている′１に
流ケＹ方向電流供給ループ線路（６ｂ）に流し込む０こ
の電流の半分はメモリセル（ｌｂｂ）の書込み用スイッ
チンググー）　（２ｂｂ）に泥れる。しかるに、この畳
込み用スイッチングゲート（２ｂｂ）の制御ラインとな
っているＸ方向電流供給ループ線路（１０ｂ）にも−流
が眞れているので、萱込み用スイッチングクー　ト（２
ｂｂ）は電圧状態に転移し、メモリセル（ｌｂｂ）への
資込みが可能となる。軌出し時にも同体に誓込み用と回
しかめるいは別のＸ、Ｙ方向電びＬ供縮ループ線路に電
流を流してメモリセルの読出し用スイッチングゲートヲ
動作させる。

高速メモリの場合、以上の誉込み読出しの動作が速く行
なわれなけれはならないが、この動作速度の最大支配賛
因はＸ、Ｙ方向電流供給ループ線路に流れる電流の立上
り時間である０電流の立−ヒり時間を短かくするために
は、（イ）動作に８賛な電流値を小さくする。（ロ）電
流供給ループ線路のインダクタンスを小さくする。（／
今ドライバースイッチジグケートの発生電圧を太きくす
ること吟が主な対策である。

従来、これらの対策の置体的方法としてはまず、回路の
下に超伝導グランドブレーンを設置することにより、上
記（イ）と（ロ）との効果を得ていた。また、上記ヒ）
の効果を得るためにドライバースイッチングゲートを２
側面列にしてこれらを同時に血圧状態に転移させるとい
う方法も提案されている。さらに、スイッチングゲート
の発生電圧は上下電極材料によって次まり、超伝導：４
移温度Ｔｃが高い程発生鉦圧が大きいので、ニオブ系ま
たはバナジウム糸の超伝寺遷移温度Ｔ。の亮い（以下高
Ｔ。という０）材料を電輪に用いるということも当然考
えられ／）。

しかし、ニオブ糸またはバナジウム系などの高Ｔｃ拐料
を用いるときには、その電極形成時に基板温＊ｆｍ＜せ
ねばならないなどの理由で、再現性のよい素子特性を得
るための薄層形成条件が鉛合金蒸盾膜に比して廠しく、
巣に、そのパターニングも鉛合金蒸嘴膜より多くの工程
を必要とする。

このような事情で、第１図のような磁界結合形ジョセフ
ノン素子構造の場合、上下電極材料に高Ｔｃ材料を用い
ることは容易ではなかった。

この発明は以上のような点に鑑みてなされたもので、ド
ライバースイッチングゲートとして電流注入形ジョセフ
ソン素子構造を採用することによって、そのスイッチン
グゲートのトンネル接合の）”ＭＩＳ　′１１！、極會
グラントンレーンと同時に形成可能ならしめ、もう−、
下部′−極もクランドプレーンと同様のニオブ系、バナ
ジウム系などの高Ｔ０材料を用いて簡単なプロセスで形
成でき、高速動作の口■舵なジョセフソンメモリ装置の
輪造を提供することをＨ８りとしている。

第３図はこの発明の一実施例のＸ方向電流供給回路部分
のみを示す等価回路図で、第１図の従来例と同一または
相当部分は同一符号で示す。この実扼例ではＸ方向電流
ドライバースイツテングゲ）　（８ａ）〜（８ｄ）に４
接合電流注入形スイッチングゲートを用いてい心。（１
９ａ）〜（１９ａ）は入出力分離用の抵抗である。

この回路の動作は周知のように、電流電源線路（７）か
ら「ゼロ電圧」状態にあるスイッチングゲート（８ａ）
〜（８ｄ）を通して電流工。を流しておき、例えは、ス
イッチングゲ−）　（Ｓａ）を動作させたいときにｔ」
、制御ライン（９ａ）から制御寛流工。管流し込むこと
によって、スイッチングゲー）　（Ｓａ）を電圧状態に
転移させ、電流Ｉｇを電流供給ループ線路（ｌＯａｊへ
流すようにするものである。なお、＃！３図ではメモリ
セルおよびＹ方向電流供給回路を省略したが、Ｙ方向′
亀流ドライバースイッチングゲートにも４接合電流注入
形スイッチングゲートを用いる。

第４図はこの実施例におけるドライバースイッンググー
トの具体的構成を示す断面概念図で、第２図の従来例と
同一または相当部分は同一符号で示す。第４図において
、下部電極−はグランドプレーン＠１）と同時に超伝導
材料で形成される。箇１の上部電極（ハ）は電流供給ル
ープ線路（ｌｏａ　）〜（１０ｄ）を構成し、第２の上
部電極−は電流注入形制御ライン（鮨）〜（−９ａ）　
’ｊｒ構成する。

このドライバースイッチングゲートの作成手順を概説す
ると次のとおりである。まず、熱酸化シリコン基板−を
４００℃の温度に加熱し、その上に全面に高周波反応ス
パッタリング法で、窒化ニオブ（ＮｂＮ）膜を形成した
後、四７フ化炭素（ＯＦ４　）ガス中でのプラズマエツ
チングでクランドプレーン（２１）部分と下部電極一部
分とを分離形成する。そして、絶縁層−）をＳｉＯ蒸着
膜でり７トオ７法によって形成した後に、スパッタ酸化
法でトンネルバリアＮ＠を形成し続いて第１の上部電極
（ハ）および第２の上部電極（ロ）をビスマス・鉛連続
蒸着展でり７トオフ法によって同時に形成する。

とのように下部電極−にニオブ系高Ｔｃ材料であるＮ１
１Ｎを使用したため、ジョセフソン接合の発性電圧が４
．２　ｍＶとなり、下部Ｉ＃！Ｌ′ＩＩＡ（ハ）に鉛・
インジウム・金合金を用いた場合の２．９ｍ’Ｖよりも
大きくなる。

しかも、ＮｂＮ膜の形成をメモリ回路作成プロセスの一
番初めに行ない、グランドプレーン体１）の形成も兼ね
ているため、全体プロセス数の削減となり、歩ただし、
この物置、電流１１１１１回路（７）とドライバースイ
ッチンググー）　（８ａ）〜（８ｄ）の下にはグランド
プレーンがないことになる。その結果、電流型に細路（
７）のインダクタンスは大金くなるが、これｒＣは常に
直流Ｖ流が流れているために問題にはならない。一方、
ドライバースイッチングゲートの下にグランドプレーン
がないと、長接合インライン形ゲートや、量子干渉形ゲ
ートを用いた場合には、これらのゲートを制御するため
に必要な電流、すなわち第１図の制御ライン（９ａ）〜
（９ｄ）に流す電流が大きくなる。そのためアドレスデ
コーダー中の動作電流が大金くなシ、結果的にメモリ回
路全体としての動作速度を遅くすることになる。

しかし、この発明でれト”ライバースイツチングゲート
として動作特＋ｉｒｆ’インダクタンスの開係しない４
接合屯流１人形ゲートを用いたので上記のような心配０
３［ない。

なお、この実施例では第３図に示すように４接合’Ｍ　
ｊｉ（江入形ケートを直列に接続した。この場合、例え
はスイッチングゲー）　（８ａ）　ｋ動作さセる時、１
ｉＩＩＩｆＩｌ（ｊツイン（９ａ）から制御電流ＩＣを
流し込むわけでン）ξ、か、この時、一時的にスイッチ
ングゲート（８ｂ）〜（８ｄ）には、電流電源線路（７
）に流れている″に流１に１　とすると、稲＋工。の電
流が流れる。こビの↓うな状態でもスイッチングゲー）　（８ｂ）〜（８
ｄ）か如・作（７ないようにするためには、４接合の臨
界・ｌ４ＬＩＡ１．の非対称性を大きくとり、ケインを
１より十分大きくしておけはよい。

ｆ＝　ｊ、・、土ｈ１−　’Ａ施例で會まクラ、ンドプ
レーンシＩＪ魚下ｉ１＋電極（４）ノ用超伝導膜にＲｂ
　Ｒを用いたが、これはウノｑ１Ｔｃ材料でもよい（、
−ｔｒｃ土郵電惚−ｈン９１　％ビスマス・鉛合金以外
の超伝導材料でもよい。さらに、ドライバースイッチン
グゲート（８ａ）〜（８ａ）も４接合電流注入形ゲート
以外の電流注入形ゲートであってもよい。

當スイッチングゲートを用い、そのスイッチングゲート
の下部電極兼グランドプレーンとしてニオブ系またはバ
ナジウム系の高ＴＣ材料を用いたため、簡単な作成プロ
マスにより、高速動作の可能なメモリ装置が得ら第１る
効果がある。

【図面の簡単な説明】

泥１−は従来のジョセフノンメモリ装置の動作を流供給
回路を示す等価回路図、ＭＲ図はそのドライバースイッ
チングゲートの具体的構成を示す断面概念図、第３図は
との茜明の一実施例のＸ方向電流併給回路部すのみを示
す等価回路図、第４図はこの実施例におけるドライバー
スイッチングゲートの具体的構成を示す１面観念図であ
る。図において、（ｌａａ）〜（ｌａａ）はメモリ七ル、（
４ａ）〜（４ｄ）および（８ａ）〜（８ｄ）はドライノ
（−スイッチングゲート、シ１）はグランドフレーン、
翰は１部電極、（ハ）龜ジョセフソン接合のトンネルノ
（リア層である。　− なお、図中同一符号は同一または相当部分を示す０

Claims

【特許請求の範囲】（１）ジヨセフソン素子からなるメモリセルアレイに対
する書込みまたは続出し用の電流供給ループ線路に選択
的に電流を供給するドライバースイッチングゲートを電
流注入形ジョセフソン素子で構成し、そのトンネル接合
の下部電極をグランドプレーンと同時に超伝導遷移温度
の為い超伝導材料で形成してなることを特徴とするジョ
セフソンメモリ装置。（２１超伝導材料がニオブ系合金または化合物であるこ
とを特徴とする特許請求の範囲第１項記載のジョセフソ
ンメモリ装置。（３）超伝導材料がバナジウム系合金または化合物であ
ることを特徴とするＩ＃ｌＩ！Ｆ論求の範囲第１ｉ記載
のジョセフソンメモリ装置。（４）　　ドライバースイッチングゲートが４接合直接
結合形徊成であることを特徴とする特許請求の範囲第１
項ないし第３項のいずれかに記載のジョセフソンメモリ
装置０