JPH0934428A - 画像表示方法および画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】表示用のフレームバッファをシステムのＤＲＡ
Ｍと共用しても、システムスループットの低下を抑制で
きる画像表示装置を提供する。 【構成】ＣＰＵ１はＣＤ−ＲＯＭ４から圧縮画像データ
を読出して伸長し、復元画素による描画データをＤＲＡ
Ｍ５に展開する。表示Ｉ／Ｆ６は、読出し制御回路１１
にＣＰＵ１のバスマスタとなる機能を有し、ＢＲＥＱを
ＯＮしてＣＰＵ１からのＢＡＣＫでバス権を獲得する
と、同期信号発生回路１４の表示タイミングにあわせ
て、システムバス８を通してＤＲＡＭ５から、交替バッ
ファ１２の半面毎（ｎ／２）描画データを読み込む。読
出しアドレスや表示のパラメータはＣＰＵ１から表示Ｉ
／Ｆに設定する。読出し後、ＢＲＥＱをＯＦＦするとバ
ス権はＣＰＵ１に復帰するので、オバーヘッド負荷は発
生しない。読出しは、ＤＲＡＭのページモードにより、
高速なバースト転送で行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示装置に係り、特に圧
縮画像データの表示方式に関する。

【０００２】

【従来の技術】ナビゲーション装置では地図データを表
示し、自車位置を検出して地図上に重ねて表示し、自車
位置の移動に追随して地図表示を変更する。地図を表示
するには、記憶装置から地図データを読みだし、表示装
置の表示タイミングに合わせて画像データを転送する。
通常、地図データは圧縮保存されているので、表示する
ためには伸長し、画素毎のデータに復元してから表示装
置に転送する。この場合、地図は静止画像であり、自車
位置とともに移動して画面を変更していくので、地図デ
ータの読みだしと伸長、即ち、画素復元に要求される速
度は１画面当たり秒オーダーでよい。しかし、表示は、
ＮＴＳＣ方式あるいはＲＧＢ対応の蛍光表示方式により
多少の相違はあるが、１画面当たり数十ミリ秒のオーダ
でデータ転送が必要になる。この画素データの復元と表
示装置へのデータ転送の速度の違いを吸収するため、復
元した画素データは、一旦フレームメモリにバッファリ
ング後、表示装置に読み出される。

【０００３】復元は制御装置内の主制御プロセッサ（Ｃ
ＰＵ）を用いて実行され、復元した画素データはシステ
ムバスを通してフレームメモリに蓄積される。この場
合、フレームメモリからシステムバスを通して表示装置
へデータ転送しようとすると、ＣＰＵのオーバーヘッド
が大きくシステムスループットが大幅に低下してしま
う。このため、デュアルポートのＶ−ＲＡＭを使用した
り、グラフィックコントローラを経由するなど、フレー
ムバファをシステムバスから分離して別の経路で転送す
る構成がとられている。この例に、特開平５−３０７３
５７号、特開平５−３１３５７２号、特開平６−３４３
８２号などがある。

【０００４】

【発明が解決しようとする課題】上記した従来技術で
は、フレームメモリから独立した構造となるので、安価
なＤＲＡＭを使用できず、高価なＶ−ＲＡＭあるいは専
用のフレームメモリが必要となる。さらに、フレームメ
モリを管理するハード論理を必要とするなど、製品コス
トを割高にする問題がある。このことは、プロセッサ側
から見れば、システム制御のために実行する様々な処理
に、専用化されたフレームメモリを使用することはでき
ず、システムとしてのメモリ利用効率を低いものにして
いる。

【０００５】従って、大きなシステムバス負荷となる表
示データの転送を、フレームバッファに安価なメモリで
あるＤＲＡＭを使用して、システムスループットの低下
を軽微に押さえることのできる転送方式が望ましい。

【０００６】一般に、データ転送方式として、ＣＰＵか
らダイレクトメモリアクセスコントローラ（ＤＭＡＣ）
がバス権を受け取り、バーストにより高速にデータを転
送するＤＭＡ転送が利用されている。しかし、ＤＲＡＭ
をフレームメモリとして使用すると、ＤＭＡ転送終了後
にＤＭＡＣからＣＰＵに転送終了割込みが入るため、依
然としてＣＰＵのオーバーヘッド負荷が発生する。

【０００７】図３に、ＤＭＡＣ方式によるデータ転送シ
ステムの基本構成と動作を示す。同図（ａ）に示すよう
に、ＤＭＡＣ２１の機能を備えると、データの読み込み
機能のない表示Ｉ／Ｆ２０からＤＲＡＭ５への直接アク
セスが可能になる。ＤＲＡＭは安価で集積度も高いリー
ドライト可能な半導体メモリで、ＤＲＡＭ装置には連続
してアクセスすると高速に連続リード／ライトが可能な
機能を有している。これはページモードと呼ばれ、一
度、行アドレスを設定すると列アドレスの変更だけで連
続アクセスができるバースト転送が可能になる。

【０００８】この場合、同図（ｂ）に示すように、表示
Ｉ／Ｆ、ＤＭＡＣ２１及びＣＰＵ１間に矢視点線で示す
制御動作が必要になる。ＤＭＡＣ２１は、表示Ｉ／Ｆ２
０から制御線２２を通して画像データの入力要求（１）
を受け取ると、制御線２３を通してバス開放要求ＢＲＥ
Ｑ（２）をＣＰＵ１に出力する。バス開放応答ＢＡＣＫ
（３）を受取ると、ＤＭＡ許可応答（４）を表示Ｉ／Ｆ
２０に返すとともに、連続してＤＲＡＭ５をアクセスし
て、表示Ｉ／Ｆ２０にＤＲＡＭ５から読みだした画像デ
ータを転送する。ＤＭＡＣ２１は、ＣＰＵ１によって予
めセットされた画像データ数の転送が終了すると、制御
線２３を通して転送終了割込み（５）をＣＰＵ２に出力
し、次のコマンド待ち状態となる。

【０００９】このように、ＤＭＡの連続転送モードであ
るバースト転送を実行すると、バースト転送終了後に終
了割込みがＣＰＵ１に対して発生し、余分なＣＰＵ負荷
によりＣＰＵ効率が低下しシステムスループットが低下
する欠点がある。転送終了割込みが入らないＤＭＡ転送
方式に、サイクルスチモードがあるが、１ワード転送す
る毎にバス権がＣＰＵに移るためページモードアクセス
が困難になる。

【００１０】本発明の目的は、システムバスに接続され
たＤＲＡＭをフレームバッファに用いても、画像データ
の転送によるＣＰＵのオバーヘッド負荷が発生せず、シ
ステムスループットを低下させずにコストパフォーマン
スの向上が図れる、画像表示方法および装置を提供する
ことにある。

【００１１】本発明の目的は、主記憶領域とフレームメ
モリ領域を同一ＤＲＡＭに設けることができ、階層画面
データでなる地図の読出しと表示を設定値に応じて処理
できる、安価でシステム拡張性の高いナビゲーション装
置を提供することにある。

【００１２】

【課題を解決するための手段】上記した本発明の目的
は、ＣＰＵがシステムバスを通して補助記憶装置の画像
データを読みだしてランダムアクセス可能な記憶装置に
描画データとして記憶するとともに、表示インターフェ
イスを介して表示装置に表示する画像表示方法におい
て、ＣＰＵは、前記描画を記憶した後に、前記表示イン
ターフェイスからのバス開放要求に応じて前記システム
バスを開放し、前記表示インタ−フェイスは、ＣＰＵか
らのバス開放応答を受けてバスマスタとなり、前記描画
デ−タを前記記憶装置から前記システムバスを通して読
みだし、表示タイミングに合わせて前記表示装置に出力
することにより達成される。

【００１３】前記表示インタ−フェイスは、前記描画デ
ータをバースト転送によって読みだすこと、また、読み
だした描画データを交替バッファによってバッファリン
グし、前記バースト転送の１回分は１ラスタ分のバッフ
ァリング容量またはそれ以下とすることを特徴とする。

【００１４】前記表示インタ−フェイスは、前記表示装
置に出力する垂直及び水平同期信号を発生し、ラスタの
先頭では前記水平同期信号をトリガーとして前記バス開
放要求を出力し、前記交替バッファのモード切替の度に
前記バス開放要求を出力して前記描画データを読出すこ
とを特徴とする。

【００１５】ＣＰＵは、前記描画データを前記記憶装置
の画面毎に区切られた連続アドレス上に配置することを
特徴とする。

【００１６】本発明の画像処理方法を実現するための画
像処理装置は、ＣＰＵの付加機能として、前記補助記憶
装置から画像データを読みだすダイレクト・メモリ・ア
クセス（ＤＭＡ）制御手段と、読みだした画像データを
画素順に展開した描画データとしてＤＲＡＭの所定領域
に記憶する描画展開手段と、描画データの転送条件やバ
ス開放要求に応じてバス開放応答を出力する描画データ
転送制御手段を備え、前記表示インターフェイスの機能
として、前記バス開放要求を出力し前記バス開放応答を
受けて前記システムバスのバス権を獲得するバス制御手
段と、ＤＲＡＭの描画データを前記転送条件に従って前
記システムバスを通して読みだす読出し手段を備えるこ
とにより実現できる。

【００１７】本発明の他の目的は、ナビゲーションを制
御するＣＰＵと、その処理に用いられるＤＲＡＭと、圧
縮された地図データを記憶する補助記憶装置と、移動す
る車両の現在位置を検出する自己位置検出装置と、表示
インターフェイスを介する表示装置をシステムバスで接
続し、車両の現在位置に応じた地図を画面上に表示する
ナビゲ−ション装置において、ＣＰＵの付加機能とし
て、前記自己位置検出装置からの現在位置に適した地図
データを前記補助記憶装置から読みだすＤＭＡ制御手段
と、読みだした地図データを伸長し画素順に展開した描
画データとしてＤＲＡＭのフレームメモリ領域に記憶す
る描画展開手段と、描画データの転送条件やバス開放要
求に応じてバス開放応答を出力する描画データ転送制御
手段を備え、 前記表示インターフェイスの機能とし
て、前記バス開放要求を出力しそのバス開放応答により
前記システムバスのバス権を獲得するバス制御手段と、
前記フレームメモリ領域の描画データを前記転送条件に
従って前記システムバスを通して読みだす読出し手段を
備えることにより達成される。

【００１８】

【作用】本発明の構成によれば、システムを制御するＣ
ＰＵの主記憶に利用される記憶装置の他の記憶領域を、
表示装置に出力する描画データを展開するフレームメモ
リとして利用する。これにより、メモリの利用率を向上
してシステムコストを低減できる。このために、前記表
示インターフェイスにＣＰＵのバスマスタとなる機能を
具備し、バス権を獲得してフレームメモリ領域から独自
に描画データを読出し、読出し後は直ちにバス開放要求
をオフしてバス権が自動的にＣＰＵに復帰するので、Ｄ
ＭＡＣ方式のようにＣＰＵに割込みを発生させることが
なく、ＣＰＵのオーバヘッドを軽微なものとして、シス
テムのスループットを向上できる。

【００１９】前記記憶装置には、連続転送可能で安価な
ＤＲＡＭを利用し、前記表示インターフェイスによる読
出しをバースト転送によって行うので、ＮＴＳＣ方式等
による１画面当たり数十ミリ秒のデータ転送を十分に保
証できる。

【００２０】本発明の構成によれば、前記フレーム領域
の描画データは更新されない間中、静止画像として表示
される。このため、前記表示インタ−フェイスは交替バ
ッファを具備し、バス開放応答を受けて１ラスタ分の画
像デ−タをバ−スト転送により読出し、その後、読みだ
した描画デ−タの半分の表示が終了したら、再びバス開
放要求を出力し、そのバス開放応答に従って、先にラス
タの先頭または後半の先頭で転送した半分の描画デ−タ
をバ−スト転送により読出す処理を、繰り返して行う。
この交替バッファによるバッファリングにより、水平同
期タイミングに対するバースト転送タイミングの制約を
緩和することができる。

【００２１】また、前記表示インタ−フェイスは、垂直
及び水平同期信号の発生回路を具備しているので、その
表示期間中にはＣＰＵからの一切の制御が不要となる。
従って、ＣＰＵはバス権が復帰すると直ちに、圧縮画像
データの伸長などのシステム制御が可能になり、本発明
をナビゲーション装置に応用すると、車両の移動に実時
間で追随するナビゲーションが可能になる。

【００２２】また、本発明による前記フレーム領域での
描画データの展開は、画面毎に区切られた連続アドレス
上に行うので、領域設定が容易になる。また、複数の階
層画面の描画データは画面毎にバースト転送されるので
転送効率が高い。さらに、前記表示インタ−フェイス
は、ＣＰＵから重ね合う画面のみを設定して画素単位の
重ね合わせを行う機能を具備しているので、重ね合わせ
仕様の変更が容易でシステムの機能アップなど拡張性が
高い。

【００２３】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【００２４】図１は、本発明の一実施例による画像表示
装置の構成図である。主制御プロセッサ（ＣＰＵ）１、
圧縮された画像データを蓄積するＣＤ−ＲＯＭ装置４、
ＤＭＡＣ３を内蔵するとともにＣＤ−ＲＯＭ４をシステ
ムバス８に接続するＣＤ−ＲＯＭＩ／Ｆ２、システムメ
モリ（主記憶）として制御用データやフレームメモリと
して表示データを蓄積するＤＲＡＭ５、ＤＲＡＭ５から
描画データを読みだし表示装置７に出力する表示Ｉ／Ｆ
６、表示Ｉ／Ｆ６がバス権を要求しＣＰＵ２がバス開放
を通知するバス制御信号線９、ＣＤ−ＲＯＭ装置４の転
送要求やＣＰＵ１からの許可を授受するＤＭＡ制御信号
線１０から構成される。

【００２５】表示Ｉ／Ｆ６には、ＣＰＵ２からシステム
バス８のバス権を獲得し、ＤＲＡＭ５から描画データを
読みだす読出し制御回路１１、描画データを一時蓄積す
るバッファメモリ１２、表示制御回路１３及び同期信号
発生回路１４が含まれる。

【００２６】図２は、表示Ｉ／Ｆによる基本的な転送動
作を示す説明図である。まず、表示Ｉ／Ｆ６からＣＰＵ
１に、描画データの転送要求に伴うバス開放要求ＢＲＥ
Ｑ（１）を出力し、ＣＰＵ１は開放条件が満たされたと
きにバス開放応答ＢＡＣＫ（２）を表示Ｉ／Ｆ６に返
す。表示Ｉ／Ｆ６はＢＡＣＫを受けると、予めＣＰＵ１
からセットされてるアドレスによってＤＲＡＭ５をアク
セスし、システムバス８を通して描画データを読みだ
す。なお、読みだし終了でＢＲＥＱがＯＦＦになると、
バス権は自動的にＣＰＵ１に復帰する。

【００２７】このように、バス権獲得機能を有する表示
Ｉ／Ｆ６によるデータ転送は、ＤＭＡＣ方式（図３）の
ようにＣＰＵに対する割込みをしないので、余分なＣＰ
Ｕ負荷を発生させず、システムスループットを向上でき
る。

【００２８】図４は、ＣＰＵによる圧縮画像データの描
画展開処理を示す流れ図である。本処理は、システムか
らの表示用データの読み込み要求により画面を更新する
度に実行される。

【００２９】まず、ＣＤＲＯＭ４の読み出したい物理ア
ドレス（セクタ）を指定し（ｓ１０１）、ＤＭＡＣ３へ
Ｉ／Ｏアドレス（ここでは、ＣＤＲＯＭ４のアドレス）
及び書き込みメモリアドレス（ここでは、ＤＲＡＭ５の
アドレス）を指定する（ｓ１０２）。ＤＭＡＣ３による
ダイレクト・メモリ・アクセス（ＤＭＡ）により、ＣＤ
−ＲＯＭ４の該当アドレスの圧縮画像データを必要な範
囲読みだす（ｓ１０３、ｓ１０４）。次に、ＣＰＵ１は
読みだされた圧縮データを伸長し、復元した画素をビッ
トマップデータとして展開する処理を行い（ｓ１０
５）、ＤＲＡＭ５内に予め設定された表示用のフレーム
メモリ領域に描画データをセットする（ｓ１０６）。

【００３０】図５は、描画データ転送制御を示す流れ図
である。展開された描画データが表示に必要な分（通
常、１画面分）ＤＲＡＭ５にセットされると、ＣＰＵ１
による転送制御が起動される。この転送制御は、ＤＲＡ
Ｍ５のフレームメモリ領域に展開されている描画データ
を、表示装置７が静止画像として表示するために、ラス
タの垂直帰線区間の度に起動される。

【００３１】ＣＰＵ１は、ＤＲＡＭ５に蓄積された１画
面分の描画データのアドレスを表示Ｉ／Ｆ６にセットし
（ｓ２０１）、表示Ｉ／Ｆ６からのバス開放要求ＢＲＥ
ＱがＯＮすると（ｓ２０２）、バス開放応答信号ＢＡＣ
ＫをＯＮし、描画データの転送を許可する（ｓ２０
３）。その後、表示Ｉ／Ｆ６からのＢＲＥＱがＯＦＦに
なると（ｓ２０４）、ＢＡＣＫをＯＦＦし（ｓ２０
５）、ＣＰＵ１はバス開放前の処理にＲＥＴＵＲＮす
る。

【００３２】次に、本実施例のバスマスタ機能を内臓す
る表示Ｉ／Ｆの構成と動作を詳細に説明する。

【００３３】図６は、表示Ｉ／Ｆの構成を示す機能ブロ
ック図である。表示Ｉ／Ｆ６は機能的に、ＣＰＵのバス
マスタとなる機能を内蔵して単独で描画データを読み込
む読出し制御回路１１、画像データを一時蓄積する交替
バッファ機能をもつバッファメモリ１２、表示装置７へ
出力するデータの変換と出力を制御する表示制御回路１
３、及び、表示タイミングとなる垂直同期信号と水平同
期信号を発生する同期信号発生回路１４に大別される。

【００３４】読出し制御回路１１は、ＣＰＵ１のバスマ
スタとなって表示タイミングにあわせて単独で描画デー
タを読み込むことができるバス権獲得機能と、ＤＲＡＭ
から連続して描画データを読みだす機能を設け、ＣＰＵ
１の主記憶であるシステム制御に使用するＤＲＡＭの一
部領域をフレームメモリとしても利用する。

【００３５】バス制御回路３０は、バス権獲得機能を実
現している。即ち、垂直同期信号の直後の水平同期信号
をトリガにして、バス制御信号線９を通してバス開放要
求ＢＲＥＱを出力し、また、バス開放応答ＢＡＣＫを検
出する。読み出し回路３１は、バス制御回路３０のＢＡ
ＣＫの検出を受けて、システムＤＲＡＭ５から描画デー
タを入力するため、ＲＡＳ，ＣＡＳ，リード信号及びア
ドレスを出力する。入力レジスタ３２は、システムバス
８を通して読みだした描画データを一旦バッファリング
するレジスタである。書き込み回路３３は、ＲＡＭ３
５、ＲＡＭ３６が「空」のとき、描画データを書き込
む。

【００３６】システムＩ／Ｆレジスタ３４は、ＢＡＣＫ
の検出を受けてシステムバス８との接続をコントロール
し、ＣＰＵ２からセットされるアドレスやパラメータ、
表示開始などのコマンドを受けて蓄積し、各回路へ必要
な伝達を行う。Ｉ／Ｆレジスタ３３に最低限必要となる
パラメータや機能データを表１に示す。

【００３７】

【表１】

【００３８】ＲＡは表示開始イネーブルで、表示開始動
作のオンオフを指定する。システムＩ／Ｆレジスタ４１
は、表示用データの準備ができていなければ、データの
転送と表示動作を停止させ、準備ができていれば表示開
始機能を制御する。ＲＢは表示画面のサイズ、ＲＣは重
ね合わせをする場合の画面の枚数、ＲＤは１枚の画面毎
の画面データを蓄積するＤＲＡＭ５上の先頭アドレスを
それぞれ指定する。ＲＥは独立画面の表示のオンオフ、
ＲＦは重ね合わせ画面の前景や背景を指定する。ＲＧは
透明色の指定や、各画面の１画素当たりのビット数を指
定する。なお、これらのパラメータや機能データの内、
固定的に扱えるものは予め設定されている。

【００３９】バッファメモリ１２は、交替バッファをな
すＲＡＭ３５とＲＡＭ３６から構成される。ＲＡＭ３５
が入力レジスタ３２からデータを蓄積している入力モー
ドのときは、ＲＡＭ３６は表示制御回路１３へ蓄積した
画像データを出力する出力モードに設定される。反対
に、ＲＡＭ３５が出力モードであれば、ＲＡＭ３６は入
力モードとなる。ＲＡＭ３５、ＲＡＭ３６は「フル」ま
たは「ラスタの終り」まで蓄積されると読出し可能状態
になる。

【００４０】ＲＡＭ３５、ＲＡＭ３６の容量は、多けれ
ば多いほどバースト転送効率がアップするが、コスト面
では不利となる。従って、１ラスタ分以下の容量でもシ
ステムスループットが確保できるように、後述のよう
に、ＤＲＡＭ５における描画データの割付けや、複数回
に分けたときのバースト転送効率を考慮して、最適なコ
ストパフォーマンスの容量としている。

【００４１】表示制御回路１３は、交替バッファ１２の
読みだしから表示装置７へのデータ表示までの一連の動
作を、同期信号発生回路１４が出力する垂直同期信号と
水平同期信号を基に処理する。

【００４２】読出し回路３７は、画面重ね合わせ回路３
８の内部バッファがエンプティーであれば、同期信号を
トリガーにして、交替バッファ１２の一方のＲＡＭから
描画データを読みだし、内部バッファにセットする。内
部バッファのデータの表示が終了すると、他方のＲＡＭ
にセットされたデータを読みだす。画面重ね合わせ回路
３８は、複数画面の描画データを後述するように重ね合
わせ処理を行う。重ね合わせ不要の場合は、本回路の処
理をバイパスする。カラー制御回路３９は、描画データ
をＲＧＢデータに変換する。ＲＧＢデータは、各ラスタ
の先頭では帰線期間が終了し表示が開始される水平同期
信号に同期して出力し、以降はドット表示タイミングに
同期して出力する。

【００４３】図７は、表示Ｉ／Ｆによる制御の流れ図で
ある。本制御は、ＣＰＵ１による描画データ転送制御
で、表示開始コマンドが出力され、システムＩ／Ｆレジ
スタ３４に描画データのアドレス設定後に起動される。
同期信号発生回路１４は表示開始コマンドを受けて、垂
直同期信号と水平同期信号の出力を開始する。

【００４４】表示Ｉ／Ｆ６は、表示装置７の垂直同期信
号を監視し（ｓ３０１）、表示画面のラスタスキャンの
垂直方向の開始タイミングに同期して以下の処理を繰り
返し、ＤＲＡＭ５に展開されている描画データを読みだ
しては、表示装置７の画面上に静止画像として表示す
る。

【００４５】まず、水平同期信号を検出すると（ｓ３０
２）、ＣＰＵ１に対してバス開放要求ＢＲＥＱを出力す
る（ｓ３０３）。ＣＰＵ１からバス開放応答ＢＡＣＫが
出力されると、設定アドレスに従ってＤＲＡＭ５から描
画データを読みだす（ｓ３０４）。このとき、バースト
的にＤＲＡＭ５をアクセスし、転送語数が終了するまで
連続読み込みする（ｓ３０５）。

【００４６】２バッファによる交替バッファ１２の総容
量ｎとすると、通常のバースト転送量はｎ／２となる。
但し、ラスタの先頭では両ＲＡＭとも空のため、１回の
バースト分はｎとなる。読み出された描画データは、Ｒ
ＡＭ３５またはＲＡＭ３６の一方に蓄積される。ラスタ
の先頭ではどちらでもよく、ここではＲＡＭ３５からと
しておく。

【００４７】１回のバーストが終了すると、ＢＲＥＱを
ＯＦＦする（ｓ３０６）。バス開放後、水平方向の全画
素数分終了したかチエックし（ｓ３０７）、終了してい
なければ交替バッファ１２がレディーかチエックする
（ｓ３０８）。即ち、一方のＲＡＭ３５／ＲＡＭ３６が
入力モードに切り替わったことを確認して、ステップｓ
３０３からの処理を繰り返す。

【００４８】水平方向画素数分のバースト転送が終了す
れば、垂直方向画素数分の終了をチエックし（ｓ３０
９）、１画面分が終了するまで、ステップｓ３０２から
の処理を繰り返す。そして、ＣＰＵ１からの表示終了コ
マンドが入力されるまで上記一連の処理を繰り返す（ｓ
３１０）。

【００４９】表示Ｉ／Ｆ６はｓ３０４〜ｓ３０６の間だ
けバス権を獲得して、システムバス８を通してバースト
転送による描画データの読出しを行っている。それ以外
の期間はＣＰＵ１にバス権があり、上述した描画展開処
理（図４）等のシステム制御が可能になる。

【００５０】図８は、本実施例の表示Ｉ／Ｆ６の動作を
説明するタイムチャートである。図示していない垂直同
期信号で、ラスタ走査の画面の最初のタイミングをとる
と、水平同期信号をトリガーに、表示用Ｉ／Ｆ６のバス
制御回路３０からバス開放要求ＢＲＥＱを出力し、ＣＰ
Ｕ１からのバス開放応答ＢＡＣＫのＯＮ期間に、ＤＲＡ
Ｍ５から描画データのバースト転送を行う。

【００５１】ラスタ内の最初のデータ転送は、水平走査
線の帰線期間を利用し、ｎバイトのバースト読み込みを
する。それ以降は、ドット表示タイミングに同期して表
示期間中に、交替バッファ１２のＲＡＭを交替しなが
ら、ｎ／２バイトのバースト読み込みを行う。交替バッ
ファ１２の片方がフルとなったか、１ラスタの最終デー
タがセットされると、画像重ね合わせ制御回路３８への
読み出しが可能になる。なお、上記のｎバイトは、ドッ
トのデータサイズを単位として区切れる最大データ数と
してもよい。

【００５２】このように、本実施例の表示Ｉ／Ｆによる
ＤＭＡは、表示Ｉ／Ｆ自身がバス権を獲得するＣＰＵに
対するバスマスタの機能を有しているので、表示Ｉ／Ｆ
の処理によるＣＰＵの負荷はバス開放要求に伴うバス開
放応答だけで済み、割込み処理などが一切発生しない。
また、表示Ｉ／Ｆ６は一旦バス権を獲得すると、ＤＲＡ
Ｍのページモードを利用して高速に描画デ−タを読み込
めるので、バス占有時間も通常のランダムアクセスに比
べて短時間となる。

【００５３】次に、画面重ね合わせ処理の前提として、
本実施例におけるＤＲＡＭ５における描画データの配置
を説明する。

【００５４】図９は、画素復元されたビットマップデー
タのＤＲＡＭ内の配置を示す模式図で、１画面分のデー
タを示している。ここでは、ＤＲＡＭ５の画像データ領
域を、横に１バイトデータの８ビット幅とし、縦方向に
バイト単位でアドレスをインクリメントする。本例では
３つの独立した画面があり、画面１と画面２は４ｂｉｔ
／画素で、画面３は１５ｂｉｔ／画素によりデータを配
列している。各画面の画素データは、表示順に連続アド
レス領域に割当て、各画面のデータ領域（画面１はｋ，
ｋ＋１，…、画面２はｍ，ｍ＋１，…、画面３はｎ，ｎ
＋１，…）は互いに独立している。

【００５５】図１０は、ＣＰＵによる複数画面の描画展
開処理を示す流れ図である。表示用データの読み込み要
求が発生して本処理が起動されると、まず、設定されて
いる画面数や、最初の描画展開用のパラメータ（文字記
号，背形図面，自然画等）を読み込む（ｓ４０１）。次
の読み込みセクタ指定（ｓ４０２）〜描画展開処理（ｓ
４０６）までは、図４のｓ１０１〜ｓ１０５と同様に行
われる。

【００５６】ステップｓ４０７のＤＲＡＭへの書き込み
は、ＤＲＡＭのランダムアクセス機能によって、次のよ
うに行われる。まず、上位バイトのアドレス位置を設定
し（ｓ４０７−１）、次いで、別に下位バイトのアドレ
ス位置を設定し（ｓ４０７−２）、この上位と下位より
指定されたアドレス位置に、描画展開データの蓄積を行
う（ｓ４０７−３）。

【００５７】本実施例によれば、上位アドレスを固定し
ておくと、下位アドレスでアクセスできる範囲は、下位
アドレスに割り当てられたアドレスビット数の領域内に
固定されるので、各面の領域の分離が容易にできる。ま
た、スクロールをして描画展開画面を順次付加する場合
に、領域の終端のアドレスの次は再び下位アドレスが０
になって、領域の先頭に自動的に戻るので、描画展開領
域の連続性を意識する必要はなく、スクロールの処理を
簡単にできる。なお、アクセス区間を一度にアドレスす
る通常の手法でも、各画面の領域が重ならないように描
画展開データを蓄積できれば問題はない。

【００５８】次に、設定画面数分の展開処理を終了した
かチエックし（ｓ４０８）、終了していなければ、次画
面のパラメータを設定し（ｓ４０９）、ステップｓ４０
４からの処理を繰り返す。

【００５９】なお、ＣＰＵ１よる描画データ転送制御
（図５）では表示Ｉ／Ｆ６へ、ステップｓ２０１で各画
面の枚数ＲＣと、各画面の１ドット当たりのビット数Ｒ
Ｇ及びデータが蓄積されているＤＲＡＭ５の各画面の先
頭アドレスＲＤをセットする。

【００６０】複数画面の重ね合わせを行う場合は、図９
に示す配列に従って、同一表示領域の画素データを、１
画面の画素データ毎にまとめてバースト転送を繰り返
し、全体としてｎバイトの読み込みを実行する。

【００６１】本実施例によれば、圧縮された画素を展開
してＤＲＡＭに蓄積する際に、１つの面のデータを画面
毎に独立した領域に配置し、面単位に処理して描画デー
タをセットしているので、描画展開時に画素ビット数の
違いや重ね合わせ画面枚数などを考慮する必要がなく、
ＤＲＡＭの制御が簡単になる。

【００６２】また、描画データが画面毎に独立した連続
アドレス領域に割当てられているので、表示用Ｉ／Ｆ６
からＤＲＡＭ５への連続アクセスが簡単になり、データ
の転送効率を高めるとともに、ＣＰＵから使用画面のみ
を目的に合わせて設定して重ね合わせ処理ができるの
で、仕様の変更が容易になる。

【００６３】図１１は、画面重ね合わせの手法を示す説
明図である。本実施例の重ね合わせ処理はカラー制御の
直前に実行される。その処理内容は従来と同様であり、
以下では概念のみ説明する。

【００６４】図示は地図の表示例で、画面１は道路など
の線図形、画面２は標識などの線と文字の図形、画面３
は制御画面のアイコン等の模様を表わす図形である。例
えば、画面１、２は４ｂｉｔで、画面３は１５ｂｉｔで
１画素を構成している。図示のように、（イ）の画面１
は最背部のバック画面、（ロ）の画面２はミドル画面、
（ハ）の画面３はフロント画面にそれぞれ指定して、重
なりの背部に透明色を指定して次々に重ねあわせると、
（ニ）の重ね合わせ表示となる。

【００６５】図１２は、本発明の好適な応用例であるナ
ビゲーションシステムの概略の構成図である。図示の破
線枠内は、図１の画像表示装置と同じ構成となる。ＣＤ
−ＲＯＭ４には、道路データ（線分座標列）等を含む地
図の圧縮データが格納されている。システムバス８には
Ｉ／Ｏインターフェース４０を介して自車位置検出装置
４１を接続している。自車位置検出装置４１はＧＰＳ受
信機やジャイロを搭載し、車両の現在位置を示す地図上
の緯度経度データを出力する。

【００６６】ＣＰＵ１はナビゲーションの実行中に、Ｉ
／Ｏインターフェイス４０を介して、周期的に車両の現
在位置をサンプリングし、現在位置とその進行方向に適
応した地図データをＣＤ−ＲＯＭ４から読みだしてＤＲ
ＡＭ５に展開し、また、移動距離が一定値を超える度
に、対応する地図データを読みだしてＤＲＡＭ５の描画
データを更新する。これによって、画面上に表示されて
いる地図がスクロールされる。ＣＰＵ１は、現在位置と
進行方向を示す自車位置マークデータを作成して、一つ
の画面データとしてＤＲＡＭ５に蓄積し、表示Ｉ／Ｆ６
で読みだして他の地図データ画面と重ね合わせ処理され
る。

【００６７】本実施例によれば、表示画面の拡大処理あ
るいはシステム変更などによって重ね合わせする画面枚
数が変化する場合にも、ＣＰＵ１から表示Ｉ／Ｆ６に画
面枚数や先頭アドレス等を設定するのみですむので、多
様な画面表示が容易にでき、システムの機能アップなど
拡張性が高い。

【００６８】

【発明の効果】本発明によれば、表示Ｉ／Ｆがバスマス
タ機能を具備しているので、バス権を獲得してシステム
バスを通して、描画データを連続してバースト読みだし
できるので、ＣＰＵの負荷を軽減してシステムスループ
ットを向上できる効果がある。また、システムバス上に
接続されたシステム用のＤＲＡＭと表示用のフレームバ
ッファを共用できるので、メモリの有効利用が図れ、シ
ステムコストを低減できる効果がある。

【００６９】本発明によれば、描画データの蓄積領域が
画面毎に独立し、且つ、連続アドレス領域に表示順にデ
ータ配置しているので、重ね合わせ画面の枚数変更や１
画素当たりのデータ数の変更があった場合でも、僅かな
設定値の変更だけで対応でき、表示機能の拡張が容易に
実現できる効果がある。

【００７０】本発明によれば、小さなＣＰＵパワーで高
性能なナビゲーションシステムを実現できる効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例による画像表示装置の構成
図。

【図２】本実施例の表示Ｉ／Ｆによる基本的な転送動作
を示す説明図。

【図３】ＤＭＡＣ方式を利用した従来のデータ転送シス
テムの基本構成と動作を示す説明図。

【図４】ＣＰＵによる圧縮画像データの描画展開処理を
示す流れ図。

【図５】描画データ転送制御を示す流れ図。

【図６】表示Ｉ／Ｆの構成を示す機能ブロック図。

【図７】表示Ｉ／Ｆによる制御の流れ図。

【図８】表示Ｉ／Ｆ６の動作を説明するタイムチャー
ト。

【図９】画素復元されたビットマップデータ（描画デー
タ）のＤＲＡＭ内の配置を示す模式図。

【図１０】ＣＰＵによる複数画面の描画展開処理を示す
流れ図。

【図１１】画面重ね合わせの手法を示す説明図。

【図１２】本発明の適用例であるナビゲーションシステ
ムの概略の構成図。

【符号の説明】

１…主制御プロセッサ（ＣＰＵ）、２…ＣＤ−ＲＯＭＩ
／Ｆ、３…ＤＭＡＣ、４…ＣＤ−ＲＯＭ装置、５…ＤＲ
ＡＭ、６…表示Ｉ／Ｆ、７…表示装置、８…システムバ
ス、９…バス制御信号線、１０…ＤＭＡ制御信号線、１
１…読出し制御回路、１２…バッファメモリ（交替バッ
ファ）、１３…表示制御回路、１４…同期信号発生回
路、３０…バス制御回路、３１…読み出し回路、３２…
入力レジスタ、３３…書き込み回路、３４…システムＩ
／Ｆレジスタ３４、３５，３６…ＲＡＭ、３７…読出し
回路、３８…画面重ね合わせ回路、３９…カラー制御回
路３９、４０…Ｉ／Ｏインターフェイス、４１…自車位
置検出装置。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 12/00 ５８０ Ｇ０６Ｆ 12/00 ５８０

Claims (15)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵがシステムバスを通して補助記憶
   装置の画像データを読みだしてランダムアクセス可能な
   記憶装置に描画データとして記憶するとともに、表示イ
   ンターフェイスを介して表示装置に表示する画像表示方
   法において、 ＣＰＵは、前記描画データを記憶した後に、前記表示イ
   ンターフェイスからのバス開放要求に応じて前記システ
   ムバスを開放し、 前記表示インタ−フェイスは、ＣＰＵからのバス開放応
   答を受けてバスマスタとなり、前記描画デ−タを前記記
   憶装置から前記システムバスを通して読みだし、表示タ
   イミングに合わせて前記表示装置に出力することを特徴
   とする画像表示方法。
2. 【請求項２】 請求項１において、 前記補助記憶装置に格納されている画像データは圧縮画
   像データであり、ＣＰＵは読出し後に伸長し、復元した
   画素による描画データを前記記憶装置のフレームメモリ
   領域に展開することを特徴とする画像表示方法。
3. 【請求項３】 請求項１または２において、 前記表示インタ−フェイスは、前記描画データをバース
   ト転送によって読みだすことを特徴とする画像表示方
   法。
4. 【請求項４】 請求項３において、 前記表示インタ−フェイスは、読みだした描画データを
   交替バッファによってバッファリングし、前記バースト
   転送の１回分は１ラスタ分のバッファリング容量または
   それ以下とすることを特徴とする画像表示方法。
5. 【請求項５】 請求項３または４において、 前記表示インタ−フェイスは、前記表示装置に出力する
   垂直及び水平同期信号を発生し、ラスタの先頭では前記
   水平同期信号をトリガーとして前記バス開放要求を出力
   し、以後は前記交替バッファの入力／出力モード切替の
   度に前記バス開放要求を出力して前記描画データを読出
   すことを特徴とする画像表示方法。
6. 【請求項６】 ＣＰＵがシステムバスを通して補助記憶
   装置の画像データを読みだしてランダムアクセス可能な
   記憶装置に描画データとして記憶するとともに、表示イ
   ンターフェイスを介して表示装置に表示する画像表示方
   法において、 ＣＰＵは、前記描画データを記憶した後に、前記表示イ
   ンターフェイスからのバス開放要求に応じて前記システ
   ムバスを開放し、 前記表示インタ−フェイスは、前記バス開放応答に従っ
   て１ラスタ分以下の画像デ−タをバ−スト転送により読
   出し、その後、読みだした描画デ−タの半分の表示が終
   了したら再びバス開放要求を出力し、そのバス開放応答
   に従って、先にラスタの先頭または後半の先頭で転送し
   た半分の描画デ−タをバ−スト転送により読出す処理を
   繰り返して行うことを特徴とする画像表示方法。
7. 【請求項７】 ＣＰＵがシステムバスを通して補助記憶
   装置の画像データを読みだしてランダムアクセス可能な
   記憶装置に描画データとして記憶するとともに、表示イ
   ンターフェイスを介して表示装置に表示する画像表示方
   法において、 ＣＰＵは、前記描画データを前記記憶装置の画面毎に区
   切られた連続アドレス上に画素順に配置し、その画面毎
   の先頭アドレスを前記表示インターフェイスに設定した
   後に、前記表示インターフェイスからのバス開放要求に
   応じて前記システムバスを開放し、 前記表示インタ−フェイスは、ＣＰＵからの前記バス開
   放応答を受けてバスマスタとなり、前記描画デ−タを前
   記記憶装置から前記システムバスを通して読みだし、表
   示タイミングに合わせて前記表示装置に出力することを
   特徴とする画像表示方法。
8. 【請求項８】 請求項７において、 ＣＰＵは、複数の階層画面を重ね合わせ表示する場合は
   その画面枚数を前記表示インターフェイスに設定し、 前記表示インタ−フェイスは、読みだした描画データを
   設定された画面枚数に応じて重ね合わせることを特徴と
   する画像表示方法。
9. 【請求項９】 ＣＰＵと、その処理に用いられるＤＲＡ
   Ｍと、画像データを記憶する補助記憶装置と、表示イン
   ターフェイスを介する表示装置をシステムバスで接続し
   てなる画像表示装置において、 ＣＰＵの付加機能として、前記補助記憶装置から画像デ
   ータを読みだすダイレクト・メモリ・アクセス（ＤＭ
   Ａ）制御手段と、読みだした画像データを画素順に展開
   した描画データとしてＤＲＡＭの所定領域に記憶する描
   画展開手段と、描画データの転送条件やバス開放要求に
   応じてバス開放応答を出力する描画データ転送制御手段
   を備え、 前記表示インターフェイスの機能として、前記バス開放
   要求を出力し前記バス開放応答を受けて前記システムバ
   スのバス権を獲得するバス制御手段と、ＤＲＡＭの描画
   データを前記転送条件に従って前記システムバスを通し
   て読みだす読出し手段を備えることを特徴とする画像表
   示装置。
10. 【請求項１０】 請求項９において、 ＤＲＡＭの前記所定領域は、前記描画データを展開する
    フレームメモリをなし、ＣＰＵのシステム制御に必要な
    主記憶と同一空間に設けられることを特徴とする画像表
    示装置。
11. 【請求項１１】 請求項９または１０において、 前記表示インターフェイスの読出し手段は、前記描画デ
    ータを読みだす際に、ＤＲＡＭのＲＡＳ連続モードを利
    用するためのＲＡＳ信号を出力し、ＤＲＡＭからの描画
    データをバースト転送によって連続して読みだすことを
    特徴とする画像表示装置。
12. 【請求項１２】 請求項９または１０または１１におい
    て、 前記表示インターフェイスの機能として、読みだした描
    画データを表示画面分（１ラスタ分）の半分づつ交互に
    バッファリングする交替バッファと、交替バッファから
    描画データを読出して重ね合わせおよび／またはカラー
    制御の信号変換を行って前記表示装置に出力する表示制
    御手段と、表示装置の表示タイミングと前記交替バッフ
    ァの入出力タイミングを設定する垂直同期信号と水平同
    期信号を出力する同期信号発生手段を備えることを画像
    表示装置。
13. 【請求項１３】 ナビゲーションを制御するＣＰＵと、
    その処理に用いられるＤＲＡＭと、圧縮された地図デー
    タを記憶する補助記憶装置と、移動する車両の現在位置
    を検出する自己位置検出装置と、表示インターフェイス
    を介する表示装置をシステムバスで接続し、車両の現在
    位置に応じた地図を画面上に表示するナビゲ−ション装
    置において、 ＣＰＵの付加機能として、前記自己位置検出装置からの
    現在位置に適した地図データを前記補助記憶装置から読
    みだすＤＭＡ制御手段と、読みだした地図データを伸長
    し画素順に展開した描画データとしてＤＲＡＭのフレー
    ムメモリ領域に記憶する描画展開手段と、描画データの
    転送条件やバス開放要求に応じてバス開放応答を出力す
    る描画データ転送制御手段を備え、 前記表示インターフェイスの機能として、前記バス開放
    要求を出力しそのバス開放応答により前記システムバス
    のバス権を獲得するバス制御手段と、前記フレームメモ
    リ領域の描画データを前記転送条件に従って前記システ
    ムバスを通して読みだす読出し手段を備えることを特徴
    とするナビゲ−ション装置。
14. 【請求項１４】 請求項１３において、 前記フレームメモリに展開される描画データは、車両の
    現在位置に応じて更新され、この更新に応じて画面上の
    地図がスクロールされることを特徴とするナビゲ−ショ
    ン装置。
15. 【請求項１５】 請求項１３または１４において、 ＣＰＵは、道路図や標識図などの複数の階層画面からな
    る前記地図データを画面ごとに伸長し、前記フレームメ
    モリ領域の画面毎に区切られた連続アドレス上に画素順
    に配置し、 前記表示インターフェイスは、前記転送条件で与えられ
    る画面枚数に従って読みだした描画データを重ね合わせ
    ることを特徴とするナビゲ−ション装置。