JPH09330061A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH09330061A JPH09330061A JP15063196A JP15063196A JPH09330061A JP H09330061 A JPH09330061 A JP H09330061A JP 15063196 A JP15063196 A JP 15063196A JP 15063196 A JP15063196 A JP 15063196A JP H09330061 A JPH09330061 A JP H09330061A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- scanning circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルに強い光を照射して投影表示する
ビデオプロジェクションシステムにおいて、光照射によ
る縦方向の映像尾引きを低減する。 【解決手段】 複数の画素と、水平走査回路と、垂直走
査回路と、水平走査回路の出力と制御信号により制御さ
れてビデオ信号を画素へ伝える複数個のスイッチとを備
え、前記スイッチの複数個を同時に導通することができ
る液晶表示装置において、前記複数個のスイッチを水平
ブランキング期間中に同時に導通するものである。
ビデオプロジェクションシステムにおいて、光照射によ
る縦方向の映像尾引きを低減する。 【解決手段】 複数の画素と、水平走査回路と、垂直走
査回路と、水平走査回路の出力と制御信号により制御さ
れてビデオ信号を画素へ伝える複数個のスイッチとを備
え、前記スイッチの複数個を同時に導通することができ
る液晶表示装置において、前記複数個のスイッチを水平
ブランキング期間中に同時に導通するものである。
Description
【０００１】
【発明の属する技術分野】本発明は強い光を照射して使
用される液晶表示装置およびその駆動方法に関するもの
である。
用される液晶表示装置およびその駆動方法に関するもの
である。
【０００２】
【従来の技術】近年、液晶表示装置に光を照射し、拡大
投影した画像をスクリーン上に表示するビデオプロジェ
クションシステムが利用されるようになってきた。
投影した画像をスクリーン上に表示するビデオプロジェ
クションシステムが利用されるようになってきた。
【０００３】図７は、従来のアクティブマトリクス型液
晶表示装置の構成図である。図７において、１は画素ト
ランジスタ、２は画素容量、３は液晶、４はゲート線、
５は画素容量電極線、６は信号線、７は垂直走査回路、
８は水平走査回路、９は水平走査回路の出力線、１０は
ビデオ信号入力線、１１はアナログスイッチである。
晶表示装置の構成図である。図７において、１は画素ト
ランジスタ、２は画素容量、３は液晶、４はゲート線、
５は画素容量電極線、６は信号線、７は垂直走査回路、
８は水平走査回路、９は水平走査回路の出力線、１０は
ビデオ信号入力線、１１はアナログスイッチである。
【０００４】ビデオ信号は外部よりビデオ信号入力線１
０へ入力され、水平走査回路８の出力に制御されたアナ
ログスイッチ１１により信号線６に伝えられる。水平走
査回路８は水平映像期間の間、アナログスイッチ１１を
左から右へと順次導通（以後オンと記す）するようなパ
ルスを出力し、アナログスイッチ１１によるビデオ信号
のサンプリング動作を行っている。また、垂直走査回路
７は垂直映像期間中、１水平走査期間幅のパルスをゲー
ト線４に順次出力して、垂直サンプリング動作を行って
いる。この垂直走査により、パルスが出力されたゲート
線４に接続された全画素トランジスタ１がオンし、信号
線６のビデオ信号を液晶３に伝える。したがって、外部
より入力されたビデオ信号は、水平走査回路８によって
選択されたアナログスイッチ１１により任意の信号線６
へ伝えられ、垂直走査回路７によって選択された画素ト
ランジスタ１により信号線６から任意の画素の液晶３に
伝えられる。液晶は印加された電圧によって透過率が変
化する光電効果を持つため、任意の画素をビデオ信号電
圧に応じた透過率に制御することができ、画像として表
示される。
０へ入力され、水平走査回路８の出力に制御されたアナ
ログスイッチ１１により信号線６に伝えられる。水平走
査回路８は水平映像期間の間、アナログスイッチ１１を
左から右へと順次導通（以後オンと記す）するようなパ
ルスを出力し、アナログスイッチ１１によるビデオ信号
のサンプリング動作を行っている。また、垂直走査回路
７は垂直映像期間中、１水平走査期間幅のパルスをゲー
ト線４に順次出力して、垂直サンプリング動作を行って
いる。この垂直走査により、パルスが出力されたゲート
線４に接続された全画素トランジスタ１がオンし、信号
線６のビデオ信号を液晶３に伝える。したがって、外部
より入力されたビデオ信号は、水平走査回路８によって
選択されたアナログスイッチ１１により任意の信号線６
へ伝えられ、垂直走査回路７によって選択された画素ト
ランジスタ１により信号線６から任意の画素の液晶３に
伝えられる。液晶は印加された電圧によって透過率が変
化する光電効果を持つため、任意の画素をビデオ信号電
圧に応じた透過率に制御することができ、画像として表
示される。
【０００５】なお、画素容量２は、画素トランジスタ１
および液晶３からのビデオ信号のリークによる液晶印加
電圧の変化を減らすために設けられるものである。
および液晶３からのビデオ信号のリークによる液晶印加
電圧の変化を減らすために設けられるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、画素トランジスタに光が照射されてリー
ク電流が発生した場合、信号線の情報が画素情報と混ざ
って縦方向に画像が尾を引くクロストークが発生する課
題があった。
来の構成では、画素トランジスタに光が照射されてリー
ク電流が発生した場合、信号線の情報が画素情報と混ざ
って縦方向に画像が尾を引くクロストークが発生する課
題があった。
【０００７】本発明は上記従来の課題点を解決するもの
で、光照射時のクロストークを軽減することができる液
晶表示装置を提供することを目的とする。
で、光照射時のクロストークを軽減することができる液
晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明の液晶表示装置は、全アナログスイッチを同
時にオンすることができる制御機能を備え、水平ブラン
キング期間中に全信号線に同一ビデオ信号を書き込む動
作を行うものである。
に、本発明の液晶表示装置は、全アナログスイッチを同
時にオンすることができる制御機能を備え、水平ブラン
キング期間中に全信号線に同一ビデオ信号を書き込む動
作を行うものである。
【０００９】この構成によって、同一信号線に接続され
た各画素での画素トランジスタのソース・ドレイン間に
１垂直走査期間中に印加される実効電圧値の差が小さく
でき、光が照射されても縦方向にほぼ均一な光リーク電
流を発生するため、クロストークとして視認しにくくで
きる。
た各画素での画素トランジスタのソース・ドレイン間に
１垂直走査期間中に印加される実効電圧値の差が小さく
でき、光が照射されても縦方向にほぼ均一な光リーク電
流を発生するため、クロストークとして視認しにくくで
きる。
【００１０】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１１】図１は本発明の第１の実施の形態における
液晶表示装置の構成図を示し、図２は液晶表示装置に入
力する信号波形を示すものである。図１において、１は
ＭＯＳ型の画素トランジスタ、２は画素容量、３は画素
トランジスタ１の一方の端子に接続された液晶、４は画
素トランジスタ１のゲートに接続されたゲート線、５は
画素容量２に接続された画素容量電極線、６は画素トラ
ンジスタ１の他方の端子に接続された信号線、７はゲー
ト線４を出力線とする垂直走査回路、８は水平走査回
路、９は水平走査回路の出力線、１０はビデオ信号入力
線、１１はビデオ信号入力線１０と信号線６間に接続さ
れたアナログスイッチ、１２は水平走査回路の出力線９
とＯＲゲート制御線１３とが入力端子に接続され、出力
端子がアナログスイッチ１１のゲートに接続されたＯＲ
ゲート、１３はＯＲゲート制御線である。図２におい
て、（ａ）はビデオ信号波形、（ｂ）はＯＲゲート制御
信号波形であり、ビデオ信号は図１のビデオ信号入力線
１０に印加され、ＯＲゲート制御信号は図１のＯＲゲー
ト制御線１３に印加される。
液晶表示装置の構成図を示し、図２は液晶表示装置に入
力する信号波形を示すものである。図１において、１は
ＭＯＳ型の画素トランジスタ、２は画素容量、３は画素
トランジスタ１の一方の端子に接続された液晶、４は画
素トランジスタ１のゲートに接続されたゲート線、５は
画素容量２に接続された画素容量電極線、６は画素トラ
ンジスタ１の他方の端子に接続された信号線、７はゲー
ト線４を出力線とする垂直走査回路、８は水平走査回
路、９は水平走査回路の出力線、１０はビデオ信号入力
線、１１はビデオ信号入力線１０と信号線６間に接続さ
れたアナログスイッチ、１２は水平走査回路の出力線９
とＯＲゲート制御線１３とが入力端子に接続され、出力
端子がアナログスイッチ１１のゲートに接続されたＯＲ
ゲート、１３はＯＲゲート制御線である。図２におい
て、（ａ）はビデオ信号波形、（ｂ）はＯＲゲート制御
信号波形であり、ビデオ信号は図１のビデオ信号入力線
１０に印加され、ＯＲゲート制御信号は図１のＯＲゲー
ト制御線１３に印加される。
【００１２】最初に、水平映像期間の動作について説明
する。この期間はＯＲゲート制御信号は低（ロー）レベ
ルとなっており、ＯＲゲート１２は水平走査回路８の出
力が高（ハイ）レベルのときにのみ、ハイレベル信号を
出力する。アナログスイッチ１１はＮチャネル型ＭＯＳ
トランジスタで構成されており、ＯＲゲート１２がハイ
レベル信号を出力したときにオンとなる。したがって、
水平映像期間は従来の液晶表示装置と同一動作を行う。
する。この期間はＯＲゲート制御信号は低（ロー）レベ
ルとなっており、ＯＲゲート１２は水平走査回路８の出
力が高（ハイ）レベルのときにのみ、ハイレベル信号を
出力する。アナログスイッチ１１はＮチャネル型ＭＯＳ
トランジスタで構成されており、ＯＲゲート１２がハイ
レベル信号を出力したときにオンとなる。したがって、
水平映像期間は従来の液晶表示装置と同一動作を行う。
【００１３】次に、水平ブランキング期間中では、ＯＲ
ゲート制御信号はハイレベルとなる。その結果、水平走
査回路の出力線９がすべてローレベルとなっているにも
関わらず、ＯＲゲート１２はハイレベル信号を出力して
すべてのアナログスイッチ１１をオンにする。一般に水
平ブランキング期間中のビデオ信号は図示するように最
大振幅を入力するが、ノーマリホワイト型の液晶表示装
置では黒信号であるため、すべての信号線６に黒信号が
書き込まれることとなる。このとき画素は保持動作を行
っているが、画素トランジスタ１にリーク電流が発生し
た場合、信号線６が黒信号の情報であるために、信号線
６に接続された縦方向の画素に均一に黒信号が混ざるこ
ととなる。そのため、縦方向に画像情報が混じりあうク
ロストークは発生しにくい。
ゲート制御信号はハイレベルとなる。その結果、水平走
査回路の出力線９がすべてローレベルとなっているにも
関わらず、ＯＲゲート１２はハイレベル信号を出力して
すべてのアナログスイッチ１１をオンにする。一般に水
平ブランキング期間中のビデオ信号は図示するように最
大振幅を入力するが、ノーマリホワイト型の液晶表示装
置では黒信号であるため、すべての信号線６に黒信号が
書き込まれることとなる。このとき画素は保持動作を行
っているが、画素トランジスタ１にリーク電流が発生し
た場合、信号線６が黒信号の情報であるために、信号線
６に接続された縦方向の画素に均一に黒信号が混ざるこ
ととなる。そのため、縦方向に画像情報が混じりあうク
ロストークは発生しにくい。
【００１４】図３は本発明の第２の実施の形態における
液晶表示装置の構成図を示し、図４は液晶表示装置に入
力する信号波形を示すものである。図３において、１〜
１１までは図１の名称と同じであり、１４は水平走査回
路の出力バッファ、１５は出力バッファの正電源線、１
６は出力バッファの負電源線である。図４において、
（ａ）はビデオ信号波形、（ｂ）は正電源電圧波形、
（ｃ）は負電源電圧波形であり、ビデオ信号は図３のビ
デオ信号入力線１０に、正電源電圧は図３の出力バッフ
ァの正電源線１５に、負電源電圧は図３の出力バッファ
の負電源線１６にそれぞれ印加される。
液晶表示装置の構成図を示し、図４は液晶表示装置に入
力する信号波形を示すものである。図３において、１〜
１１までは図１の名称と同じであり、１４は水平走査回
路の出力バッファ、１５は出力バッファの正電源線、１
６は出力バッファの負電源線である。図４において、
（ａ）はビデオ信号波形、（ｂ）は正電源電圧波形、
（ｃ）は負電源電圧波形であり、ビデオ信号は図３のビ
デオ信号入力線１０に、正電源電圧は図３の出力バッフ
ァの正電源線１５に、負電源電圧は図３の出力バッファ
の負電源線１６にそれぞれ印加される。
【００１５】水平映像期間では、出力バッファ１４の正
電源線１５にはハイレベル電圧が、負電源線１６にはロ
ーレベル電圧が印加されており、従来の液晶表示装置と
同一動作を行う。次に水平ブランキング期間中では、出
力バッファ１４の負電源線１６がハイレベルとなり、水
平走査回路の出力線９がすべてローレベルとなっている
にも関わらず、すべてのアナログスイッチ１１をオンに
して、第１の実施の形態と同様の動作を行って、クロス
トークを低減する。
電源線１５にはハイレベル電圧が、負電源線１６にはロ
ーレベル電圧が印加されており、従来の液晶表示装置と
同一動作を行う。次に水平ブランキング期間中では、出
力バッファ１４の負電源線１６がハイレベルとなり、水
平走査回路の出力線９がすべてローレベルとなっている
にも関わらず、すべてのアナログスイッチ１１をオンに
して、第１の実施の形態と同様の動作を行って、クロス
トークを低減する。
【００１６】図５は本発明の第３の実施の形態における
ビデオ信号を示すものである。このビデオ信号は、水平
ブランキング期間中の信号振幅を最大振幅とせず、中間
調レベルの振幅としている。そのため、保持動作を行っ
ている画素トランジスタ１の液晶側の端子と信号線６の
間に印加される電圧を小さくできる。薄膜トランジスタ
で作られる画素トランジスタ１は、図６で示されるよう
にソース・ドレイン間電圧ＶＤＳが大きいほどリーク電
流は増加するが、本実施の形態における液晶表示装置で
はＶＤＳを小さくできるのでリーク電流を減らすことが
できる。なお、ＶＧＳはゲート・ソース間電圧であり、
ＩＤＳはドレイン・ソース間電流である。以上のよう
に、水平ブランキング期間中のビデオ信号振幅を中間調
レベルとすることにより、同じビデオ信号振幅でもリー
ク電流が小さいため液晶に印加される実効電圧を大きく
することができ、透過率特性を低しきい値化することが
可能となる。
ビデオ信号を示すものである。このビデオ信号は、水平
ブランキング期間中の信号振幅を最大振幅とせず、中間
調レベルの振幅としている。そのため、保持動作を行っ
ている画素トランジスタ１の液晶側の端子と信号線６の
間に印加される電圧を小さくできる。薄膜トランジスタ
で作られる画素トランジスタ１は、図６で示されるよう
にソース・ドレイン間電圧ＶＤＳが大きいほどリーク電
流は増加するが、本実施の形態における液晶表示装置で
はＶＤＳを小さくできるのでリーク電流を減らすことが
できる。なお、ＶＧＳはゲート・ソース間電圧であり、
ＩＤＳはドレイン・ソース間電流である。以上のよう
に、水平ブランキング期間中のビデオ信号振幅を中間調
レベルとすることにより、同じビデオ信号振幅でもリー
ク電流が小さいため液晶に印加される実効電圧を大きく
することができ、透過率特性を低しきい値化することが
可能となる。
【００１７】なお、実施の形態に用いられる画素トラン
ジスタはアモルファスシリコンあるいはポリシリコンで
形成される薄膜トランジスタでも、結晶シリコントラン
ジスタでもよく、また薄膜ダイオードのような２端子素
子でもよい。また、垂直走査回路、水平走査回路、アナ
ログスイッチ、ＯＲゲート、出力バッファ、薄膜トラン
ジスタで形成した内蔵回路でも、外部回路でもかまわな
い。また、アナログスイッチ１１のすべてをオンできる
こととしたが、液晶の有効表示部のみに関するアナログ
スイッチでもかまわない。また、第３の実施の形態では
水平ブランキング期間中のビデオ信号振幅を中間調レベ
ルとしたが、白レベル等の階調でもかまわない。
ジスタはアモルファスシリコンあるいはポリシリコンで
形成される薄膜トランジスタでも、結晶シリコントラン
ジスタでもよく、また薄膜ダイオードのような２端子素
子でもよい。また、垂直走査回路、水平走査回路、アナ
ログスイッチ、ＯＲゲート、出力バッファ、薄膜トラン
ジスタで形成した内蔵回路でも、外部回路でもかまわな
い。また、アナログスイッチ１１のすべてをオンできる
こととしたが、液晶の有効表示部のみに関するアナログ
スイッチでもかまわない。また、第３の実施の形態では
水平ブランキング期間中のビデオ信号振幅を中間調レベ
ルとしたが、白レベル等の階調でもかまわない。
【００１８】
【発明の効果】以上のように本発明はすべてのアナログ
スイッチをオンすることができる制御回路を設けること
により、クロストークを低減することができる優れた液
晶表示装置を実現できるものである。
スイッチをオンすることができる制御回路を設けること
により、クロストークを低減することができる優れた液
晶表示装置を実現できるものである。
【図１】本発明の第１の実施の形態における液晶表示装
置の構成図
置の構成図
【図２】本発明の第１の実施の形態における液晶表示装
置に入力する信号波形図
置に入力する信号波形図
【図３】本発明の第２の実施の形態における液晶表示装
置の構成図
置の構成図
【図４】本発明の第２の実施の形態における液晶表示装
置に入力する信号波形図
置に入力する信号波形図
【図５】本発明の第３の実施の形態における液晶表示装
置に入力する信号図
置に入力する信号図
【図６】薄膜トランジスタの電流電圧特性図
【図７】従来の液晶表示装置の構成図
【符号の説明】 １ 画素トランジスタ ２ 画素容量 ３ 液晶 ４ ゲート線 ５ 画素容量電極線 ６ 信号線 ７ 垂直走査回路 ８ 水平走査回路 ９ 水平走査回路の出力線 １０ ビデオ信号入力線 １１ アナログスイッチ １２ ＯＲゲート １３ ＯＲゲート制御線 １４ 水平走査回路の出力バッファ １５ 出力バッファの正電源線 １６ 出力バッファの負電源線
Claims (5)
- 【請求項１】 複数の画素と、水平走査回路と、垂直走
査回路と、前記水平走査回路の出力と制御信号により制
御されてビデオ信号を前記画素へ伝える複数個のスイッ
チとを備え、前記制御信号により前記スイッチの複数個
を同時に導通することができる液晶表示装置。 - 【請求項２】 スイッチがＯＲゲートとトランジスタと
で構成されていることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】 スイッチが出力バッファとトランジスタ
とで構成されていることを特徴とする請求項１記載の液
晶表示装置。 - 【請求項４】 複数の画素と、水平走査回路と、垂直走
査回路と、前記水平走査回路の出力と制御信号により制
御されてビデオ信号を前記画素へ伝える複数個のスイッ
チとを備え、前記制御信号により前記スイッチの複数個
を同時に導通することができる液晶表示装置において、
前記複数個のスイッチを水平ブランキング期間中に同時
に導通させることを特徴とする液晶表示装置の駆動方
法。 - 【請求項５】 複数の画素と、水平走査回路と、垂直走
査回路と、前記水平走査回路の出力と制御信号により制
御されてビデオ信号を前記画素へ伝える複数個のスイッ
チとを備え、前記スイッチの複数個を同時に導通するこ
とができる液晶表示装置において、前記複数個のスイッ
チを水平ブランキング期間中に同時に導通し、前記液晶
表示装置の外部より入力されるビデオ信号の水平ブラン
キング期間中の電圧振幅を、最大値より小さくすること
を特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15063196A JPH09330061A (ja) | 1996-06-12 | 1996-06-12 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15063196A JPH09330061A (ja) | 1996-06-12 | 1996-06-12 | 液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330061A true JPH09330061A (ja) | 1997-12-22 |
Family
ID=15501082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15063196A Pending JPH09330061A (ja) | 1996-06-12 | 1996-06-12 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330061A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258804A (ja) * | 2001-02-28 | 2002-09-11 | Toshiba Corp | 平面表示装置 |
| JP2006030970A (ja) * | 2004-06-17 | 2006-02-02 | Seiko Epson Corp | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 |
| US7042431B1 (en) | 1999-11-09 | 2006-05-09 | Sharp Kabushiki Kaisha | Image display device and driving method of the same |
-
1996
- 1996-06-12 JP JP15063196A patent/JPH09330061A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042431B1 (en) | 1999-11-09 | 2006-05-09 | Sharp Kabushiki Kaisha | Image display device and driving method of the same |
| JP2002258804A (ja) * | 2001-02-28 | 2002-09-11 | Toshiba Corp | 平面表示装置 |
| JP2006030970A (ja) * | 2004-06-17 | 2006-02-02 | Seiko Epson Corp | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3899886B2 (ja) | 画像表示装置 | |
| JP3496431B2 (ja) | 表示装置及びその駆動方法 | |
| US4393380A (en) | Liquid crystal display systems | |
| KR100323911B1 (ko) | 액티브 매트릭스 표시장치 및 그의 구동방법 | |
| CN109949759B (zh) | 扫描信号补偿方法、扫描信号补偿电路及显示器 | |
| US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
| KR100205259B1 (ko) | 액티브매트릭스 액정디스플레이의 구동회로 | |
| US7508367B2 (en) | Drive circuit for improved brightness control in liquid crystal displays and method therefor | |
| KR100367527B1 (ko) | 화상표시장치 | |
| JP2007079599A (ja) | 画像表示装置 | |
| JPH09330061A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2641340B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0126077B2 (ja) | ||
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JP3481349B2 (ja) | 画像表示装置 | |
| JPH08179364A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH0451835B2 (ja) | ||
| JPH0458036B2 (ja) | ||
| CN115657353B (zh) | 像素电路、像素控制方法和显示装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JPH04106521A (ja) | 液晶表示装置の駆動方法 | |
| JPH07333577A (ja) | 液晶表示装置 | |
| JPH08313870A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JPH07199157A (ja) | 液晶表示装置 | |
| JP2962338B2 (ja) | 液晶表示装置の駆動方法を実現するデータ出力回路 |