JPH09326566A - 多層集合基板 - Google Patents
多層集合基板Info
- Publication number
- JPH09326566A JPH09326566A JP8143115A JP14311596A JPH09326566A JP H09326566 A JPH09326566 A JP H09326566A JP 8143115 A JP8143115 A JP 8143115A JP 14311596 A JP14311596 A JP 14311596A JP H09326566 A JPH09326566 A JP H09326566A
- Authority
- JP
- Japan
- Prior art keywords
- positioning means
- multilayer
- multilayer aggregate
- inspection
- aggregate substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 検査箇所の座標をあらかじめ測定せずに、自
動測定が可能な多層集合基板を提供する。 【解決手段】 １０は、多層集合基板であり、チタン酸
バリウム等を含有する誘電体セラミックで構成される複
数枚のセラミックシート（図示せず）を積層焼結するこ
とにより形成される。この際、多層集合基板１０は製品
部１１と製品部１１の周辺に形成される耳部１２で構成
されており、製品部１１には回路素子（図示せず）が内
蔵され、多層集合基板１０の耳部１２には位置決め手段
１４が設けられる位置決め手段領域１５が形成されてい
る。すなわち、回路素子が形成されていない箇所に位置
決め手段１４が形成されている。そして、多層集合基板
１０の製品部１１から切り出されたものが多層回路基板
１３となる。
動測定が可能な多層集合基板を提供する。 【解決手段】 １０は、多層集合基板であり、チタン酸
バリウム等を含有する誘電体セラミックで構成される複
数枚のセラミックシート（図示せず）を積層焼結するこ
とにより形成される。この際、多層集合基板１０は製品
部１１と製品部１１の周辺に形成される耳部１２で構成
されており、製品部１１には回路素子（図示せず）が内
蔵され、多層集合基板１０の耳部１２には位置決め手段
１４が設けられる位置決め手段領域１５が形成されてい
る。すなわち、回路素子が形成されていない箇所に位置
決め手段１４が形成されている。そして、多層集合基板
１０の製品部１１から切り出されたものが多層回路基板
１３となる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路素子を内蔵し
た多層集合基板に関し、特に、回路素子の位置を決定す
るための位置決め手段を設けた多層集合基板に関する。
た多層集合基板に関し、特に、回路素子の位置を決定す
るための位置決め手段を設けた多層集合基板に関する。
【０００２】
【従来の技術】例えば、コンデンサ、インダクタンス等
の回路素子を内蔵した多層回路基板は、電極及び回路パ
ターンを印刷した複数の絶縁性シートを積層焼成してな
る多層集合基板から機械的に切り出すことにより得られ
る。この際、絶縁性シートとしては、代表的なものとし
て、セラミックシートが用いられる。
の回路素子を内蔵した多層回路基板は、電極及び回路パ
ターンを印刷した複数の絶縁性シートを積層焼成してな
る多層集合基板から機械的に切り出すことにより得られ
る。この際、絶縁性シートとしては、代表的なものとし
て、セラミックシートが用いられる。
【０００３】従来の多層集合基板の構成を、図４を用い
て説明する。図４において、１は多層集合基板１であ
り、例えば、チタン酸バリウム等を含有する誘電体セラ
ミックで構成される、複数枚のセラミックシート（図示
せず）を積層焼成することにより形成される。この際、
多層集合基板１は製品部２と製品部２の外周に形成され
た耳部３で構成されており、製品部２には電極及び回路
パターン等で形成される回路素子（図示せず）が内蔵さ
れている。また、多層集合基板１の製品部２から切り出
されたものが多層回路基板４となる。
て説明する。図４において、１は多層集合基板１であ
り、例えば、チタン酸バリウム等を含有する誘電体セラ
ミックで構成される、複数枚のセラミックシート（図示
せず）を積層焼成することにより形成される。この際、
多層集合基板１は製品部２と製品部２の外周に形成され
た耳部３で構成されており、製品部２には電極及び回路
パターン等で形成される回路素子（図示せず）が内蔵さ
れている。また、多層集合基板１の製品部２から切り出
されたものが多層回路基板４となる。
【０００４】なお、多層集合基板１は、焼成時に収縮す
るため、収縮ばらつきや歪みを有する。
るため、収縮ばらつきや歪みを有する。
【０００５】そして、多層集合基板１を形成した後、多
層集合基板１の製品部２に内蔵されている回路素子（図
示せず）の電気特性検査のために導通検査を行う。
層集合基板１の製品部２に内蔵されている回路素子（図
示せず）の電気特性検査のために導通検査を行う。
【０００６】この導通検査を、例えば図５に示すよう
に、ブレーク前に多層集合基板の状態のままで行う場合
には、その導通検査の方法としては、 導通検査の際に、検査箇所の位置決めを目視にて行
い、手動測定により検査する、 検査箇所の座標をあらかじめ測定し、自動測定機にそ
の座標を入力して、自動測定により検査する、等があげ
られる。
に、ブレーク前に多層集合基板の状態のままで行う場合
には、その導通検査の方法としては、 導通検査の際に、検査箇所の位置決めを目視にて行
い、手動測定により検査する、 検査箇所の座標をあらかじめ測定し、自動測定機にそ
の座標を入力して、自動測定により検査する、等があげ
られる。
【０００７】また、この導通検査を、例えば図６に示す
ように、ブレーク後に多層回路基板とした状態で行う場
合には、その導通検査の方法としては、 多層集合基板１の製品部２から切り出された多層回路
基板４にして、手動測定あるいは自動測定により検査す
る、等があげられる。
ように、ブレーク後に多層回路基板とした状態で行う場
合には、その導通検査の方法としては、 多層集合基板１の製品部２から切り出された多層回路
基板４にして、手動測定あるいは自動測定により検査す
る、等があげられる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た多層集合基板においては、上述のの導通検査の方法
の場合には、手動測定により検査を行うため検査時間が
長くなる、表裏両面に電極が設けられていると検査が困
難となる、等の問題点がある。
た多層集合基板においては、上述のの導通検査の方法
の場合には、手動測定により検査を行うため検査時間が
長くなる、表裏両面に電極が設けられていると検査が困
難となる、等の問題点がある。
【０００９】また、の導通検査の方法の場合には、検
査箇所の座標をあらかじめ測定しておく必要があるため
検査時間が長くなる、等の問題点がある。
査箇所の座標をあらかじめ測定しておく必要があるため
検査時間が長くなる、等の問題点がある。
【００１０】さらに、の導通検査の方法の場合には、
多層集合基板の製品部から多層回路基板を切り出すため
検査後は１つ１つの多層回路基板の状態で取り扱わなけ
ればならない、等の問題点がある。
多層集合基板の製品部から多層回路基板を切り出すため
検査後は１つ１つの多層回路基板の状態で取り扱わなけ
ればならない、等の問題点がある。
【００１１】本発明は、検査箇所の座標をあらかじめ測
定せずに、自動測定が可能な多層集合基板を提供するこ
とを目的とする。
定せずに、自動測定が可能な多層集合基板を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、少なくとも電極及び回路パターンとを
印刷した複数枚の絶縁体シートを積層焼成し、前記電極
及び前記回路パターンの少なくとも一方で構成される回
路素子を内蔵した多層集合基板において、表面及び裏面
の少なくとも一方に位置決め手段を設けたことを特徴と
する。
ため、本発明は、少なくとも電極及び回路パターンとを
印刷した複数枚の絶縁体シートを積層焼成し、前記電極
及び前記回路パターンの少なくとも一方で構成される回
路素子を内蔵した多層集合基板において、表面及び裏面
の少なくとも一方に位置決め手段を設けたことを特徴と
する。
【００１３】また、前記位置決め手段を、前記回路素子
が形成されていない箇所に設けることを特徴とする。
が形成されていない箇所に設けることを特徴とする。
【００１４】また、前記位置決め手段を、中央部近傍及
び端部近傍の少なくとも一方に設けることを特徴とす
る。
び端部近傍の少なくとも一方に設けることを特徴とす
る。
【００１５】また、前記位置決め手段を、前記電極及び
前記回路パターンの少なくとも一方と同時に形成するこ
とを特徴とする。
前記回路パターンの少なくとも一方と同時に形成するこ
とを特徴とする。
【００１６】本発明の多層集合基板によれば、表面及び
裏面の少なくとも一方に位置決め手段を設けているた
め、多層集合基板が収縮ばらつきや歪みを有していて
も、その位置決め手段から、検査箇所の座標を計算によ
り求めることができる。従って、検査箇所の座標をあら
かじめ測定しておく必要がない。
裏面の少なくとも一方に位置決め手段を設けているた
め、多層集合基板が収縮ばらつきや歪みを有していて
も、その位置決め手段から、検査箇所の座標を計算によ
り求めることができる。従って、検査箇所の座標をあら
かじめ測定しておく必要がない。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明の一実施例に係る多層
集合基板の上面図を示す。１０は、多層集合基板であ
り、例えば、チタン酸バリウム等を含有する誘電体セラ
ミックで構成される、複数枚の絶縁性シート、例えばセ
ラミックシート（図示せず）を積層焼成することにより
形成される。
施例を説明する。図１に、本発明の一実施例に係る多層
集合基板の上面図を示す。１０は、多層集合基板であ
り、例えば、チタン酸バリウム等を含有する誘電体セラ
ミックで構成される、複数枚の絶縁性シート、例えばセ
ラミックシート（図示せず）を積層焼成することにより
形成される。
【００１８】この際、多層集合基板１０は製品部１１と
製品部１１の外周に形成された耳部１２で構成されてお
り、製品部１１には回路素子（図示せず）が内蔵される
多層回路基板１３が形成され、多層集合基板１０の端
部、すなわち耳部１２には略丸印からなる位置決め手段
１４が設けられる位置決め手段領域１５が形成されてい
る。すなわち、回路素子が形成されていない箇所に、位
置決め手段１４が形成されていることになる。
製品部１１の外周に形成された耳部１２で構成されてお
り、製品部１１には回路素子（図示せず）が内蔵される
多層回路基板１３が形成され、多層集合基板１０の端
部、すなわち耳部１２には略丸印からなる位置決め手段
１４が設けられる位置決め手段領域１５が形成されてい
る。すなわち、回路素子が形成されていない箇所に、位
置決め手段１４が形成されていることになる。
【００１９】ここで、図２に示すように、多層集合基板
１０の耳部１２の８か所に、位置決め手段Ｍ１〜Ｍ８が
配置されている場合について、検査箇所Ｐの座標を計算
により求める方法について説明する。
１０の耳部１２の８か所に、位置決め手段Ｍ１〜Ｍ８が
配置されている場合について、検査箇所Ｐの座標を計算
により求める方法について説明する。
【００２０】まず、８か所の位置決め手段Ｍ１〜Ｍ８の
座標を測定により求める。ここでは、Ｍ１（Ｘ１，Ｙ
１）、Ｍ２（Ｘ２，Ｙ２）、Ｍ３（Ｘ３，Ｙ３）、Ｍ４
（Ｘ４，Ｙ４）、Ｍ５（Ｘ５，Ｙ５）、Ｍ６（Ｘ６，Ｙ
６）、Ｍ７（Ｘ７，Ｙ７）、Ｍ８（Ｘ８，Ｙ８）とす
る。
座標を測定により求める。ここでは、Ｍ１（Ｘ１，Ｙ
１）、Ｍ２（Ｘ２，Ｙ２）、Ｍ３（Ｘ３，Ｙ３）、Ｍ４
（Ｘ４，Ｙ４）、Ｍ５（Ｘ５，Ｙ５）、Ｍ６（Ｘ６，Ｙ
６）、Ｍ７（Ｘ７，Ｙ７）、Ｍ８（Ｘ８，Ｙ８）とす
る。
【００２１】次いで、位置決め手段Ｍ２、Ｍ４、Ｍ５及
びＭ７から、直線Ｍ２−Ｍ７と直線Ｍ４−Ｍ５との交点
として、以下の式で多層集合基板１０の中心Ｃ（Ｘｏ，
Ｙｏ）を算出する。
びＭ７から、直線Ｍ２−Ｍ７と直線Ｍ４−Ｍ５との交点
として、以下の式で多層集合基板１０の中心Ｃ（Ｘｏ，
Ｙｏ）を算出する。
【００２２】
【数１】
【００２３】そして、検査箇所Ｐ（ＸＰ，ＹＰ）を、多
層集合基板１０を直線Ｍ２−Ｍ７と直線Ｍ４−Ｍ５とで
縦横に４分割することにより形成された領域Ａの横ｍ個
目、縦ｎ個目に位置するものとし、以下の式で算出する
ことができる。
層集合基板１０を直線Ｍ２−Ｍ７と直線Ｍ４−Ｍ５とで
縦横に４分割することにより形成された領域Ａの横ｍ個
目、縦ｎ個目に位置するものとし、以下の式で算出する
ことができる。
【００２４】この際、中心Ｃは領域Ａの横ｍｏ個目、縦
ｎｏ個目に位置するものとし、点Ｑ、Ｒの座標はそれぞ
れ（ＸＱ，ＹＱ）、（ＸＲ，ＹＲ）とする。なお、ａ、
ｂは多層回路基板（製品）の横方向及び縦方向の寸法を
示す。
ｎｏ個目に位置するものとし、点Ｑ、Ｒの座標はそれぞ
れ（ＸＱ，ＹＱ）、（ＸＲ，ＹＲ）とする。なお、ａ、
ｂは多層回路基板（製品）の横方向及び縦方向の寸法を
示す。
【００２５】
【数２】
【００２６】上記の説明では、領域Ａについて示した
が、他のＢ、Ｃ、Ｄ領域では、位置決め手段Ｍ１、Ｍ
２、Ｍ４を下表のように別の位置決め手段に置き換える
ことにより算出が可能となる。
が、他のＢ、Ｃ、Ｄ領域では、位置決め手段Ｍ１、Ｍ
２、Ｍ４を下表のように別の位置決め手段に置き換える
ことにより算出が可能となる。
【００２７】
【表１】
【００２８】上述したように、上記の実施例によれば、
（１）式〜（４）式を用いることにより、検査箇所Ｐの
座標を計算から、簡単に求める、すなわち、ＣＣＤカメ
ラ等によるセンシング機能の付いた自動測定機にて、位
置決め手段Ｍ１〜Ｍ８の座標を読み込み、その位置決め
手段Ｍ１〜Ｍ８の座標から検査箇所Ｐの座標を算出する
ことができる。
（１）式〜（４）式を用いることにより、検査箇所Ｐの
座標を計算から、簡単に求める、すなわち、ＣＣＤカメ
ラ等によるセンシング機能の付いた自動測定機にて、位
置決め手段Ｍ１〜Ｍ８の座標を読み込み、その位置決め
手段Ｍ１〜Ｍ８の座標から検査箇所Ｐの座標を算出する
ことができる。
【００２９】従って、複数の検査箇所の座標をあらかじ
め１つ１つ測定しておく必要がないため、自動測定によ
る導通検査の時間を短縮することができる。
め１つ１つ測定しておく必要がないため、自動測定によ
る導通検査の時間を短縮することができる。
【００３０】また、多層集合基板の歪みも補正すること
ができる。
ができる。
【００３１】さらに、多層集合基板の状態で導通検査を
行うことができるため、検査後も多層集合基板の状態で
工程を流すことができる。すなわち、導通検査後の工程
となるトリミング工程、部品実装工程等を多層集合基板
の状態で流すことができるため、それらの工程の実施が
短時間で可能となる。
行うことができるため、検査後も多層集合基板の状態で
工程を流すことができる。すなわち、導通検査後の工程
となるトリミング工程、部品実装工程等を多層集合基板
の状態で流すことができるため、それらの工程の実施が
短時間で可能となる。
【００３２】また、位置決め手段の形状を円形状として
いるため、ＣＣＤカメラ等によるセンシング時にピント
がズレても重心位置がずれない。従って、正確に位置決
め手段の座標を読み込むことができる。特に、直径が
０．１ｍｍ以上の円形状にすることにより、効果をより
増大することができる。
いるため、ＣＣＤカメラ等によるセンシング時にピント
がズレても重心位置がずれない。従って、正確に位置決
め手段の座標を読み込むことができる。特に、直径が
０．１ｍｍ以上の円形状にすることにより、効果をより
増大することができる。
【００３３】なお、上記の実施例においては、位置決め
手段が多層集合基板の耳部の８か所に設けられている場
合について説明したが、位置決め手段は少なくとも４か
所に設けられていればよく、数を減らせば位置決め手段
の不良の確率を小さくすることが、数を増やせば検査箇
所の位置決め精度をより向上させることが可能となる。
手段が多層集合基板の耳部の８か所に設けられている場
合について説明したが、位置決め手段は少なくとも４か
所に設けられていればよく、数を減らせば位置決め手段
の不良の確率を小さくすることが、数を増やせば検査箇
所の位置決め精度をより向上させることが可能となる。
【００３４】また、位置決め手段が多層集合基板の表面
に設けられている場合について説明したが、多層集合基
板の表面及び裏面の少なくとも一方に設けられていれば
よい。
に設けられている場合について説明したが、多層集合基
板の表面及び裏面の少なくとも一方に設けられていれば
よい。
【００３５】さらに、位置決め手段が多層集合基板の耳
部に設けられている場合について説明したが、多層集合
基板の回路素子が形成されていない箇所に設けられてい
ればよい。
部に設けられている場合について説明したが、多層集合
基板の回路素子が形成されていない箇所に設けられてい
ればよい。
【００３６】また、位置決め手段の形状は、本発明の実
施にあたって必須の条件となるものではない。例えば、
図３（ａ）〜図３（ｄ）に示すような、形状でもよい。
施にあたって必須の条件となるものではない。例えば、
図３（ａ）〜図３（ｄ）に示すような、形状でもよい。
【００３７】
【発明の効果】本発明の多層集合基板によれば、位置決
め手段の座標を測定し、その位置決め手段の座標から複
数の検査箇所の座標を算出することができる。従って、
複数の検査箇所の座標をあらかじめ１つ１つ測定してお
く必要がないため、自動測定による導通検査の時間を短
縮することができる。また、多層集合基板の収縮ばらつ
きや歪みも補正することができる。
め手段の座標を測定し、その位置決め手段の座標から複
数の検査箇所の座標を算出することができる。従って、
複数の検査箇所の座標をあらかじめ１つ１つ測定してお
く必要がないため、自動測定による導通検査の時間を短
縮することができる。また、多層集合基板の収縮ばらつ
きや歪みも補正することができる。
【００３８】さらに、多層集合基板の状態で導通検査を
行うことができるため、検査後も多層集合基板の状態で
工程を流すことができる。すなわち、導通検査後の工程
となる抵抗形成工程、部品実装工程等を多層集合基板の
状態で流すことができるため、それらの工程の実施が短
時間で可能となる。
行うことができるため、検査後も多層集合基板の状態で
工程を流すことができる。すなわち、導通検査後の工程
となる抵抗形成工程、部品実装工程等を多層集合基板の
状態で流すことができるため、それらの工程の実施が短
時間で可能となる。
【図１】本発明の多層集合基板に係る一実施例の上面図
である。
である。
【図２】検査箇所を算出する方法を説明するための多層
集合基板の上面図である。
集合基板の上面図である。
【図３】位置決め手段の形状を示す上面図である。
【図４】従来の多層集合基板の上面図である。
【図５】多層回路基板の製造工程フローの一例を示す図
である。
である。
【図６】多層回路基板の製造工程フローの別の一例を示
す図である。
す図である。
１０ 多層集合基板 １２ 耳部（端部近傍） １４ 位置決め手段
Claims (4)
- 【請求項１】 少なくとも電極及び回路パターンとを印
刷した複数枚の絶縁体シートを積層焼成し、前記電極及
び前記回路パターンの少なくとも一方で構成される回路
素子を内蔵した多層集合基板において、 表面及び裏面の少なくとも一方に位置決め手段を設けた
ことを特徴とする多層集合基板。 - 【請求項２】 前記位置決め手段を、前記回路素子が形
成されていない箇所に設けることを特徴とする請求項１
に記載の多層集合基板。 - 【請求項３】 前記位置決め手段を、中央部近傍及び端
部近傍の少なくとも一方に設けることを特徴とする請求
項２に記載の多層集合基板。 - 【請求項４】 前記位置決め手段を、前記電極及び前記
回路パターンの少なくとも一方と同時に形成することを
特徴とする請求項１乃至請求項３に記載の多層集合基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8143115A JPH09326566A (ja) | 1996-06-05 | 1996-06-05 | 多層集合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8143115A JPH09326566A (ja) | 1996-06-05 | 1996-06-05 | 多層集合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326566A true JPH09326566A (ja) | 1997-12-16 |
Family
ID=15331271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8143115A Pending JPH09326566A (ja) | 1996-06-05 | 1996-06-05 | 多層集合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244585A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | プリント配線板 |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| CN103008711A (zh) * | 2012-12-21 | 2013-04-03 | 东莞生益电子有限公司 | 电路板钻孔对位方法 |
-
1996
- 1996-06-05 JP JP8143115A patent/JPH09326566A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244585A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | プリント配線板 |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| CN103008711A (zh) * | 2012-12-21 | 2013-04-03 | 东莞生益电子有限公司 | 电路板钻孔对位方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201417639A (zh) | 電路板及其製作方法 | |
| JPH09326566A (ja) | 多層集合基板 | |
| CN210467599U (zh) | 一种多层陶瓷电容器 | |
| JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
| KR100796172B1 (ko) | 비접촉 싱글사이드 프로브 구조 | |
| CN210467598U (zh) | 一种多层陶瓷电容器 | |
| JP2000294935A (ja) | 多層基板及び多層基板の検査方法 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| KR101251852B1 (ko) | 다층인쇄회로기판 불량 검사 방법 | |
| US11683891B2 (en) | Inspection method of printed wiring board | |
| JP6699215B2 (ja) | プリント配線板 | |
| JP2001007534A (ja) | 多層セラミック配線基板およびその検査方法 | |
| JP6221967B2 (ja) | 音声回路製品の検査システム及び音声回路製品 | |
| CN115597487B (zh) | 一种用于测量印刷电路板层间偏移量的测量方法 | |
| JPH07243985A (ja) | プリント配線板の精度確認方法 | |
| JPH09275274A (ja) | 多層集合基板 | |
| JPH09312237A (ja) | 積層電子部品 | |
| JPH0870165A (ja) | プリント基板 | |
| JP2612858B2 (ja) | 層間ずれの検査構造を有する多層回路基板 | |
| JP2002261425A (ja) | 回路基板の製造方法 | |
| JPH09214080A (ja) | プリント配線板 | |
| KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
| JP4251013B2 (ja) | チップ型電子部品の選別装置 | |
| JPH0682881U (ja) | 多層印刷配線板 | |
| JP2006066632A (ja) | 回路基板とその検査方法 |