JPH09321625A - ディジタル方式のアナログ積算器 - Google Patents
ディジタル方式のアナログ積算器Info
- Publication number
- JPH09321625A JPH09321625A JP13731396A JP13731396A JPH09321625A JP H09321625 A JPH09321625 A JP H09321625A JP 13731396 A JP13731396 A JP 13731396A JP 13731396 A JP13731396 A JP 13731396A JP H09321625 A JPH09321625 A JP H09321625A
- Authority
- JP
- Japan
- Prior art keywords
- value
- integrated
- input data
- error
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 積算誤差を小さくする。
【解決手段】 アナログ信号を演算周期でサンプリング
してＡ／Ｄ変換する。演算周期タイマＯＮ毎に、Ａ／Ｄ
変換されたデータの今回値Ｘ１を第１のメモリに、前回
値Ｘ２を第２のメモリに格納し（Ｓ２，Ｓ３）、Ｘ１と
Ｘ２の平均値Ｍを演算し（Ｓ４）、求めた平均値Ｍを順
次加算して積算値Ｓを得る（Ｓ５）。Ａ／Ｄ変換データ
をそのまま積算した場合、演算周期をＴとすると前回値
をＡ，今回値をＡ＋ｄとした場合、前回値の積算値はＴ
・Ａ，今回値の積算値はＴ・Ａ＋Ｔ・ｄとなり階段状と
なり誤差を生ずるが、上記平均値ＭはＴ・Ａ＋Ｔ・ｄ／
２となり、Ｔ・ｄ／２により斜線化されることになるの
で、Ｍを順次積算することで、誤差の少ない積算値Ｓが
求まる。
してＡ／Ｄ変換する。演算周期タイマＯＮ毎に、Ａ／Ｄ
変換されたデータの今回値Ｘ１を第１のメモリに、前回
値Ｘ２を第２のメモリに格納し（Ｓ２，Ｓ３）、Ｘ１と
Ｘ２の平均値Ｍを演算し（Ｓ４）、求めた平均値Ｍを順
次加算して積算値Ｓを得る（Ｓ５）。Ａ／Ｄ変換データ
をそのまま積算した場合、演算周期をＴとすると前回値
をＡ，今回値をＡ＋ｄとした場合、前回値の積算値はＴ
・Ａ，今回値の積算値はＴ・Ａ＋Ｔ・ｄとなり階段状と
なり誤差を生ずるが、上記平均値ＭはＴ・Ａ＋Ｔ・ｄ／
２となり、Ｔ・ｄ／２により斜線化されることになるの
で、Ｍを順次積算することで、誤差の少ない積算値Ｓが
求まる。
Description
【０００１】
【発明の属する技術分野】本発明は、演算周期毎の誤差
を小さくできるディジタル方式のアナログ積算器に関す
るものである。
を小さくできるディジタル方式のアナログ積算器に関す
るものである。
【０００２】
【従来の技術】ディジタル方式のアナログ積算器は、ア
ナログ信号を演算周期毎にサンプリングしてＡ／Ｄ変換
し、この変換データを積算することでアナログ積算値を
求めている（図４）。
ナログ信号を演算周期毎にサンプリングしてＡ／Ｄ変換
し、この変換データを積算することでアナログ積算値を
求めている（図４）。
【０００３】
【発明が解決しようとする課題】アナログ信号が図５の
ように変化した場合、アナログ積算値は斜線部分の面積
Ｓに当たる。しかし、前記従来のディジタル方式では演
算周期毎にアナログ信号の瞬時値を読み取り、積算して
いるので、図４の斜線部分が誤差として常に積算され
る。この誤差を少なくして積算精度を上げるためには、
演算周期を早めてサンプリングし、Ａ／Ｄ変換して積算
をすればよいが、演算周期を早めるには限度がある。
ように変化した場合、アナログ積算値は斜線部分の面積
Ｓに当たる。しかし、前記従来のディジタル方式では演
算周期毎にアナログ信号の瞬時値を読み取り、積算して
いるので、図４の斜線部分が誤差として常に積算され
る。この誤差を少なくして積算精度を上げるためには、
演算周期を早めてサンプリングし、Ａ／Ｄ変換して積算
をすればよいが、演算周期を早めるには限度がある。
【０００４】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは演算周
期を早めることなく積算精度を向上することができるデ
ィジタル方式のアナログ積算器を提供することにある。
てなされたものであり、その目的とするところは演算周
期を早めることなく積算精度を向上することができるデ
ィジタル方式のアナログ積算器を提供することにある。
【０００５】
【課題を解決するための手段】本発明のディジタル方式
のアナログ積算器は、アナログ入力信号をサンプリング
してＡ／Ｄ変換して入力データを出力するＡ／Ｄ変換手
段と、演算周期タイマのオン毎に入力データの今回値と
前回値を格納するメモリ手段と、演算周期タイマのオン
毎にメモリ手段からの入力データの今回値と前回値を取
り込んでその平均値を求める平均値演算手段と、この演
算手段からの平均値を積算する加算手段とからなるもの
である。
のアナログ積算器は、アナログ入力信号をサンプリング
してＡ／Ｄ変換して入力データを出力するＡ／Ｄ変換手
段と、演算周期タイマのオン毎に入力データの今回値と
前回値を格納するメモリ手段と、演算周期タイマのオン
毎にメモリ手段からの入力データの今回値と前回値を取
り込んでその平均値を求める平均値演算手段と、この演
算手段からの平均値を積算する加算手段とからなるもの
である。
【０００６】
【発明の実施の形態】アナログ信号を演算周期でサンプ
リングし、Ａ／Ｄ変換する。この変換された入力データ
を図１のフローにより積算する。図１について、演算周
期タイマのＯＮ毎に、第１のメモリに格納されている入
力データを前回値データＸ２として第２のメモリに格納
し、Ａ／Ｄ変換手段からの新たな入力データを今回値デ
ータＸ１として第１のメモリに格納し（Ｓ２，Ｓ３）、
第１，第２のメモリからの今回値データＸ１と前回値デ
ータＸ２を取り入れてデータＸ１とＸ２の平均値Ｍ＝
（Ｘ１＋Ｘ２）／２を演算し（Ｓ４）、この平均値Ｍを
前回までの積算値Ｓに加算する（Ｓ５）。この処理Ｓ１
〜Ｓ５を演算周期タイマＯＮ毎に繰り返してアナログ積
算値Ｓを求める。
リングし、Ａ／Ｄ変換する。この変換された入力データ
を図１のフローにより積算する。図１について、演算周
期タイマのＯＮ毎に、第１のメモリに格納されている入
力データを前回値データＸ２として第２のメモリに格納
し、Ａ／Ｄ変換手段からの新たな入力データを今回値デ
ータＸ１として第１のメモリに格納し（Ｓ２，Ｓ３）、
第１，第２のメモリからの今回値データＸ１と前回値デ
ータＸ２を取り入れてデータＸ１とＸ２の平均値Ｍ＝
（Ｘ１＋Ｘ２）／２を演算し（Ｓ４）、この平均値Ｍを
前回までの積算値Ｓに加算する（Ｓ５）。この処理Ｓ１
〜Ｓ５を演算周期タイマＯＮ毎に繰り返してアナログ積
算値Ｓを求める。
【０００７】上記入力データＸ１と前回入力データＸ２
の平均値Ｍは図２のように折線化されたものとなる。そ
の理由を説明する。入力データの前回値（ｔ0時の値）
をＡ，今回値（ｔ1時の値）を（Ａ＋ｄ）とする。また
ｔ1−ｔ0を演算周期Ｔとする。
の平均値Ｍは図２のように折線化されたものとなる。そ
の理由を説明する。入力データの前回値（ｔ0時の値）
をＡ，今回値（ｔ1時の値）を（Ａ＋ｄ）とする。また
ｔ1−ｔ0を演算周期Ｔとする。
【０００８】従来の方法では、要するに、前回積算値を
Ｔ・Ａで表し、今回積算値をＴ・（Ａ＋ｄ）で表してい
る。
Ｔ・Ａで表し、今回積算値をＴ・（Ａ＋ｄ）で表してい
る。
【０００９】この平均値をとると、（１）式となる。
【００１０】
【数１】
【００１１】これは図２のように折線化した時の平均値
（面積）と等しくなる。しかして、上記平均値Ｍは折線
化された平均値ということができる。したがって、アナ
ログ信号が図５の曲線で入力した場合、演算周期Ｔ毎に
演算される平均値Ｍは図３のような折線となるので、平
均値Ｍを積算した積算値Ｓは従来法による積算値（図
４）より誤差が少なくなる。
（面積）と等しくなる。しかして、上記平均値Ｍは折線
化された平均値ということができる。したがって、アナ
ログ信号が図５の曲線で入力した場合、演算周期Ｔ毎に
演算される平均値Ｍは図３のような折線となるので、平
均値Ｍを積算した積算値Ｓは従来法による積算値（図
４）より誤差が少なくなる。
【００１２】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００１３】（１）演算周期毎に入力データとその前回
値の平均を取っているので、演算周期毎の誤差が極めて
小さくなる。
値の平均を取っているので、演算周期毎の誤差が極めて
小さくなる。
【００１４】（２）このため演算周期を速めることなく
精度よくアナログ積算値を得ることができる。
精度よくアナログ積算値を得ることができる。
【図１】入力データ積算の処理フロー図。
【図２】折線化の説明図。
【図３】折線化された波形図。
【図４】従来法によるアナログ積算の誤差説明図。
【図５】アナログ入力波形図。
Ｘ１…今回値データ Ｘ２…前回値データ Ｍ…平均値データ Ｔ…演算周期
Claims (1)
- 【請求項１】 アナログ入力信号をサンプリングしてＡ
／Ｄ変換して入力データを出力するＡ／Ｄ変換手段と、 演算周期タイマのオン毎に入力データの今回値と前回値
を格納するメモリ手段と、 演算周期タイマのオン毎にメモリ手段からの入力データ
の今回値と前回値を取り込んでその平均値を求める平均
値演算手段と、 この演算手段からの平均値を積算する加算手段と、から
なることを特徴としたディジタル方式のアナログ積算
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731396A JPH09321625A (ja) | 1996-05-31 | 1996-05-31 | ディジタル方式のアナログ積算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731396A JPH09321625A (ja) | 1996-05-31 | 1996-05-31 | ディジタル方式のアナログ積算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321625A true JPH09321625A (ja) | 1997-12-12 |
Family
ID=15195774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13731396A Pending JPH09321625A (ja) | 1996-05-31 | 1996-05-31 | ディジタル方式のアナログ積算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089494A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 回転機の制御装置、制御システムおよび制御方法 |
-
1996
- 1996-05-31 JP JP13731396A patent/JPH09321625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089494A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 回転機の制御装置、制御システムおよび制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09321625A (ja) | ディジタル方式のアナログ積算器 | |
| JP2600821B2 (ja) | 標本化周波数変換装置 | |
| JP3602078B2 (ja) | 人工衛星の姿勢検出装置 | |
| JP3858574B2 (ja) | 人工衛星のオフライン広帯域姿勢検出装置及びその方法 | |
| JPS62203199A (ja) | ピツチ周期抽出方式 | |
| JPH10160507A (ja) | ピーク検出装置 | |
| JP4458635B2 (ja) | フレーム補正装置 | |
| JPH11241927A (ja) | 位置検出装置 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP3007256B2 (ja) | 速度可変データ入力制御装置 | |
| JP3592432B2 (ja) | エンコーダにおける正弦波信号の振幅補正方法 | |
| JP2905212B2 (ja) | デジタルレベル検出器 | |
| JP2635616B2 (ja) | デジタルサンプルレートコンバータ | |
| JP3268867B2 (ja) | デジタルサーボ装置 | |
| JPH08114632A (ja) | ノイズ除去装置 | |
| JP2550597B2 (ja) | ２乗器 | |
| JPH05315960A (ja) | アナログデータの高速デジタル変換方法 | |
| JPS6025100A (ja) | 波形記憶装置 | |
| JP2676832B2 (ja) | ベジェ曲線近似回路 | |
| KR0152029B1 (ko) | 보간기법을 이용한 동기가산 평균화장치 및 그 방법 | |
| JP2557736B2 (ja) | ゴーストリデューサ装置 | |
| JPS63177619A (ja) | デジタルサンプルレ−トコンバ−ト制御回路 | |
| JPH09121139A (ja) | アナログフィルタ | |
| JP2541166B2 (ja) | 学習制御方法 | |
| JPH08256029A (ja) | 自動利得制御デ−タの作成方法 |