JPH09321332A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPH09321332A JPH09321332A JP8138506A JP13850696A JPH09321332A JP H09321332 A JPH09321332 A JP H09321332A JP 8138506 A JP8138506 A JP 8138506A JP 13850696 A JP13850696 A JP 13850696A JP H09321332 A JPH09321332 A JP H09321332A
- Authority
- JP
- Japan
- Prior art keywords
- region
- guard ring
- type inp
- film
- ring region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高速光応答特性の劣化を防止でき、かつ素子
の信頼性の向上が図れる半導体受光素子の製造方法を提
供する。 【解決手段】 n型InPキャップ層１８には、各々方法に
より、n型InP増倍層１６との境界に至るp型ガードリン
グ領域２０、p型拡散領域２２が形成されている。ガー
ドリング領域２０は、Beをイオン注入、熱処理で低濃
度、傾斜型PN接合を形成し、p型拡散領域２２は、受光
領域２４及びガードリング領域２０の表面領域に至る領
域であり、Zn又はCdを熱拡散し、高濃度、階段型PN接合
を形成されている。n型InPキャップ層１８、p型ガード
リング領域２０、p型拡散領域２２上に選択拡散となる
絶縁膜２６が形成されている。また、受光領域２４上に
形成される絶縁膜の膜厚を制御し、反射率を小さくした
ARコート膜２８となっている。
の信頼性の向上が図れる半導体受光素子の製造方法を提
供する。 【解決手段】 n型InPキャップ層１８には、各々方法に
より、n型InP増倍層１６との境界に至るp型ガードリン
グ領域２０、p型拡散領域２２が形成されている。ガー
ドリング領域２０は、Beをイオン注入、熱処理で低濃
度、傾斜型PN接合を形成し、p型拡散領域２２は、受光
領域２４及びガードリング領域２０の表面領域に至る領
域であり、Zn又はCdを熱拡散し、高濃度、階段型PN接合
を形成されている。n型InPキャップ層１８、p型ガード
リング領域２０、p型拡散領域２２上に選択拡散となる
絶縁膜２６が形成されている。また、受光領域２４上に
形成される絶縁膜の膜厚を制御し、反射率を小さくした
ARコート膜２８となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信、特に１μ
m帯波長領域の光を高速で光電変換する半導体受光素
子、特にアバランシェ受光素子の製造方法に関するもの
である。
m帯波長領域の光を高速で光電変換する半導体受光素
子、特にアバランシェ受光素子の製造方法に関するもの
である。
【０００２】
【従来の技術】従来、このような分野の半導体受光素子
の技術としては、文献「光通信素子工学−発光・受光素
子−工学図書、米津 宏雄、pp.419型420」にされるも
のがあった。
の技術としては、文献「光通信素子工学−発光・受光素
子−工学図書、米津 宏雄、pp.419型420」にされるも
のがあった。
【０００３】従来より、高感度及び高速応答の受光素子
としてアバランシェフォトダイオード（以下、ＡＰＤ
（Avalanche Photo Diode）と称する）が提案されてい
る。ＡＰＤは、PN接合による光起電力効果及びアバラン
シェ増倍による増幅作用を利用した受光素子であり、内
部増幅作用を備える。素子の受光部のPN接合部分に逆方
向電圧を印加して高電界を形成すると、光の照射で発生
したキャリアがこの高電界により衝突イオン化を起こ
し、この結果、アバランシェ増倍を起こす。PN接合の耐
圧降伏は接合中央部よりも、接合周辺部で先に発生す
る。この接合周辺部での早期降伏を防止し、素子受光面
全体に均一なアバランシェ増倍を生じるようにするため
に、接合周辺部の電界を弱めるガードリングを設けるこ
とが行われる。このガードリングを形成するために種々
の構造、工夫が検討されている。
としてアバランシェフォトダイオード（以下、ＡＰＤ
（Avalanche Photo Diode）と称する）が提案されてい
る。ＡＰＤは、PN接合による光起電力効果及びアバラン
シェ増倍による増幅作用を利用した受光素子であり、内
部増幅作用を備える。素子の受光部のPN接合部分に逆方
向電圧を印加して高電界を形成すると、光の照射で発生
したキャリアがこの高電界により衝突イオン化を起こ
し、この結果、アバランシェ増倍を起こす。PN接合の耐
圧降伏は接合中央部よりも、接合周辺部で先に発生す
る。この接合周辺部での早期降伏を防止し、素子受光面
全体に均一なアバランシェ増倍を生じるようにするため
に、接合周辺部の電界を弱めるガードリングを設けるこ
とが行われる。このガードリングを形成するために種々
の構造、工夫が検討されている。
【０００４】上記文献において、ガードリング領域は、
Beをイオン注入、熱処理で低濃度、傾斜型PN接合を形成
し、受光領域は、Zn、Cd等を熱拡散し、高濃度、階段型
PN接合を形成する。電界強度分布を領域で変えることに
よって、接合周辺部の電界を弱めることによって、ガー
ドリング領域を形成される。
Beをイオン注入、熱処理で低濃度、傾斜型PN接合を形成
し、受光領域は、Zn、Cd等を熱拡散し、高濃度、階段型
PN接合を形成する。電界強度分布を領域で変えることに
よって、接合周辺部の電界を弱めることによって、ガー
ドリング領域を形成される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体受光素子は、ガードリング領域の表面キャリア濃
度が低いため、この表面にP側電極を形成すると空乏層
がP側電極に達し、早期降伏し、PN接合の耐圧降伏を低
下させる。このため、の表面キャリア濃度の低いガード
リング領域上にP側電極を形成することができないた
め、P側電極のコンタクト面積が小さくなり、オーミッ
クコンタクト抵抗が大きくなり、素子のシリーズ抵抗が
大きくなり、高速光応答特性の劣化を生じるという問題
があった。
半導体受光素子は、ガードリング領域の表面キャリア濃
度が低いため、この表面にP側電極を形成すると空乏層
がP側電極に達し、早期降伏し、PN接合の耐圧降伏を低
下させる。このため、の表面キャリア濃度の低いガード
リング領域上にP側電極を形成することができないた
め、P側電極のコンタクト面積が小さくなり、オーミッ
クコンタクト抵抗が大きくなり、素子のシリーズ抵抗が
大きくなり、高速光応答特性の劣化を生じるという問題
があった。
【０００６】また、P側電極のコンタクト面積を増加す
ることによって、オーミックコンタクト抵抗を減少させ
ると、接合面積が増加し、素子容量が増加し、、高速光
応答特性の劣化を生じるという問題があった。
ることによって、オーミックコンタクト抵抗を減少させ
ると、接合面積が増加し、素子容量が増加し、、高速光
応答特性の劣化を生じるという問題があった。
【０００７】また、ガードリング領域の表面キャリア濃
度を高くするために、Beの２重イオン注入を行い、表面
キャリア濃度の向上を図り、上記の問題を避ける方法が
あるが、高濃度にイオン注入した場合、結晶性の劣化が
生じ、また、イオン活性化率の低下が生じ、表面キャリ
ア濃度の増加には限界があり、素子信頼性の低下を招く
という問題点があった。
度を高くするために、Beの２重イオン注入を行い、表面
キャリア濃度の向上を図り、上記の問題を避ける方法が
あるが、高濃度にイオン注入した場合、結晶性の劣化が
生じ、また、イオン活性化率の低下が生じ、表面キャリ
ア濃度の増加には限界があり、素子信頼性の低下を招く
という問題点があった。
【０００８】本発明は、上述の問題を解決した半導体受
光素子の製造方法を提供することを目的とする。
光素子の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
第１の発明の半導体受光素子の製造方法は、第１導電型
のInP基板の上に第１導電型のInPバッファ層、第１導電
型のInGaAs光吸収層、第１導電型のInP増倍層、第１導
電型のInPキャップ層を順次形成する工程と、前記キャ
ップ層内のガードリング領域のみに選択的にBeをイオン
注入し、かつ熱処理する工程と、前記ガードリング領域
の外側に位置する前記キャップ層の表面を覆うようにSi
xNy膜を形成する工程と、前記ガードリング領域に位置
する前記キャップ層の表面から前記SixNy膜上に延在す
るようにSiO2膜を形成する工程と、前記SixNy膜及びSiO
2膜をマスクとして用いて前記ガードリング領域の内側
に位置する前記キャップ層に対し２族のZn又はCdを熱拡
散する工程とを有することを特徴とする。
第１の発明の半導体受光素子の製造方法は、第１導電型
のInP基板の上に第１導電型のInPバッファ層、第１導電
型のInGaAs光吸収層、第１導電型のInP増倍層、第１導
電型のInPキャップ層を順次形成する工程と、前記キャ
ップ層内のガードリング領域のみに選択的にBeをイオン
注入し、かつ熱処理する工程と、前記ガードリング領域
の外側に位置する前記キャップ層の表面を覆うようにSi
xNy膜を形成する工程と、前記ガードリング領域に位置
する前記キャップ層の表面から前記SixNy膜上に延在す
るようにSiO2膜を形成する工程と、前記SixNy膜及びSiO
2膜をマスクとして用いて前記ガードリング領域の内側
に位置する前記キャップ層に対し２族のZn又はCdを熱拡
散する工程とを有することを特徴とする。
【００１０】また、第２の発明の半導体受光素子の製造
方法は、第１導電型のInP基板の上に第１導電型のInPバ
ッファ層、第１導電型のInGaAs光吸収層、第１導電型の
InP増倍層、ガードリング領域を有する第１導電型のInP
キャップ層を順次形成する工程と、前記ガードリング領
域の外側に位置する前記キャップ層の表面を覆うように
SixNy膜を形成する工程と、前記ガードリング領域に位
置する前記キャップ層の表面から前記SixNy膜上に延在
するようにSiO2膜を形成する工程と、前記SixNy膜及びS
iO2膜をマスクとして用いて前記ガードリング領域の内
側に位置する前記キャップ層に対し２族のZn又はCdを熱
拡散する工程とを有することを特徴とする。
方法は、第１導電型のInP基板の上に第１導電型のInPバ
ッファ層、第１導電型のInGaAs光吸収層、第１導電型の
InP増倍層、ガードリング領域を有する第１導電型のInP
キャップ層を順次形成する工程と、前記ガードリング領
域の外側に位置する前記キャップ層の表面を覆うように
SixNy膜を形成する工程と、前記ガードリング領域に位
置する前記キャップ層の表面から前記SixNy膜上に延在
するようにSiO2膜を形成する工程と、前記SixNy膜及びS
iO2膜をマスクとして用いて前記ガードリング領域の内
側に位置する前記キャップ層に対し２族のZn又はCdを熱
拡散する工程とを有することを特徴とする。
【００１１】
（本発明の第１の実施の形態）図１は、本発明の第１の
実施の形態のプレーナ型APDの一構成例を示す断面の斜
視図である。また、図２は、本発明の第１の実施の形態
のプレーナ型APDの製造方法を説明するための断面工程
図である。
実施の形態のプレーナ型APDの一構成例を示す断面の斜
視図である。また、図２は、本発明の第１の実施の形態
のプレーナ型APDの製造方法を説明するための断面工程
図である。
【００１２】図１に示すＡＰＤは、InGaAs系化合物半導
体を用いたものであり、n型InP基板１０の上にn型InPバ
ッファ層１２、n型InGaAs光吸収層１４、n型InP増倍層
１６、n型InPキャップ層１８が、順次結晶成長法により
形成されている。
体を用いたものであり、n型InP基板１０の上にn型InPバ
ッファ層１２、n型InGaAs光吸収層１４、n型InP増倍層
１６、n型InPキャップ層１８が、順次結晶成長法により
形成されている。
【００１３】n型InPキャップ層１８には、各々方法によ
り、n型InP増倍層１６との境界に至るp型ガードリング
領域２０、p型拡散領域２２が形成されている。ガード
リング領域２０は、Beをイオン注入、熱処理で低濃度、
傾斜型PN接合を形成し、p型拡散領域２２は、受光領域
２４及びガードリング領域２０の表面領域に至る領域で
あり、Zn又はCdを熱拡散し、高濃度、階段型PN接合を形
成されている。
り、n型InP増倍層１６との境界に至るp型ガードリング
領域２０、p型拡散領域２２が形成されている。ガード
リング領域２０は、Beをイオン注入、熱処理で低濃度、
傾斜型PN接合を形成し、p型拡散領域２２は、受光領域
２４及びガードリング領域２０の表面領域に至る領域で
あり、Zn又はCdを熱拡散し、高濃度、階段型PN接合を形
成されている。
【００１４】n型InPキャップ層１８、p型ガードリング
領域２０、p型拡散領域２２上に選択拡散となる絶縁膜
２６が形成されている。
領域２０、p型拡散領域２２上に選択拡散となる絶縁膜
２６が形成されている。
【００１５】また、受光領域２４上に形成される絶縁膜
の膜厚を制御し、反射率を小さくしたARコート膜２８と
なっている。
の膜厚を制御し、反射率を小さくしたARコート膜２８と
なっている。
【００１６】p型拡散領域２２の周辺部の上面の絶縁膜
２６、２８は露出し、その上にP側電極３０が形成さ
れ、n型InP基板１０の下面にはN側電極３２が形成され
ている。
２６、２８は露出し、その上にP側電極３０が形成さ
れ、n型InP基板１０の下面にはN側電極３２が形成され
ている。
【００１７】次に、本発明の第１の実施の形態のプレー
ナ型APDの製造方法につき図２を用いて説明する。
ナ型APDの製造方法につき図２を用いて説明する。
【００１８】先ず、図２(A)に示すようにn型InP基板１
０上にn型InPバッファ層１２、n型InGaAs光吸収層１
４、n型InP増倍層１６、n型InPキャップ層１８が、順次
結晶成長法により形成する。
０上にn型InPバッファ層１２、n型InGaAs光吸収層１
４、n型InP増倍層１６、n型InPキャップ層１８が、順次
結晶成長法により形成する。
【００１９】次に、図２(B)に示すように、ガードリン
グ領域２０のみ選択的にBeをイオン注入、熱処理によっ
て、低濃度、傾斜型PN接合を形成する。
グ領域２０のみ選択的にBeをイオン注入、熱処理によっ
て、低濃度、傾斜型PN接合を形成する。
【００２０】次に、図２(C)に示すように、選択拡散マ
スク２６はSixNy膜３４と、この上に形成されるSiO2膜
３６とからなる２層構造で形成する。ここで、ガードリ
ング領域２０はSiO2膜３６のみで覆われるように形成さ
れる。
スク２６はSixNy膜３４と、この上に形成されるSiO2膜
３６とからなる２層構造で形成する。ここで、ガードリ
ング領域２０はSiO2膜３６のみで覆われるように形成さ
れる。
【００２１】具体的な製造工程としては、ガードリング
領域２０の外側に位置するキャップ層１８の表面を覆う
ようにSixNy膜３４を形成し、その後、ガードリング領
域２０に位置するキャップ層１８の表面からSixNy膜３
４上に延在するようにSiO2膜３６を形成する。
領域２０の外側に位置するキャップ層１８の表面を覆う
ようにSixNy膜３４を形成し、その後、ガードリング領
域２０に位置するキャップ層１８の表面からSixNy膜３
４上に延在するようにSiO2膜３６を形成する。
【００２２】このようにして形成された選択拡散マスク
２６を用いて、Zn又はCdを熱拡散すると、図２(D)に示
すようにp型拡散領域２２は、受光領域２４及びガード
リング領域２０の表面領域に至る領域に形成される。
２６を用いて、Zn又はCdを熱拡散すると、図２(D)に示
すようにp型拡散領域２２は、受光領域２４及びガード
リング領域２０の表面領域に至る領域に形成される。
【００２３】この後、p型ガードリング領域２０、p型拡
散領域２２上にSixNyからなる絶縁膜でARコート膜を形
成する。
散領域２２上にSixNyからなる絶縁膜でARコート膜を形
成する。
【００２４】次に、図１に示すとおりp型拡散領域２２
の周辺部の上面の選択拡散マスク２６を選択的に露出さ
せ、その上にP側電極３０が形成する。
の周辺部の上面の選択拡散マスク２６を選択的に露出さ
せ、その上にP側電極３０が形成する。
【００２５】さらに、n型InP基板１０の下面にN側電極
３２が形成する。
３２が形成する。
【００２６】上述の本願発明の半導体受光素子の製造方
法による効果の裏付けにつき、図３を用いて説明する。
法による効果の裏付けにつき、図３を用いて説明する。
【００２７】ここで、図３は選択拡散マスクとしての材
料と拡散領域との依存性を示しているInP基板４０と拡
散領域３８の部位が示される断面図であり、図３(A)は
選択拡散マスクとしてSiO2膜４２を用いる場合、図３
(B)は選択拡散マスクとしてSixNy膜４４を用いる場合で
ある。
料と拡散領域との依存性を示しているInP基板４０と拡
散領域３８の部位が示される断面図であり、図３(A)は
選択拡散マスクとしてSiO2膜４２を用いる場合、図３
(B)は選択拡散マスクとしてSixNy膜４４を用いる場合で
ある。
【００２８】Zn又はCdを熱拡散した場合、SiO2膜とInP
の膨張係数の差が大きいため、拡散の横拡がりが大き
く、図３(A)に示すような、拡散形状となり、p型拡散領
域が得られる。また、SixNy膜のみで形成される１層構
造の拡散マスクを用いて、Zn、Cd等を熱拡散した場合、
SixNy膜とInPの膨張係数の差が小さいため、拡散の横拡
がりが小さく、図３(B)に示すような、拡散形状とな
り、p型拡散領域が得られる。
の膨張係数の差が大きいため、拡散の横拡がりが大き
く、図３(A)に示すような、拡散形状となり、p型拡散領
域が得られる。また、SixNy膜のみで形成される１層構
造の拡散マスクを用いて、Zn、Cd等を熱拡散した場合、
SixNy膜とInPの膨張係数の差が小さいため、拡散の横拡
がりが小さく、図３(B)に示すような、拡散形状とな
り、p型拡散領域が得られる。
【００２９】本願発明の第１の実施の形態で用いられる
選択拡散マスクは図２に示されるとおり、SixNy膜と、
この上に形成されるSiO2膜とからなる２層構造で形成さ
れ、ここで、ガードリング領域はSiO2膜のみで覆われる
ように形成したので、SiO2膜のみで覆われる拡散マスク
領域では、拡散の横拡がりが生じ、SixNy膜の上にSiO2
膜で形成される２層構造の部分では、この横拡がりを止
めることができ、p型拡散領域は、受光領域及びガード
リング領域の表面領域に至る領域に形成される。
選択拡散マスクは図２に示されるとおり、SixNy膜と、
この上に形成されるSiO2膜とからなる２層構造で形成さ
れ、ここで、ガードリング領域はSiO2膜のみで覆われる
ように形成したので、SiO2膜のみで覆われる拡散マスク
領域では、拡散の横拡がりが生じ、SixNy膜の上にSiO2
膜で形成される２層構造の部分では、この横拡がりを止
めることができ、p型拡散領域は、受光領域及びガード
リング領域の表面領域に至る領域に形成される。
【００３０】（本願発明の第２の実施の形態）本願発明
の第２の実施の形態は、二回拡散することによって、浅
い拡散領域であるガードリング領域と深い拡散である受
光領域を形成した構造の受光素子に本願発明の製造方法
を適用したものである。
の第２の実施の形態は、二回拡散することによって、浅
い拡散領域であるガードリング領域と深い拡散である受
光領域を形成した構造の受光素子に本願発明の製造方法
を適用したものである。
【００３１】図４は、本発明の第２の実施の形態のプレ
ーナ型APDの一構成例を示す断面の斜視図である。ま
た、図５は、本発明の第２の実施の形態のプレーナ型AP
Dの製造方法を説明するための断面工程図である。
ーナ型APDの一構成例を示す断面の斜視図である。ま
た、図５は、本発明の第２の実施の形態のプレーナ型AP
Dの製造方法を説明するための断面工程図である。
【００３２】図４に示すＡＰＤは、InGaAs系化合物半導
体を用いたものであり、n型InP基板１０の上にn型InPバ
ッファ層１２、n型InGaAs光吸収層１４、n型InP増倍層
１６、n型InPキャップ層１８が、順次結晶成長法により
形成されている。
体を用いたものであり、n型InP基板１０の上にn型InPバ
ッファ層１２、n型InGaAs光吸収層１４、n型InP増倍層
１６、n型InPキャップ層１８が、順次結晶成長法により
形成されている。
【００３３】n型InPキャップ層１８には、Zn又はCdを熱
拡散し、n型InPキャップ層１８の中間までの浅いp型拡
散領域からなるガードリング領域１００、n型InP増倍層
１６との境界に至る深いp型拡散領域からなる受光領域
１１０が形成されている。
拡散し、n型InPキャップ層１８の中間までの浅いp型拡
散領域からなるガードリング領域１００、n型InP増倍層
１６との境界に至る深いp型拡散領域からなる受光領域
１１０が形成されている。
【００３４】ガードリング領域１００及び受光領域１１
０以外の領域に位置するn型InPキャップ層１８上に選択
的に選択拡散マスクとなる２層の絶縁膜２６が形成され
ている。
０以外の領域に位置するn型InPキャップ層１８上に選択
的に選択拡散マスクとなる２層の絶縁膜２６が形成され
ている。
【００３５】また、絶縁膜の膜厚を制御し、反射率を小
さくしたARコート膜２８が、受光領域１２０上に形成さ
れる。
さくしたARコート膜２８が、受光領域１２０上に形成さ
れる。
【００３６】ガードリング領域１００及び受光領域１１
０以外の領域に位置する絶縁膜２６、２８は露出し、そ
の上にP側電極３０が形成され、n型InP基板１０の下面
にはＮ側電極３２が形成されている。
０以外の領域に位置する絶縁膜２６、２８は露出し、そ
の上にP側電極３０が形成され、n型InP基板１０の下面
にはＮ側電極３２が形成されている。
【００３７】次に、本発明の第２の実施の形態のプレー
ナ型ＡＰＤの製造方法につき図５を用いて説明する。
ナ型ＡＰＤの製造方法につき図５を用いて説明する。
【００３８】図５は、本発明のガードリングを備えるプ
レーナ型ＡＰＤの製造方法を示す断面図である。
レーナ型ＡＰＤの製造方法を示す断面図である。
【００３９】先ず、図５(A)に示すようにn型InP基板１
０上にn型InPバッファ層１２、n型InGaAs光吸収層１
４、n型InP増倍層１６、n型InPキャップ層１８が、順次
結晶成長法により形成する。
０上にn型InPバッファ層１２、n型InGaAs光吸収層１
４、n型InP増倍層１６、n型InPキャップ層１８が、順次
結晶成長法により形成する。
【００４０】次に、選択拡散マスクを図５(B)に示すよ
うに、SixNy膜３４と、この上に形成されるSiO2膜３６
とからなる２層構造で形成する。ここで、ガードリング
領域２０はSiO2膜３６のみで覆われるように形成され
る。
うに、SixNy膜３４と、この上に形成されるSiO2膜３６
とからなる２層構造で形成する。ここで、ガードリング
領域２０はSiO2膜３６のみで覆われるように形成され
る。
【００４１】具体的な製造工程としては、ガードリング
領域２０の外側に位置するキャップ層１８の表面を覆う
ように膜３４を形成し、その後、ガードリング領域２０
に位置するキャップ層１８の表面からSixNy膜３４上に
延在するようにSiO2膜３６を形成する。
領域２０の外側に位置するキャップ層１８の表面を覆う
ように膜３４を形成し、その後、ガードリング領域２０
に位置するキャップ層１８の表面からSixNy膜３４上に
延在するようにSiO2膜３６を形成する。
【００４２】このようにして形成された選択拡散マスク
２６を用いて、Zn又はCdを熱拡散すると、図５(C)に示
すようにn型InPキャップ層１８の中間までの浅いp型拡
散領域からなるガードリング領域１００、n型InP増倍層
１６との境界に至る深いp型拡散領域からなる受光領域
１１０が形成される。ここで、SiO2膜３６の膜厚を500
〜1000 Åすることによって、ガードリング領域１００
の拡散深さを制御する。
２６を用いて、Zn又はCdを熱拡散すると、図５(C)に示
すようにn型InPキャップ層１８の中間までの浅いp型拡
散領域からなるガードリング領域１００、n型InP増倍層
１６との境界に至る深いp型拡散領域からなる受光領域
１１０が形成される。ここで、SiO2膜３６の膜厚を500
〜1000 Åすることによって、ガードリング領域１００
の拡散深さを制御する。
【００４３】次に、絶縁膜の膜厚を制御し、反射率を小
さくしたARコート膜２８が、受光領域１２０上に形成さ
れる。
さくしたARコート膜２８が、受光領域１２０上に形成さ
れる。
【００４４】ガードリング領域１００及び受光領域１１
０以外の領域に位置する絶縁膜２６、２８は露出し、そ
の上にP側電極３０が形成され、n型InP基板１０の下面
にはN側電極３２が形成されている。
０以外の領域に位置する絶縁膜２６、２８は露出し、そ
の上にP側電極３０が形成され、n型InP基板１０の下面
にはN側電極３２が形成されている。
【００４５】上述の本願発明の第２の実施の形態は、本
願発明の第１の実施の形態で既に説明した選択拡散マス
クとしての材料と拡散領域との依存性を利用しており、
本願発明の選択拡散マスクを用いて、Zn、Cd等を熱拡散
すると、SiO2膜３６のみで形成される１層の拡散マスク
領域では、拡散の横拡がりが生じ、SixNy膜３４上にSiO
2膜３６で形成される２層構造の部分では、この横拡が
りを止めることができ、図５(C)に示すようにn型InPキ
ャップ層１８の中間までの浅いp型拡散領域からなるガ
ードリング領域１００、n型InP増倍層１６との境界に至
る深いp型拡散領域からなる受光領域１１０が一度に形
成される。
願発明の第１の実施の形態で既に説明した選択拡散マス
クとしての材料と拡散領域との依存性を利用しており、
本願発明の選択拡散マスクを用いて、Zn、Cd等を熱拡散
すると、SiO2膜３６のみで形成される１層の拡散マスク
領域では、拡散の横拡がりが生じ、SixNy膜３４上にSiO
2膜３６で形成される２層構造の部分では、この横拡が
りを止めることができ、図５(C)に示すようにn型InPキ
ャップ層１８の中間までの浅いp型拡散領域からなるガ
ードリング領域１００、n型InP増倍層１６との境界に至
る深いp型拡散領域からなる受光領域１１０が一度に形
成される。
【００４６】また、ガードリング領域１００上に形成さ
れるSiO2膜３６の膜厚によって、ガードリング領域１０
０の拡散深さが変化し、膜厚が小さいほど、拡散深さは
深くなる。
れるSiO2膜３６の膜厚によって、ガードリング領域１０
０の拡散深さが変化し、膜厚が小さいほど、拡散深さは
深くなる。
【００４７】また、SiO2膜３６の膜厚を500〜1000 Åす
ることによって、ガードリング領域１００の拡散深さを
受光領域１１０の拡散深さに対して、1〜0.5 μm 浅く
制御することができる。
ることによって、ガードリング領域１００の拡散深さを
受光領域１１０の拡散深さに対して、1〜0.5 μm 浅く
制御することができる。
【００４８】
【発明の効果】以上、詳細に説明したように、本願発明
の半導体受光素子の製造方法によれば、以下のような効
果を奏することができる。
の半導体受光素子の製造方法によれば、以下のような効
果を奏することができる。
【００４９】（１）本願発明の第１の実施の形態では、
ガードリング領域の表面領域に至るp型拡散領域にP側電
極を形成した場合、ガードリング領域の表面キャリア濃
度の高くした領域で、空乏層の拡がりを停めることがで
き、空乏層が形成されたP側電極まで達すなく、早期降
伏し、PN接合の耐圧降伏を低下しない。このため、接合
面積を大きくすることなく、P側電極のコンタクト面積
を大きくすることができ、オーミックコンタクト抵抗を
小さくでき、素子のシリーズ抵抗が小さくなり、高速光
応答特性の劣化を防止できる。また、高濃度イオン注入
に比べ、結晶の劣化が少なく、素子の暗電流の増加、信
頼性の低下がなく、ガードリング領域の表面キャリア濃
度が高くすることができる。
ガードリング領域の表面領域に至るp型拡散領域にP側電
極を形成した場合、ガードリング領域の表面キャリア濃
度の高くした領域で、空乏層の拡がりを停めることがで
き、空乏層が形成されたP側電極まで達すなく、早期降
伏し、PN接合の耐圧降伏を低下しない。このため、接合
面積を大きくすることなく、P側電極のコンタクト面積
を大きくすることができ、オーミックコンタクト抵抗を
小さくでき、素子のシリーズ抵抗が小さくなり、高速光
応答特性の劣化を防止できる。また、高濃度イオン注入
に比べ、結晶の劣化が少なく、素子の暗電流の増加、信
頼性の低下がなく、ガードリング領域の表面キャリア濃
度が高くすることができる。
【００５０】上述したとおり本願発明の半導体受光素子
の製造方法によれば、結晶性の劣化を抑えて、ガードリ
ング領域の表面キャリア濃度が高くすることができ、こ
の表面に形成するP側電極のオーミックコンタクト抵抗
が小さく、素子のシリーズ抵抗が小さくなり、高速光応
答特性を向上することが期待できる。また、結晶性の劣
化を抑えて、ガードリング領域の表面キャリア濃度を高
くすることができるので、素子の暗電流の低下、信頼性
の劣化がなく、高速光応答特性を向上することが期待で
きる。
の製造方法によれば、結晶性の劣化を抑えて、ガードリ
ング領域の表面キャリア濃度が高くすることができ、こ
の表面に形成するP側電極のオーミックコンタクト抵抗
が小さく、素子のシリーズ抵抗が小さくなり、高速光応
答特性を向上することが期待できる。また、結晶性の劣
化を抑えて、ガードリング領域の表面キャリア濃度を高
くすることができるので、素子の暗電流の低下、信頼性
の劣化がなく、高速光応答特性を向上することが期待で
きる。
【００５１】さらに、素子のシリーズ抵抗を小さくでき
るため、素子の信頼性の向上を提供することができる。
るため、素子の信頼性の向上を提供することができる。
【００５２】（２）本願発明の第２の実施の形態の半導
体受光素子の製造方法によれば、１度の拡散によって、
n型InPキャップ層１８の中間までの浅いp型拡散領域か
らなるガードリング領域１００、n型InP増倍層１６との
境界に至る深いp型拡散領域からなる受光領域１１０が
形成できるので工数を減らすことができ、歩留まりの向
上も期待できる。
体受光素子の製造方法によれば、１度の拡散によって、
n型InPキャップ層１８の中間までの浅いp型拡散領域か
らなるガードリング領域１００、n型InP増倍層１６との
境界に至る深いp型拡散領域からなる受光領域１１０が
形成できるので工数を減らすことができ、歩留まりの向
上も期待できる。
【００５３】また、SiO2の膜厚を500〜1000 Åにするこ
とによって、ガードリング領域の拡散深さを制御するこ
とができるので、ガードリング領域の効果を低下するこ
となく、上記の効果が期待できる。
とによって、ガードリング領域の拡散深さを制御するこ
とができるので、ガードリング領域の効果を低下するこ
となく、上記の効果が期待できる。
【００５４】また、１度の拡散で受光領域を形成できる
ので、２度の拡散で形成するよりも急峻な階段接合を形
成できるため、２度の拡散で形成したAPDよりも、低電
圧駆動のAPDを提供することが期待される。
ので、２度の拡散で形成するよりも急峻な階段接合を形
成できるため、２度の拡散で形成したAPDよりも、低電
圧駆動のAPDを提供することが期待される。
【図１】本発明の第１の実施の形態のプレーナ型APDの
一構成例を示す断面の斜視図である。
一構成例を示す断面の斜視図である。
【図２】本発明の第１の実施の形態のプレーナ型APDの
製造方法を説明するための断面工程図である。
製造方法を説明するための断面工程図である。
【図３】選択拡散マスクとしての材料と拡散領域との依
存性を示しているInP基板と拡散領域の部位が示される
断面図である。
存性を示しているInP基板と拡散領域の部位が示される
断面図である。
【図４】本発明の第２の実施の形態のプレーナ型APDの
一構成例を示す断面の斜視図である。
一構成例を示す断面の斜視図である。
【図５】本発明の第２の実施の形態のプレーナ型APDの
製造方法を説明するための断面工程図である。
製造方法を説明するための断面工程図である。
１０：n型InP基板 １２：n型InPバッファ層 １４：n型InGaAs光吸収層 １６：n型InP増倍層 １８：n型InPキャップ層 ２０：p型ガードリング領域 ２２：p型拡散領域 ２４：受光領域 ２６：絶縁膜 ２８：ARコート膜 ３０：P側電極 ３２：N側電極
Claims (3)
- 【請求項１】 第１導電型のInP基板の上に第１導電型
のInPバッファ層、第１導電型のInGaAs光吸収層、第１
導電型のInP増倍層、第１導電型のInPキャップ層を順次
形成する工程と、 前記キャップ層内のガードリング領域のみに選択的にBe
をイオン注入し、かつ熱処理する工程と、 前記ガードリング領域の外側に位置する前記キャップ層
の表面を覆うようにSixNy膜を形成する工程と、 前記ガードリング領域に位置する前記キャップ層の表面
から前記SixNy膜上に延在するようにSiO2膜を形成する
工程と、 前記SixNy膜及びSiO2膜をマスクとして用いて前記ガー
ドリング領域の内側に位置する前記キャップ層に対し２
族のZn又はCdを熱拡散する工程とを有することを特徴と
する半導体受光素子の製造方法。 - 【請求項２】 第１導電型のInP基板の上に第１導電型
のInPバッファ層、第１導電型のInGaAs光吸収層、第１
導電型のInP増倍層、ガードリング領域を有する第１導
電型のInPキャップ層を順次形成する工程と、 前記ガードリング領域の外側に位置する前記キャップ層
の表面を覆うようにSixNy膜を形成する工程と、 前記ガードリング領域に位置する前記キャップ層の表面
から前記SixNy膜上に延在するようにSiO2膜を形成する
工程と、 前記SixNy膜及びSiO2膜をマスクとして用いて前記ガー
ドリング領域の内側に位置する前記キャップ層に対し２
族のZn又はCdを熱拡散する工程とを有することを特徴と
する半導体受光素子の製造方法。 - 【請求項３】 上記SiO2の膜厚を500〜1000Åとするこ
とを特徴とする請求項１又は２記載の半導体受光素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138506A JPH09321332A (ja) | 1996-05-31 | 1996-05-31 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8138506A JPH09321332A (ja) | 1996-05-31 | 1996-05-31 | 半導体受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321332A true JPH09321332A (ja) | 1997-12-12 |
Family
ID=15223733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8138506A Withdrawn JPH09321332A (ja) | 1996-05-31 | 1996-05-31 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321332A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371457B1 (ko) * | 1997-09-30 | 2003-02-07 | 인텔 코오퍼레이션 | 암전류 감소 가드링 |
| JP2007129033A (ja) * | 2005-11-02 | 2007-05-24 | Nippon Sheet Glass Co Ltd | アバランシェフォトダイオードおよびその製造方法 |
| JP2010268000A (ja) * | 2010-08-11 | 2010-11-25 | Go Foton Holdings Inc | アバランシェフォトダイオードおよびその製造方法 |
| JP4601129B2 (ja) * | 2000-06-29 | 2010-12-22 | Ｏｋｉセミコンダクタ株式会社 | 半導体受光素子製造方法 |
| CN114023846A (zh) * | 2021-10-29 | 2022-02-08 | 浙江光特科技有限公司 | 一种降低磷化铟基探测器暗电流的方法 |
-
1996
- 1996-05-31 JP JP8138506A patent/JPH09321332A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371457B1 (ko) * | 1997-09-30 | 2003-02-07 | 인텔 코오퍼레이션 | 암전류 감소 가드링 |
| JP4601129B2 (ja) * | 2000-06-29 | 2010-12-22 | Ｏｋｉセミコンダクタ株式会社 | 半導体受光素子製造方法 |
| JP2007129033A (ja) * | 2005-11-02 | 2007-05-24 | Nippon Sheet Glass Co Ltd | アバランシェフォトダイオードおよびその製造方法 |
| JP2010268000A (ja) * | 2010-08-11 | 2010-11-25 | Go Foton Holdings Inc | アバランシェフォトダイオードおよびその製造方法 |
| CN114023846A (zh) * | 2021-10-29 | 2022-02-08 | 浙江光特科技有限公司 | 一种降低磷化铟基探测器暗电流的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US4083062A (en) | Avalanche photodiode with reduced avalanche breakdown voltage | |
| US7880197B2 (en) | Avalanche photodiode having doping region with monotonically increasing concentration distribution | |
| US4442444A (en) | Avalanche photodiodes | |
| US4142200A (en) | Semiconductor photodiodes | |
| JPH0715028A (ja) | フォトダイオード構造体 | |
| US5189297A (en) | Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JP5011607B2 (ja) | 受光素子 | |
| JPH10308527A (ja) | 半導体光検出器 | |
| JPH09298308A (ja) | 受光素子及びその製造方法 | |
| JPH09321332A (ja) | 半導体受光素子の製造方法 | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| US8101940B2 (en) | Photodetector and method for manufacturing photodetector | |
| KR20180119203A (ko) | 광 검출 소자 | |
| JP4601129B2 (ja) | 半導体受光素子製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JPH06237005A (ja) | 光検知素子およびその製造方法 | |
| KR102245138B1 (ko) | 광 다이오드의 활성화 영역 형성 방법 및 이에 의한 광 다이오드 제조 방법 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| KR940001293B1 (ko) | 반도체 광 검출장치 | |
| JP2004241588A (ja) | 受光素子およびその製造方法ならびに当該受光素子を用いた光モジュール | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |