JP2658013B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JP2658013B2 JP2658013B2 JP59084901A JP8490184A JP2658013B2 JP 2658013 B2 JP2658013 B2 JP 2658013B2 JP 59084901 A JP59084901 A JP 59084901A JP 8490184 A JP8490184 A JP 8490184A JP 2658013 B2 JP2658013 B2 JP 2658013B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light receiving
- carrier multiplication
- type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 9
- 229910052790 beryllium Inorganic materials 0.000 description 8
- 229910052793 cadmium Inorganic materials 0.000 description 8
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 （ａ） 発明の技術分野 本発明は、半導体受光素子に係り、特に良好なガード
リング効果と低雑音特性を有する埋め込み構造に関す
る。
リング効果と低雑音特性を有する埋め込み構造に関す
る。
（ｂ） 技術の背景 近年、半導体受光素子としてIII−Ｖ族化合物半導体
を用いたアバランシェフォトダイオード（A.P.D）が実
用化されており、高感度の受光素子として広範囲に使用
されている。
を用いたアバランシェフォトダイオード（A.P.D）が実
用化されており、高感度の受光素子として広範囲に使用
されている。
従来の半導体受光素子であるアバランシェフォトダイ
オードは、インジューム（In）と燐（Ｐ）とでなる結晶
の面が（111）ＡのN+基板上に順次形成されるバッファ
ー層、インジューム（In）とガリウム（Ga）と砒素（A
s）とでなる結晶（InGaAs）を使用した光吸収層、更に
耐圧を低下させるために設けられたアンチメルトバック
層、その上には二層のキャリァ増倍層から構成されてい
るが、二層のキャリァ増倍層をメサエッチングをした後
に、この部分をN-のInPで埋込みを行い、受光部にはカ
ドミューム（Cd）の拡散を行ってガードリング部にはベ
リリューム（Be）を注入する方法がとられている。
オードは、インジューム（In）と燐（Ｐ）とでなる結晶
の面が（111）ＡのN+基板上に順次形成されるバッファ
ー層、インジューム（In）とガリウム（Ga）と砒素（A
s）とでなる結晶（InGaAs）を使用した光吸収層、更に
耐圧を低下させるために設けられたアンチメルトバック
層、その上には二層のキャリァ増倍層から構成されてい
るが、二層のキャリァ増倍層をメサエッチングをした後
に、この部分をN-のInPで埋込みを行い、受光部にはカ
ドミューム（Cd）の拡散を行ってガードリング部にはベ
リリューム（Be）を注入する方法がとられている。
又他の方法として受光部とそれ以外の部分を分離して
成長させて、適当な結晶の電導性の濃度差を設定してガ
ードリング効果を確実にする方法もあるが、前者ではベ
リリューム注入の制御がクリテカルであり、後者ではカ
ドミュームとベリリュームの双方を使用するという不利
がある。
成長させて、適当な結晶の電導性の濃度差を設定してガ
ードリング効果を確実にする方法もあるが、前者ではベ
リリューム注入の制御がクリテカルであり、後者ではカ
ドミュームとベリリュームの双方を使用するという不利
がある。
このような事情からベリリュームの注入をなくしても
確実にガードリング効果のある素子が要望されている。
確実にガードリング効果のある素子が要望されている。
（ｃ） 従来技術と問題点 第１図は、従来のブレーナ型構造の受光素子の断面図
であって、この構造について概要を説明する。
であって、この構造について概要を説明する。
１はＮ型基板で、結晶が（111）AN+−InPであり、２
はバッファー層でInP層、３は光吸収層でInGaAs層、４
はアンチメルトバック層でInGaAsP層、５はキャリァ増
倍層でInP層から構成されていて、キャリァ増倍層をメ
サエッチングして、受光部６と、N-−InPの埋込み部７
があり、受光部６にはＰ型にするためにカドミユームを
拡散し、埋込み部７にはベリリュームをイオン注入して
おき、この部分では増倍作用をしないようにガードリン
グ効果を持たせている。
はバッファー層でInP層、３は光吸収層でInGaAs層、４
はアンチメルトバック層でInGaAsP層、５はキャリァ増
倍層でInP層から構成されていて、キャリァ増倍層をメ
サエッチングして、受光部６と、N-−InPの埋込み部７
があり、受光部６にはＰ型にするためにカドミユームを
拡散し、埋込み部７にはベリリュームをイオン注入して
おき、この部分では増倍作用をしないようにガードリン
グ効果を持たせている。
ブレーナ型構造としては、良好なガードリング構造を
持たせるため、受光部にカドミュームの拡散を行い、ガ
ードリング部にはベリリュームが注入されている。
持たせるため、受光部にカドミュームの拡散を行い、ガ
ードリング部にはベリリュームが注入されている。
然しながら、このような構造であっても、受光部とガ
ードリング部との間の耐圧を十分に取ることが困難であ
り、受光部のみで行われるべき増倍作用が、ガードリン
グ部分でも若干行われるためノイズとなって受光感度が
劣化する。
ードリング部との間の耐圧を十分に取ることが困難であ
り、受光部のみで行われるべき増倍作用が、ガードリン
グ部分でも若干行われるためノイズとなって受光感度が
劣化する。
又ガードリング部に注入するベリリュームの量も精密
に制御する必要があり製造方法がクリテカルである。
に制御する必要があり製造方法がクリテカルである。
一方、これに代わる構造として、受光部とそれ以外の
領域を、N-の溝を形成して分離して成長させて、適当な
濃度差を設定することにより、確実なガードリング効果
を容易に得る方法が提案されているが、この構造でも、
カドミュームの拡散とベリリュームの注入を併用してい
るため、製造工程において熱処理が多く、そのため素子
にブレークダウンのしやすい部分ができて暗電流が増大
するという欠点がある。
領域を、N-の溝を形成して分離して成長させて、適当な
濃度差を設定することにより、確実なガードリング効果
を容易に得る方法が提案されているが、この構造でも、
カドミュームの拡散とベリリュームの注入を併用してい
るため、製造工程において熱処理が多く、そのため素子
にブレークダウンのしやすい部分ができて暗電流が増大
するという欠点がある。
（ｄ） 発明の目的 本発明は、上記従来の欠点に鑑み、埋め込み構造によ
るプレーナ型A.P.D生成において、キャリア増倍層用InP
結晶層を、InP層とInGaAsP層の二層構造にすることによ
り、InGaAsP結晶で耐圧を下げて、Beの注入の工程がな
しにガードリング効果ができる装置を提供することを目
的とする。
るプレーナ型A.P.D生成において、キャリア増倍層用InP
結晶層を、InP層とInGaAsP層の二層構造にすることによ
り、InGaAsP結晶で耐圧を下げて、Beの注入の工程がな
しにガードリング効果ができる装置を提供することを目
的とする。
（ｅ） 発明の構成 この目的は、本発明によれば、第１に、Ｎ型半導体基
板上にＮ型のInGaAsPまたはＮ型のInGaAsまたはＮ型のI
nGaAsPとＮ型のInGaAs多層構造からなる光吸収層を形成
する工程と、前記光吸収層上に接してＮ型のInP層から
なる第１のキャリア増倍層を形成する工程と、前記第１
のキャリア増倍層上に接してＮ型のInGaAsP層からなる
第２のキャリア増倍層を形成する工程と、受光面となる
領域を残して、受光面の周縁部の前記前記第２のキャリ
ア増倍層と前記第１のキャリア増倍層の一部を除去する
工程と、前記除去された周縁部に露出した第１のキャリ
ア増倍層と前記受光面に位置する前記第２のキャリア増
倍層上に連続して、前記第１および第２のキャリア増倍
層よりも低濃度のＮ型のInP層からなる埋め込み層を形
成する工程と、前記受光部上および周縁部の画定された
領域に、前記埋め込み層の表面から前記受光面に位置す
る前記第２のキャリア増倍層にまで達するように、Ｐ型
不純物を導入して受光領域を形成する工程とを有するこ
とを特徴とする半導体受光素子の製造方法と、第２に上
記第２のキャリア増倍層として、エネルギーギャップが
1.1eV以上である層を形成することを特徴とする半導体
受光素子の製造方法によって達成される。
板上にＮ型のInGaAsPまたはＮ型のInGaAsまたはＮ型のI
nGaAsPとＮ型のInGaAs多層構造からなる光吸収層を形成
する工程と、前記光吸収層上に接してＮ型のInP層から
なる第１のキャリア増倍層を形成する工程と、前記第１
のキャリア増倍層上に接してＮ型のInGaAsP層からなる
第２のキャリア増倍層を形成する工程と、受光面となる
領域を残して、受光面の周縁部の前記前記第２のキャリ
ア増倍層と前記第１のキャリア増倍層の一部を除去する
工程と、前記除去された周縁部に露出した第１のキャリ
ア増倍層と前記受光面に位置する前記第２のキャリア増
倍層上に連続して、前記第１および第２のキャリア増倍
層よりも低濃度のＮ型のInP層からなる埋め込み層を形
成する工程と、前記受光部上および周縁部の画定された
領域に、前記埋め込み層の表面から前記受光面に位置す
る前記第２のキャリア増倍層にまで達するように、Ｐ型
不純物を導入して受光領域を形成する工程とを有するこ
とを特徴とする半導体受光素子の製造方法と、第２に上
記第２のキャリア増倍層として、エネルギーギャップが
1.1eV以上である層を形成することを特徴とする半導体
受光素子の製造方法によって達成される。
（ｆ） 発明の実施例 本発明は、InGaAsPの四元系結晶がInP結晶に比較して
耐圧が小であることを利用して、受光部とガードリング
部分の耐圧差を容易且つ確実に取ることにより、優れた
ガードリング効果を有するプレーナ型A.P.D構造を採用
するもので、光吸収層上に成長させたキャリア増倍層の
InGaAsPの四元系結晶とInP結晶を、窒化シリコン（Si
N）膜等のマスクを用いて、メサエッチング又はメルト
バックの手段によって、選択的に残し、これ以外の領域
又はこの部分を低濃度InP結晶で埋め込んだ構造で、最
終的にカドミユームの拡散のみで十分なガードリング効
果が現れ、ベリリュームの注入工程及びこれに伴う熱処
理を除外することができる。
耐圧が小であることを利用して、受光部とガードリング
部分の耐圧差を容易且つ確実に取ることにより、優れた
ガードリング効果を有するプレーナ型A.P.D構造を採用
するもので、光吸収層上に成長させたキャリア増倍層の
InGaAsPの四元系結晶とInP結晶を、窒化シリコン（Si
N）膜等のマスクを用いて、メサエッチング又はメルト
バックの手段によって、選択的に残し、これ以外の領域
又はこの部分を低濃度InP結晶で埋め込んだ構造で、最
終的にカドミユームの拡散のみで十分なガードリング効
果が現れ、ベリリュームの注入工程及びこれに伴う熱処
理を除外することができる。
又上記のキャリア増倍層のInGaAsPの四元系結晶のバ
ンドエネルギーは1.1eV以上にしてあるが、上限はInPの
値である1.3eVよりも小さいことが必要であり、この構
造にすると四元系結晶層の耐圧はInPのそれより低くな
り、低電界で且つ増倍領域を広くすることができる。
ンドエネルギーは1.1eV以上にしてあるが、上限はInPの
値である1.3eVよりも小さいことが必要であり、この構
造にすると四元系結晶層の耐圧はInPのそれより低くな
り、低電界で且つ増倍領域を広くすることができる。
又この値より低いと埋め込み成長が困難となり、且つ
トンネル電流の増大という問題が生ずる。
トンネル電流の増大という問題が生ずる。
これらの結果、暗電流の増加や表面の荒れ等の製造工
程の問題が解決され、確実に動作する優れた半導体受光
素子が実現できる。
程の問題が解決され、確実に動作する優れた半導体受光
素子が実現できる。
以下実施例を第２図の断面図で説明する。
第２図（１）で、基板10の結晶（111）An+−InP基板
上に、バッファー層11としてInP層を厚みが２μｍでキ
ャリア濃度ｎ＝１×1016cm-3、光吸収層12はInGaAsを厚
みが２μｍでｎ＝８×1015cm-3、アンチメルトバック層
13ではInGaAsP（λ＝1.3μｍ）を厚みが0.4μｍでｎ＝
８×1016cm-3、キャリア増倍層ではｎ−InP層14を厚み
0.8μｍでｎ＝1.5×1016cm-3及びｎ−InGaAsP（λ＝1.1
μｍ）層15のの厚みが1.0μｍでｎ＝１×1016cm-3を順
次液相成長させた後にCVD法で形成された窒化シリコン
（SiN）膜16をマスクとして、深さが1.2μｍのメサエッ
チングを行ない、次に、弗酸を用いてSiN膜を除去して
第２図（２）の形状とする。
上に、バッファー層11としてInP層を厚みが２μｍでキ
ャリア濃度ｎ＝１×1016cm-3、光吸収層12はInGaAsを厚
みが２μｍでｎ＝８×1015cm-3、アンチメルトバック層
13ではInGaAsP（λ＝1.3μｍ）を厚みが0.4μｍでｎ＝
８×1016cm-3、キャリア増倍層ではｎ−InP層14を厚み
0.8μｍでｎ＝1.5×1016cm-3及びｎ−InGaAsP（λ＝1.1
μｍ）層15のの厚みが1.0μｍでｎ＝１×1016cm-3を順
次液相成長させた後にCVD法で形成された窒化シリコン
（SiN）膜16をマスクとして、深さが1.2μｍのメサエッ
チングを行ない、次に、弗酸を用いてSiN膜を除去して
第２図（２）の形状とする。
第２図（３）は埋込み層17をn-−InP（５×1015c
m-3）で成長させる。
m-3）で成長させる。
即ち、650℃の温度で、未飽和度３℃のIn−Ｐ溶液に
よりInP結晶を厚みが0.3μｍ、InGaAsP結晶を厚みが0.5
μｍだけメルトバックした後に、過冷温度８℃のIn−Ｐ
溶液で、n-−InP層の厚みが３μｍでｎ＝１×1015cm-3
を成長させ、次工程で温度が550℃にしてカドミユーム
を厚さ３μｍだけ拡散させた部分18を有するA.P.Dを製
作する。
よりInP結晶を厚みが0.3μｍ、InGaAsP結晶を厚みが0.5
μｍだけメルトバックした後に、過冷温度８℃のIn−Ｐ
溶液で、n-−InP層の厚みが３μｍでｎ＝１×1015cm-3
を成長させ、次工程で温度が550℃にしてカドミユーム
を厚さ３μｍだけ拡散させた部分18を有するA.P.Dを製
作する。
このようにして製造された半導体受光素子の受光特性
を測定したが、その結果受光部の部分のみに光感度が発
生し、十分なガードリング効果を確認することができ
た。
を測定したが、その結果受光部の部分のみに光感度が発
生し、十分なガードリング効果を確認することができ
た。
本実施例では、増倍層がInP、InGaAsPの二層構造であ
るが、更に厚膜多層構造としても同様な効果がえられ
る。
るが、更に厚膜多層構造としても同様な効果がえられ
る。
第３図は他の実施例であって、第２図と層形成の構造
は同様であるが、第３図（１）は受光部の面にSiN膜20
を形成したウエハーを、未飽和溶液によりInP結晶まで
メルトバックを行い、その後n-−InP結晶を成長させて
第３図（２）を形成する方式であって、第３図の各部の
符合は第２図に相当するものである。
は同様であるが、第３図（１）は受光部の面にSiN膜20
を形成したウエハーを、未飽和溶液によりInP結晶まで
メルトバックを行い、その後n-−InP結晶を成長させて
第３図（２）を形成する方式であって、第３図の各部の
符合は第２図に相当するものである。
この方法では、各層を成長後にSiN膜を除去して、上
記の製造工程を実施することにより同様な効果が得られ
る。
記の製造工程を実施することにより同様な効果が得られ
る。
（ｇ） 発明の効果 以上詳細に説明したように、本発明の半導体受光素子
は、Cdの拡散のみで十分なガードリング効果があるた
め、製造工程中における不良が減少し更に四元層が増倍
層としてあるため、低雑音の素子を供し得るという効果
大なるものがある。
は、Cdの拡散のみで十分なガードリング効果があるた
め、製造工程中における不良が減少し更に四元層が増倍
層としてあるため、低雑音の素子を供し得るという効果
大なるものがある。
第１図は従来の半導体受光素子の断面図。 第２図、第３図は本発明の半導体受光素子の断面図であ
る。 図において、１は基板、２はバッファー層、３は光吸収
層、４はアンチメルトバック層、５はキャリァ増倍層、
６は受光部、７は埋込み部、10は基板、11はバッファー
層、12は光吸収層、13はアンチメルトバック層、14、15
はキャリア増倍層、16はマスク、17は埋込み層、18はカ
ドミユーム拡散層、20はマスクである。
る。 図において、１は基板、２はバッファー層、３は光吸収
層、４はアンチメルトバック層、５はキャリァ増倍層、
６は受光部、７は埋込み部、10は基板、11はバッファー
層、12は光吸収層、13はアンチメルトバック層、14、15
はキャリア増倍層、16はマスク、17は埋込み層、18はカ
ドミユーム拡散層、20はマスクである。
Claims (2)
- 【請求項１】Ｎ型半導体基板上にＮ型のInGaAsPまたは
Ｎ型のInGaAsまたはＮ型のInGaAsPとＮ型のInGaAs多層
構造からなる光吸収層を形成する工程と、 前記光吸収層上に接してＮ型のInP層からなる第１のキ
ャリア増倍層を形成する工程と、 前記第１のキャリア増倍層上に接してＮ型のInGaAsP層
からなる第２のキャリア増倍層を形成する工程と、 受光面となる領域を残して、受光面の周縁部の前記前記
第２のキャリア増倍層と前記第１のキャリア増倍層の一
部を除去する工程と、 前記除去された周縁部に露出した第１のキャリア増倍層
と前記受光面に位置する前記第２のキャリア増倍層上に
連続して、前記第１および第２のキャリア増倍層よりも
低濃度のＮ型のInP層からなる埋め込み層を形成する工
程と、 前記受光部上および周縁部の画定された領域に、前記埋
め込み層の表面から前記受光面に位置する前記第２のキ
ャリア増倍層にまで達するように、Ｐ型不純物を導入し
て受光領域を形成する工程とを有することを特徴とする
半導体受光素子の製造方法。 - 【請求項２】上記第２のキャリア増倍層として、エネル
ギーギャップが1.1eV以上である層を形成することを特
徴とする特許請求の範囲第（１）項記載の半導体受光素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084901A JP2658013B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084901A JP2658013B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226189A JPS60226189A (ja) | 1985-11-11 |
| JP2658013B2 true JP2658013B2 (ja) | 1997-09-30 |
Family
ID=13843635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59084901A Expired - Lifetime JP2658013B2 (ja) | 1984-04-25 | 1984-04-25 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658013B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610416A (en) * | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5016087B1 (ja) * | 1971-09-01 | 1975-06-10 |
-
1984
- 1984-04-25 JP JP59084901A patent/JP2658013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60226189A (ja) | 1985-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2474560C (en) | Planar avalanche photodiode | |
| US4949144A (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| US4651187A (en) | Avalanche photodiode | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| JP3837606B2 (ja) | アバランシェフォトダイオードの製造方法 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPH0824199B2 (ja) | 半導体受光素子の製造方法 | |
| EP0450827B1 (en) | Silicon photodiode for monolithic integrated circuits and method for making same | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPS6222546B2 (ja) | ||
| JPS61191082A (ja) | 半導体受光素子 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| JPS6328349B2 (ja) | ||
| JPS6248079A (ja) | 半導体受光素子 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPS63273365A (ja) | 赤外線検出デバイス | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPH06237005A (ja) | 光検知素子およびその製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JPS61129882A (ja) | 半導体受光素子の製造方法 | |
| JPS61199675A (ja) | 半導体受光素子 | |
| JPS6328505B2 (ja) | ||
| JPH0241185B2 (ja) | ||
| JPS61144076A (ja) | 半導体受光素子 |