JPH09320987A

JPH09320987A - シリサイドの形成方法

Info

Publication number: JPH09320987A
Application number: JP13790096A
Authority: JP
Inventors: Hirobumi Sumi; ▲博▼文角
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-31
Filing date: 1996-05-31
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】シリサイド層を薄膜化して狭い幅の領域に形
成すると、いわゆる細線効果が起きてチタンシリサイド
が凝集を起こす。そのため、低いシート抵抗のチタンシ
リサイド層を形成することは困難であった。【解決手段】シリコン基板１１にシリコン層としてソ
ース・ドレイン領域１９，２０を形成する工程と、ソー
ス・ドレイン領域１９，２０上にシリコンと反応する金
属膜２１を形成する工程と、ソース・ドレイン領域１
９，２０と金属膜２１とを反応させてシリサイド層２
２，２３を形成する工程とを備えたシリサイドの形成方
法において、ソース・ドレイン領域１９，２０を形成し
た後で金属膜２１を形成する工程の直前に、シリコン基
板１１に熱処理を施して吸着物質を除去するとともに、
熱処理中にソース・ドレイン領域１９，２０の表面をス
パッタエッチングして自然酸化膜を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリサイドの形成
方法に関するものである。

【０００２】

【従来の技術】素子の微細化にともない、トランジスタ
の拡散層はますます浅い接合になっている。すなわち、
いわゆるシャロー化が進んでいる。一方、ゲート線幅が
縮小化しているので、拡散層の深さを浅くしないとショ
ートチャネル効果が増大し、ソース・ドレイン耐圧が劣
化する。例えばゲート線幅が０．２５μｍのトランジス
タに対しては拡散層の深さを０．０８μｍ程度に浅くす
る必要がある。

【０００３】そして拡散層のいわゆるシャロー化にとも
ない、トランジスタのソース・ドレインのシート抵抗は
増大するため、素子の応答速度は劣化する。いま、ゲー
ト遅延時間をτpdとすると、動作周波数ｆは１／τpdに
関係することにより、応答速度が劣化すると動作周波数
の向上は望めない。これは、特に高速動作を要求される
マイクロプロセッサユニット（ＭＰＵ）には不利にな
る。その対策として、ソース・ドレイン上のみに選択的
に低抵抗なチタンシリサイドを形成するサリサイド（SA
LICIDE）プロセスが注目されている。

【０００４】ここで、従来のチタンシリサイドの形成方
法の一例を説明する。シリコン基板に対してフッ酸（Ｈ
Ｆ）処理を施して自然酸化膜を除去した後、例えばスパ
ッタリングによって、全面にチタン膜を５０ｎｍの厚さ
に形成する。続いて、熱処理（第１熱処理は窒素雰囲気
中で６００℃の加熱、および第２熱処理は窒素雰囲気中
で８００℃の加熱）を施して、シリコン基板のシリコン
とチタン膜のチタンとを反応させてチタンシリサイド層
を形成していた。続いて上記シリコン基板を、例えばア
ンモニア過水に浸漬することで、未反応なチタン膜（図
示省略）を選択的にエッチングして除去した。

【０００５】上記プロセス例によって素子を形成した場
合に、シリコン基板に形成した拡散層の抵抗では、従来
のチタンシリサイドを形成しない構造のものよりも１桁
程度低下する利点がある。

【０００６】

【発明が解決しようとする課題】しかしながら、素子の
微細化にともない、拡散層領域も微細化が進行するた
め、幅の狭い拡散層にチタンシリサイドを形成させる
と、チタンシリサイドが凝集を起こして、結果として拡
散層のシート抵抗の低減化が望めない。また拡散層のシ
ャロー化にともない、シリサイド層を薄膜化する必要が
ある。しかしながら、シリサイド層を薄膜化すると、チ
タンシリサイドを安定して形成することが困難になる。
すなわち、チタンシリサイドが凝集を起こすため、一層
狭い部分ではシリサイドを形成することによるシート抵
抗の低減化は望めなくなる。このように、狭い部分にお
いて凝集しにくく、薄いシリサイドの形成技術の開発が
望まれる。

【０００７】上記のようにシリサイド層の薄膜化にとも
なうシート抵抗の増大もしくはその原因になるシリサイ
ドの凝集は、チタン膜を成膜する前のシリコン基板表面
の自然酸化膜の除去が不十分なため、もしくはチタン膜
を成膜前の前処理（通常はフッ酸処理）を行った後、大
気中にさらされるため、その際に酸素が吸着して、不均
一な自然酸化膜が形成されることに起因する。このよう
な状態でチタン膜を形成した後シリサイド化の熱処理を
施すために、シリサイド化反応が不均一に進行する。そ
の結果として、シリサイド形成後の熱処理で不均一なシ
リサイドが再結晶化で安定化しようとするためにシリサ
イドの凝集が発生し易くなるといわれている。

【０００８】チタン膜を成膜する前に行われる前処理と
して、チタン膜を成膜するスパッタ装置のいわゆるｉｎ
−ｓｉｔｕで前処理を行うことで、自然酸化膜の再付着
を防ぐことができる。その方法として、平行平板を備え
たエッチング装置でアルゴンイオンエッチングによって
前処理を行う方法が提案されている。しかしながら、こ
のイオンエッチング方法では、自然酸化膜の除去を行う
程度のスパッタを得るためには、１ｋＶ以上のアルゴン
イオンの加速電圧が必要になる。そのため、高いイオン
エネルギーでアルゴンが入射されるのでシリコン基板の
表面が荒れ、その後のシリサイド化反応のときに、不均
一なシリサイド化でストレスが大きくなり部分的にシリ
サイド層が剥がれるという問題が生じる。また、スパッ
タエッチングの際に、ゲート配線が長く張りめぐらされ
た部分をプラズマ中にさらすため、薄いゲート酸化膜が
プラズマダメージを受けて破壊するという問題が発生す
る。上記の如くに、いわゆる細線効果により抵抗値が増
大せず、かつ接合リーク特性の悪化がないシリサイドプ
ロセスの開発が望まれている。

【０００９】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたシリサイドの形成方法である。す
なわち、第１の発明は、基板にシリコン層を形成する工
程と、シリコン層と反応する金属膜を形成する工程と、
シリコン層と金属膜とを反応させてシリサイド層を形成
する工程とを備えたシリサイドの形成方法であって、上
記シリコン層を形成した後で上記金属膜を形成する工程
の直前に、上記基板に熱処理を施すとともに、この熱処
理中にシリコン層の表面をスパッタエッチングすること
により、課題の解決を図る。

【００１０】第１の発明では、上記シリコン層を形成し
た後で上記金属膜を形成する工程の直前に、上記基板に
熱処理を施すとともに、この熱処理中にシリコン層の表
面をスパッタエッチングすることから、上記熱処理によ
ってシリコン層の表面の吸着成分、例えば水分や酸素が
完全に除去される。またスパッタエッチングによって自
然酸化膜のような薄い酸化膜が除去される。その際、エ
ッチング深さを例えば３ｎｍ〜５ｎｍとすることでシリ
サイド層の表面が荒れを防ぐことができる。このように
シリサイド層の最表面が清浄な状態になることによっ
て、その後のシリサイド化反応が均一に進行する。その
結果として、シリサイド形成後の熱処理で均一なシリサ
イドが再結晶化で安定化するためにシリサイドの凝集は
発生しない。

【００１１】第２の発明は、基板にシリコン層を形成す
る工程と、シリコン層と反応する金属膜を形成する工程
と、シリコン層と金属膜とを反応させてシリサイド層を
形成する工程とを備えたシリサイドの形成方法であっ
て、上記シリコン層を形成した後で上記金属膜を形成す
る工程の直前に、上記基板に熱処理を施した後、シリコ
ン層の表面をスパッタエッチングすることにより、課題
の解決を図る。

【００１２】第２の発明では、上記シリコン層を形成し
た後で上記金属膜を形成する工程の直前に、上記基板に
熱処理を施した後、シリコン層の表面をスパッタエッチ
ングすることから、上記熱処理によってシリコン層の表
面の吸着成分、例えば水分や酸素が完全に除去される。
またスパッタエッチングによって自然酸化膜のような薄
い酸化膜が除去される。その際、エッチング深さを例え
ば３ｎｍ〜５ｎｍとすることでシリサイド層の表面が荒
れを防ぐことができる。このようにシリサイド層の最表
面が清浄な状態になることによって、その後のシリサイ
ド化反応が均一に進行する。その結果として、シリサイ
ド形成後の熱処理で均一なシリサイドが再結晶化で安定
化するためにシリサイドの凝集は発生しない。

【００１３】第３の発明は、基板にシリコン層を形成す
る工程と、シリコン層と反応する金属膜を形成する工程
と、シリコン層と金属膜とを反応させてシリサイド層を
形成する工程とを備えたシリサイドの形成方法であっ
て、上記シリコン層を形成した後で上記金属膜を形成す
る工程の直前に、上記基板に熱処理を施すとともに、こ
の熱処理中にシリコン層の表面をスパッタエッチングす
る。さらにこの熱処理を継続しながら上記スパッタエッ
チングの直後に上記金属膜を形成することにより、課題
の解決を図る。

【００１４】第３の発明では、上記シリコン層を形成し
た後で上記金属膜を形成する工程の直前に、上記基板に
熱処理を施すとともに、この熱処理中にシリコン層の表
面をスパッタエッチングすることから、上記熱処理によ
ってシリコン層の表面の吸着成分、例えば水分や酸素が
完全に除去される。またスパッタエッチングによって自
然酸化膜のような薄い酸化膜が除去される。その際、エ
ッチング深さを例えば３ｎｍ〜５ｎｍとすることでシリ
サイド層の表面が荒れを防ぐことができる。このように
シリサイド層の最表面が清浄な状態になることによっ
て、その後のシリサイド化反応が均一に進行する。その
結果として、シリサイド形成後の熱処理で均一なシリサ
イドが再結晶化で安定化するためにシリサイドの凝集は
発生しない。さらにこの熱処理を継続しながら上記スパ
ッタエッチングの直後に上記金属膜を形成することか
ら、上記スパッタエッチングでシリコン層の最表面部の
シリコン結合手は破壊され、金属膜の成膜するときには
金属とシリコン接触部とでシリサイド化反応が金属膜の
成膜と同時に進行する。

【００１５】

【発明の実施の形態】第１の発明に係わる実施形態を第
１実施形態として、以下に説明する。第１実施形態は、
比較的容易に除去可能な水分、酸素等の吸着成分は、１
５０℃〜９００℃程度、望ましくは３００℃〜４００℃
程度の熱処理を加えて除去する。同時に、ＩＣＰ（Indu
ctively Coupled Plasma）ソフトエッチング（スパッタ
エッチング）によって、シリサイド層を形成しようとす
るシリコン層の最表面部を３ｎｍ〜５ｎｍ程度の厚さに
除去する。その後、いわゆるｉｎ−ｓｉｔｕでシリサイ
ドを形成するための金属膜（例えばチタン膜）を形成し
た後、シリサイド層の生成を行う。

【００１６】次に上記プロセスをＭＯＳトランジスタの
製造方法に適用した例を、図１の製造工程図によって説
明する。

【００１７】図１の（１）に示すように、シリコン基板
１１に素子分離領域１２を形成した後、ゲート絶縁膜１
３およびゲート配線（ゲート電極にもなる）１４を形成
する。次いでイオン注入法によってゲート配線１４の両
側におけるシリコン基板１１のアクティブ領域にＬＤＤ
（Lightly Doped Drain ）１５，１６を形成する。さら
にゲート配線１４の側壁にサイドウォール絶縁膜１７，
１８を形成した後、イオン注入法によって、シリコン基
板１１のアクティブ領域に上記ＬＤＤ１５，１６を介し
てソース・ドレイン領域１９，２０を形成する。このよ
うにして、ＭＯＳトランジスタ１を形成する。

【００１８】図１の（２）に示すように、ＩＣＰソフト
エッチングによって、シリコン基板１１のアクティブ領
域上に形成されている自然酸化膜（図示省略）の除去を
行う。このとき同時に３００℃〜４００℃程度の温度で
シリコン基板を加熱する。上記ソフトエッチング条件
は、一例として、エッチングガス：アルゴン（Ａｒ）；１０ｓｃｃｍ〔以
下、ｓｃｃｍは標準状態における体積流量（ｃｍ³／
分）を表す〕、エッチング雰囲気の圧力：０．０６Ｐａ、Ｖcd：１００Ｖ、ＩＣＰパワー：１ｋＷ、基板温度：３００℃ に設定した。その結果、シリコン基板１１の表面を、酸
化シリコン膜に換算して３ｎｍ〜５ｎｍ程度エッチング
して除去した。なお、上記ＩＣＰソフトエッチングの前
に希フッ酸によるウエットエッチングを行ってもよい。

【００１９】続いて上記ＩＣＰソフトエッチングの直後
に、スパッタリングによって、全面にシリサイドとなる
金属膜２１を形成する。このとき、シリコン基板１１を
酸化性の雰囲気にさらすことなくＩＣＰソフトエッチン
グから金属膜２１の成膜へ移行する。この成膜条件は、一例として、スパッタリングガス：アルゴン（Ａｒ）；１００ｓｃｃ
ｍ、スパッタリング雰囲気の圧力：０．４７Ｐａ、パワー：１ｋＷ、基板温度：１５０℃ に設定した。そして金属膜２１となるチタン膜を３０ｎ
ｍの厚さに形成した。

【００２０】その後図１の（３）に示すように、シリサ
イドを生成するための第１段階の熱処理としてＲＴＡを
行い、上記シリコン基板１１（ソース・ドレイン領域１
９，２０）のシリコンと上記金属膜２１〔図の（２）参
照〕のチタンとを反応させてシリサイド層２２，２３と
してチタンシリサイド層を生成する。このとき、ゲート
配線１４が例えば多結晶シリコンで形成されている場合
には、ゲート配線１４の上層にもシリサイド層２４が形
成される。この熱処理条件は、一例として、熱処理雰囲気：窒素（Ｎ₂）；５ｄｍ³／ｍｉｎ、熱処理温度：６５０℃、熱処理時間：３０ｓに設定した。

【００２１】さらに上記シリコン基板１１をアンモニア
過水（ＮＨ₃＋Ｈ₂Ｏ₂）に浸漬して未反応な金属膜２
１（図示省略）を選択的に除去した。この図の（３）で
は未反応な金属膜２１を除去した状態を示した。

【００２２】さらに、シリサイド層を形成するための第
２段階の熱処理としてＲＴＡを行う。この熱処理条件は、一例として、熱処理雰囲気：窒素（Ｎ₂）；５ｄｍ³／ｍｉｎ、熱処理温度：８００℃、熱処理時間：３０ｓに設定した。この結果、Ｃ４９結晶構造のシリサイド層
２２〜２４はＣ５４結晶構造の安定したチタンシリサイ
ド層になった。

【００２３】次に図１の（４）に示すように、ＣＶＤ法
によって、上記ＭＯＳトランジスタ１を覆う状態に酸化
シリコンからなる層間絶縁膜３１を形成する。上記層間
絶縁膜３１の成膜条件は、一例として、成膜ガス：テトラエトキシシラン（ＴＥＯＳ）；５０ｓ
ｃｃｍ、成膜雰囲気の圧力：４０Ｐａ、基板温度：７２０℃ に設定して、層間絶縁膜３１が６００ｎｍの厚さになる
ように成膜した。

【００２４】続いて通常のリソグラフィー技術（例え
ば、レジスト塗布によるレジスト膜の形成、露光、現
像、ベーキング等の処理）によって、接続孔を形成する
領域上に孔を有するレジスト膜を形成する。その後上記
レジスト膜をマスクに用いたエッチングによって、上記
層間絶縁膜３１に接続孔３２を形成する。このときのド
ライエッチング条件は、一例として、エッチングガス：オクタフルオロシクロブタン（Ｃ₄Ｆ
₈）；５０ｓｃｃｍ、ＲＦパワー：１．２ｋＷエッチング雰囲気の圧力：２Ｐａ、に設定した。その後、上記エッチングマスクを、例えば
アッシングおよび洗浄処理によって除去する。

【００２５】次いで配線材料を形成する。まず、スパッ
タリングによって、チタン膜と窒化チタン膜とを成膜し
て密着層４１を形成する。このスパッタリング条件は、
一例として、スパッタリングガス：アルゴン；１００ｓｃｃｍ、スパッタパワー：８ｋＷ、基板温度：１５０℃、成膜雰囲気の圧力：０．４７Ｐａ、に設定した。そしてチタン膜を１０ｎｍの厚さに成膜し
た。

【００２６】続いてスパッタリングによって窒化チタン
膜を形成する。このスパッタリング条件は、一例とし
て、スパッタリングガス：アルゴン；４０ｓｃｃｍと窒素；
２０ｓｃｃｍ、成膜雰囲気の圧力：０．４７Ｐａ、に設定した。そして窒化チタン膜を７０ｎｍの厚さに成
膜した。

【００２７】次いでＣＶＤ法によって、タングステン膜
を形成する。このタングステン膜の形成条件は、一例と
して、反応ガス：アルゴン；２２００ｓｃｃｍ、窒素；３００
ｓｃｃｍ、水素；５００ｓｃｃｍおよび六フッ化タング
ステン；７５ｓｃｃｍ、成膜雰囲気の温度：４５０℃、成膜雰囲気の圧力：１０．６４ｋＰａ、に設定した。そしてタングステン膜を４００ｎｍの厚さ
に成膜した。

【００２８】続いて、上記タングステン膜をエッチバッ
クする。このエッチバック条件は、一例として、エッチングガス：六フッ化イオウ：５０ｓｃｃｍ、ＲＦパワー：１５０Ｗ、エッチング雰囲気の圧力：１．３３Ｐａ、に設定した。このエッチバックによって、接続孔３２の
内部にタングステンからなるプラグ４２を形成した。

【００２９】その後、例えばスパッタリングによって、
密着層となるチタン膜４３と主配線材料となるアルミニ
ウム膜４４とからなる配線層を形成する。このスパッタ
リング条件は、一例として、スパッタリングガス：アルゴン；１００ｓｃｃｍ、スパッタパワー：４ｋＷ、基板温度：１５０℃、成膜雰囲気の圧力：０．４７Ｐａ、に設定した。そしてチタン膜４３を３０ｎｍの厚さに成
膜した。

【００３０】さらに例えばスパッタリングによって、ア
ルミニウム膜４４を成膜する。このスパッタリング条件
は、一例として、スパッタリングガス：アルゴン；５０ｓｃｃｍ、スパッタパワー：２２．５ｋＷ、基板温度：１５０℃、成膜雰囲気の圧力：０．４７Ｐａ、に設定した。そしてアルミニウム膜４４を０．５μｍの
厚さに成膜した。

【００３１】その後、リソグラフィー技術とエッチング
技術とによって、プラグ４２に接続するもので、アルミ
ニウム膜４４／チタン膜４３からなる配線４５を形成す
る。このエッチング条件は、一例として、エッチングガス：三塩化ホウ素；６０ｓｃｃｍと塩素；
９０ｓｃｃｍ、マイクロ波パワー：１ｋＷ、ＲＦパワー：５０Ｗ、エッチング雰囲気の圧力：０．０１６Ｐａ、に設定した。

【００３２】上記第１実施形態では、上記シリコン基板
１１にシリコン層となるソース・ドレイン領域１９，２
０を形成した後で上記金属膜２１を形成する工程の直前
に、上記シリコン基板１１に熱処理を施すとともに、こ
の熱処理中にシリコン基板１１の表面をスパッタエッチ
ングすることから、上記熱処理によってシリコン基板１
１の表面に吸着している水分、酸素等の吸着成分は完全
に除去される。またスパッタエッチングによって自然酸
化膜のような薄い酸化膜（図示省略）も除去される。そ
の際、エッチング深さを例えば３ｎｍ〜５ｎｍとするこ
とで、シリコン基板１１の表面が荒れることを防ぐこと
ができる。このようにシリコン基板１１の最表面が清浄
な状態になることによって、その後のシリサイド化反応
が均一に進行する。その結果として、シリサイド層２２
〜２４を生成した後の熱処理で均一なシリサイドが再結
晶化で安定化するためにシリサイドの凝集は発生しな
い。

【００３３】ここでシリサイドの細線効果のメカニズム
として、チタンシリサイドを例にして説明する。細線効
果の原因には、チタンシリサイドの形成にともなう結晶
変化があげられる。チタンシリサイドは一般的に、Ｃ４
９結晶構造およびＣ５４結晶構造の２種類が存在する。
このうち低抵抗で安定したＣ５４結晶構造が、低抵抗で
安定したシリサイドと考えられている。

【００３４】シリサイドプロセス（サリサイドプロセ
ス）は、通常２段階の熱処理を行うことでシリサイドを
形成する。第１段階の熱処理は、６５０℃程度の低温度
で行うとシリコンとチタンとが反応して、Ｃ４９結晶構
造のチタンシリサイドが形成される。その後、酸化シリ
コン膜上の未反応なチタン膜を選択的にエッチングして
除去し、次いで第２段階の熱処理である８００℃程度の
高温熱処理によって、数μｍ程度のＣ５４結晶構造のチ
タンシリサイドを生成する。このプロセスで形成される
チタンシリサイドは、狭い部分において凝集を発生す
る。それは、第２段階の熱処理である高温熱処理時に、
Ｃ４９結晶構造の微細結晶（０．１μｍ）がＣ５４結晶
の大結晶に相転移しにくいことが原因と考えられてい
る。また第１段階の熱処理時に、Ｃ５４結晶の核形成を
如何に多く行えるかが、第２段階の熱処理でＣ５４結晶
構造を多く生じさせる決め手になっている。

【００３５】上記実施形態で説明したシリサイドの形成
方法は、Ｃ４９結晶構造のチタンシリサイドをＣ５４結
晶の核を形成し易くし、かつ相転移をし易くすることを
可能にしている。すなわち、核形成を行うことをし易く
する手段としては、熱処理によるシリコン基板１１の表
面の吸着成分の完全なる除去を行い、かつＩＣＰソフト
エッチング（スパッタエッチング）による自然酸化膜の
ような酸化膜の除去をシリコン基板１１の表面が荒れな
い状態で行っている。

【００３６】一方、従来のスパッタエッチングでは、エ
ッチング量を多くして、すなわちエッチング深さを深く
してシリコン基板の表面上から吸着成分を含めて自然酸
化膜を除去しているため、シリコン基板の表面荒れが甚
だしく生じ、その後のチタンとシリコンとの反応を不均
一にさせている。また、シリコン基板内にアルゴンを多
く取り込むため、その影響でシリサイド化が阻害されて
いる。結果として、細線部に安定したＣ５４結晶構造の
シリサイドを形成することができない。しかしながら、
上記実施形態で説明したシリサイドの形成方法では、上
記問題は生じないため、細線部に安定したＣ５４結晶構
造のシリサイドを形成することができる。

【００３７】次にエッチング深さおよび熱処理有無に対
するチタンシリサイドのシート抵抗の変化を、図２によ
って示す。図２では、縦軸にチタンシリサイドのシート
抵抗を示し、横軸にエッチング深さを示す。また実線は
吸着成分を除去するための熱処理を行った場合を示し、
破線はその熱処理を行わない場合を示す。

【００３８】図２に示すように、３ｎｍ〜５ｎｍ程度の
ソフトエッチングで、熱処理をともなう場合、エッチン
グ深さが３ｎｍ〜５ｎｍ程度であってもシート抵抗は低
くなる。一方、熱処理を行わない場合には、シリコン基
板表面のエッチング深さが３ｎｍ〜５ｎｍ程度である
と、熱処理を行った場合よりもシート抵抗が高くなる。
したがって、熱処理を行うとともにソフトエッチングを
行うことによって、シート抵抗が低いシリサイド層を形
成することが可能になる。なお、ソフトエッチングによ
って、シリコン基板の表面を３０ｎｍ程度の厚さに除去
してシリサイド層を形成した場合には、シリサイド層の
剥がれが発生した。

【００３９】次に第２の発明に係わる実施形態を第２実
施形態として、以下に説明する。この第２実施形態で
は、ソフトエッチングを行う前に別のチャンバで比較的
容易に除去可能な水分、酸素等の吸着成分は、１５０℃
〜９００℃程度、望ましくは３００℃〜４００℃程度の
熱処理を加えて除去する。その後シリコン基板を酸化性
に雰囲気にさらすことなく、例えば高真空雰囲気を移送
してソフトエッチングチャンバに収納し、その中でＩＣ
Ｐソフトエッチング（スパッタエッチング）によってシ
リサイド層を形成しようとするシリコン基板（シリコン
層）の最表面部を３ｎｍ〜５ｎｍ程度の厚さに除去す
る。その後、シリサイドを形成するための金属膜（例え
ばチタン膜）を形成した後、シリサイド層の生成を行
う。

【００４０】次に上記プロセスをＭＯＳトランジスタの
製造方法に適用した例を、以下に説明する。この第２実
施形態は前記図１の（２）で説明した第１実施形態の条
件のみを変更した形成方法である。したがって、図面は
前記図１の（２）を参照して頂きたい。

【００４１】図１の（２）に示すように、真空装置（図
示省略）内でシリコン基板１１の熱処理を行う。このと
きの熱処理温度は、１５０℃〜９００℃程度、望ましく
は３００℃〜４００℃程度に設定した。その後、シリコ
ン基板１１をＩＣＰソフトエッチングを行うチャンバ
（図示省略）内まで真空雰囲気中を移送する。そしてＩ
ＣＰソフトエッチングによって、シリコン基板１１上に
形成されている自然酸化膜（図示省略）の除去を行う。
上記ソフトエッチング条件は、一例として、エッチングガス：アルゴン（Ａｒ）；１０ｓｃｃｍ、エッチング雰囲気の圧力：０．０６Ｐａ、Ｖcd：１００Ｖ、ＩＣＰパワー：１ｋＷ、基板温度：３００℃ に設定した。

【００４２】その直後に、上記シリコン基板１１を酸化
性雰囲気にさらすこと無く、スパッタリングを行って、
全面に金属膜２１を形成した。この成膜条件は、一例と
して、スパッタリングガス：アルゴン（Ａｒ）；１００ｓｃｃ
ｍ、スパッタリング雰囲気の圧力：０．４７Ｐａ、パワー：１ｋＷ、基板温度：１５０℃ に設定した。その結果、金属膜２１としてチタン膜を３
０ｎｍの厚さに形成した。

【００４３】その後第１段階の熱処理としてＲＴＡを行
い、チタンシリサイド膜を形成する。このときのチタン
シリサイド膜はＣ４９結晶になる。この熱処理条件は、
前記第１実施形態と同様である。

【００４４】さらにアンモニア過水に浸漬して未反応な
チタン膜を選択的に除去した。

【００４５】さらに第２段階の熱処理としてＲＴＡを行
い、チタンシリサイド膜を安定化させた。この熱処理条
件は、一例として、熱処理雰囲気：窒素（Ｎ₂）；５ｄｍ³／ｍｉｎ、熱処理温度：８００℃、熱処理時間：３０ｓに設定した。その結果、Ｃ４９結晶はＣ５４結晶となっ
た。

【００４６】以降の工程〔前記図１の（３）で説明した
以降の工程〕は、上記第１実施形態で説明したのと同様
である。

【００４７】上記第２実施形態では、上記シリコン基板
１１にシリコン層となるソース・ドレイン領域１９，２
０を形成した後で上記金属膜２１を形成する工程の直前
に、上記シリコン基板１１に熱処理を施した後、シリコ
ン基板１１の表面をＩＣＰソフトエッチングすることか
ら、上記熱処理によってシリコン基板１１の表面に吸着
している水分、酸素等の吸着成分は完全に除去される。
またスパッタエッチングによって自然酸化膜のような薄
い酸化膜（図示省略）も除去される。その際、エッチン
グ深さを例えば３ｎｍ〜５ｎｍとすることで、シリコン
基板１１の表面が荒れることを防ぐことができる。この
ようにシリコン基板１１の最表面が清浄な状態になるこ
とによって、その後のシリサイド化反応が均一に進行す
る。その結果として、シリサイド層２２〜２４を生成し
た後の熱処理で均一なシリサイドが再結晶化で安定化す
るためにシリサイドの凝集は発生しない。

【００４８】次に第３の発明に係わる実施形態を第３実
施形態として、以下に説明する。第３実施形態では、比
較的容易に除去可能な水分、酸素等の吸着成分は、１５
０℃〜９００℃程度、望ましくはシリサイドが生成され
るような温度の熱処理を施して除去する。同時に、ＩＣ
Ｐソフトエッチング（スパッタエッチング）によって、
シリサイド層を形成しようとするシリコン層の最表面部
を３ｎｍ〜５ｎｍ程度の厚さに除去する。同時に最表面
部のシリコン結合手の破壊する。さらに上記熱処理を継
続して、いわゆるｉｎ−ｓｉｔｕでシリサイドを形成す
るための金属膜（例えばチタン膜）を形成する。このと
き同時に、金属膜の金属とシリコン層のシリコンとでシ
リサイド化反応が進行する。

【００４９】次に上記プロセスをＭＯＳトランジスタの
製造方法に適用した例を、以下に説明する。この第３実
施形態は前記図１の（２）で説明した第１実施形態の条
件のみを変更した方法である。したがって、図面は前記
図１の（２）を参照して頂きたい。なお、金属膜２１に
はチタンの代わりにコバルトを用いた。

【００５０】前記図１の（２）に示すように、第１段階
の熱処理を行う。この熱処理の温度は、金属膜２１とし
てコバルト膜を成膜して後のコバルトシリサイド（Ｃｏ
Ｓｉ ₂）を形成させるプロセスを考慮して、コバルトシ
リサイドが生成される程度の温度（例えば５５０℃）と
する。この熱処理条件は、一例として、熱処理雰囲気の圧力：０．０６Ｐａ、熱処理温度：５５０℃、に設定した。

【００５１】次いで上記熱処理中にＩＣＰソフトエッチ
ングによって、自然酸化膜の除去を行う。上記ソフトエ
ッチングにおけるエッチング深さは３ｎｍ〜５ｎｍとし
た。上記ソフトエッチング条件は、一例として、エッチングガス：アルゴン；１０ｓｃｃｍ、エッチング雰囲気の圧力：０．０６Ｐａ、Ｖcd：１００Ｖ、ＩＣＰパワー：１ｋＷ、基板温度：５５０℃ に設定した。

【００５２】その直後に、上記シリコン基板１１を酸化
性雰囲気にさらすこと無く、スパッタリングを行って、
全面に金属膜２１を形成した。この成膜条件は、一例と
して、スパッタリングガス：アルゴン；１００ｓｃｃｍ、スパッタリング雰囲気の圧力：０．４７Ｐａ、パワー：１ｋＷ、基板温度：５５０℃ に設定した。その結果、金属膜２１としてコバルト膜を
３０ｎｍの厚さに形成した。この成膜では、基板温度が
５５０℃になっているので、図３に示すように、成膜と
同時に、ソース・ドレイン領域１９，２０上およびゲー
ト配線１４上にコバルトシリサイド層５２〜５４が形成
される。

【００５３】さらに硫酸過水に浸漬して未反応なコバル
ト膜を選択的に除去した。

【００５４】さらに第２段階の熱処理としてＲＴＡを行
い、コバルトシリサイド層５２〜５４を安定化させた。
この熱処理条件は、一例として、熱処理雰囲気：窒素（Ｎ₂）；５ｄｍ³／ｍｉｎ、熱処理温度：８００℃、熱処理時間：３０ｓに設定した。

【００５５】以降の工程〔前記図１の（３）で説明した
以降の工程〕は、上記第１実施形態で説明したのと同様
である。

【００５６】上記第３実施形態では、シリコン基板１１
にシリコン層となる上記ソース・ドレイン領域１９，２
０を形成した後で上記金属膜２１を形成する工程の直前
に、上記シリコン基板１１に熱処理を施すとともに、こ
の熱処理中にソース・ドレイン領域１９，２０の表面を
ＩＣＰソフトエッチング（スパッタエッチング）するこ
とから、上記熱処理によってソース・ドレイン領域１
９，２０の表面の吸着成分、例えば水分や酸素が完全に
除去される。またソフトエッチングによって自然酸化膜
のような薄い酸化膜が除去される。その際、エッチング
深さを例えば３ｎｍ〜５ｎｍとすることで、その後に形
成されるシリサイド層の表面が荒れることを防止するこ
とができる。このようにシリコン層の最表面が清浄な状
態になることによって、その後のシリサイド化反応が均
一に進行する。その結果として、シリサイド形成後の熱
処理で均一なシリサイドが再結晶化で安定化するために
シリサイドの凝集は発生しない。さらにこの熱処理を継
続しながら上記ソフトエッチングの直後に上記金属膜２
１を形成することから、上記ソフトエッチングでシリコ
ン層の最表面部のシリコン結合手は破壊され、金属膜２
１の成膜するときには金属とシリコン層との接触部でシ
リサイド化反応が金属膜２１の成膜と同時に進行する。

【００５７】次に第４実施形態の一例を説明する。この
第４実施形態は、熱処理雰囲気をできるだけ高真空状態
にして、シリコン基板の温度を上昇させ、吸着成分を脱
離させる方法である。すなわち、真空度がよい状態で熱
処理を施すと、シリコン基板表面に温度が加わることで
表面の格子振動が増し、原子が吸着している力より大き
な振動の運動エネルギーを得る。その結果、吸着原子の
振動も増して脱離が発生する。一方、熱処理雰囲気の真
空状態が悪いと、真空雰囲気中の原子が基板表面に衝突
して再吸着する。例えば、圧力Ｐ（Ｐａ）の雰囲気で１
ｃｍ²の表面に温度Ｔ（Ｋ）で分子量Ｍの分子が毎秒衝
突する数Ｎは、Ｎ＝３．８５×１０²⁴Ｐ（ＭＴ）^-1/2ｃ
ｍ^-2ｓ^-2となる。例えばＰ＝０．１３３ｍＰａ、室温状
態で１ｃｍ²に毎秒３×１０¹⁴個の原子が衝突すること
になる。この衝突成分が再度吸着する可能性があるの
で、再吸着防止にはできるだけ高真空状態で熱処理を行
うことが好ましい。

【００５８】また原子第１層には１０¹⁵個／ｃｍ²の原
子があることより、上記例では３秒毎に単原子層がシリ
コン基板表面を覆うことになる。また熱処理を施す処理
時間としては６０秒程度なので、この時間内に単原子層
の吸着物質を形成させない程度の真空度で熱処理を施す
ことが必要になる。すなわち、１秒間に２×１０¹³個程
度以下の衝突原子を確保できる真空度で熱処理を施せば
よい。続いて、ＩＣＰソフトエッチングによって、シリ
サイド層を形成しようとするシリコン層の最表面部を３
ｎｍ〜５ｎｍ程度の厚さに除去する。

【００５９】次に上記プロセスをＭＯＳトランジスタの
製造方法に適用した例を、以下に説明する。この第４実
施形態は前記図１の（２）で説明した第１実施形態の条
件のみを変更した方法である。したがって、図面は図１
の（２）を参照して頂きたい。

【００６０】熱処理は真空中で行う。この熱処理条件
は、一例として、熱処理雰囲気の圧力：１０μＰａ、熱処理温度：４００℃、に設定した。

【００６１】次いで上記熱処理中にＩＣＰソフトエッチ
ングによって、自然酸化膜の除去を行う。上記ソフトエ
ッチング条件は、一例として、エッチングガス：アルゴン；１０ｓｃｃｍ、エッチング雰囲気の圧力：０．０６Ｐａ、Ｖcd：１００Ｖ、ＩＣＰパワー：１ｋＷ、基板温度：４００℃ に設定した。そしてシリコン基板１１（ソース・ドレイ
ン領域１９，２０）の表面を３ｎｍ〜５ｎｍの深さにエ
ッチングした。なお、上記熱処理温度は、１５０℃〜９
００℃、望ましくは３００℃〜４００℃に設定される。

【００６２】その直後に、上記シリコン基板１１を酸化
性雰囲気にさらすこと無く、スパッタリングを行って、
全面に金属膜２１を形成した。この成膜条件は、一例と
して、スパッタリングガス：アルゴン；１００ｓｃｃｍ、スパッタリング雰囲気の圧力：０．４７Ｐａ、パワー：１ｋＷ、基板温度：１５０℃ に設定した。その結果、金属膜２１としてチタン膜を３
０ｎｍの厚さに形成した。

【００６３】その後第１段階の熱処理としてＲＴＡを行
い、シリサイド層２２〜２４としてチタンシリサイド膜
を形成する。このときのチタンシリサイド膜はＣ４９結
晶になる。この熱処理条件は、一例として、熱処理雰囲気：窒素；５ｄｍ³／ｍｉｎ、熱処理温度：６５０℃、熱処理時間：３０ｓに設定した。

【００６４】さらにアンモニア過水に浸漬して未反応な
チタン膜を選択的に除去した。

【００６５】さらに第２段階の熱処理としてＲＴＡを行
い、シリサイド層２２〜２４であるチタンシリサイド層
を安定化させた。すなわちＣ５４結晶化させた。この熱
処理条件は、一例として、熱処理雰囲気：窒素；５ｄｍ³／ｍｉｎ、熱処理温度：８００℃、熱処理時間：３０ｓに設定した。

【００６６】以降の工程〔前記図１の（３）で説明した
以降の工程〕は、上記第１実施形態で説明したのと同様
である。

【００６７】上記第４実施形態のように、ソフトエッチ
ング前の熱処理を高真空中で行うことによって、衝突成
分が再度吸着する可能性が低くなるので、単原子層の吸
着物質を形成することがなくなる。そのため、吸着物質
の除去が十分に行うことが可能になる。

【００６８】上記各実施形態で説明したシリサイド層の
形成方法は、従来のプロセスの延長線上で実現すること
が可能である。そのため、ＬＳＩの製造コストを大幅に
高めることなく安定したシリサイド層の形成が図れる。
また、安定したシリサイド層を形成できるため、シリサ
イドの細線効果がなくなり、シリサイド層の耐熱性が向
上するので、プロセスの余裕度の向上が図れる。さらに
単純なプロセスで安定したシリサイド層を形成できるの
で、生産上の歩留りの問題が発生しにくい。すなわち、
歩留りの低下が起きない。

【００６９】また上記説明した各実施形態では、シリコ
ン基板と金属膜との界面に形成されている自然酸化膜を
消滅させるために、シリコン基板と金属膜との境界部に
投影飛程Ｒｐを設定してシリコンイオンを注入し、この
シリコンイオンによっていわゆるinter-mixingを界面部
に起こして、界面部の自然酸化膜を破壊する必要がな
い。そのため、シリコン基板内にイオン注入ダメージが
形成されることがないので、接合リークが悪化すること
もない。実際、チタン膜を形成した後に上記シリコンイ
オン注入を行ってチタンシリサイド膜を形成させた場合
には、０．４５μｍ幅の狭い領域におけるチタンシリサ
イド膜のシート抵抗は３Ω／□程度であり、低抵抗とな
ったが、接合リークは１桁以上悪化する結果となった。

【００７０】さらに上記各実施形態では、自然酸化膜を
除去するためのスパッタエッチングに、ＩＣＰソフトエ
ッチングで説明したが、例えばトライオード型エッチン
グ装置、ＥＣＲ（Electron Cycrotron Resonance）型エ
ッチング装置を用いたエッチングによって上記スパッタ
エッチングを行うことも可能である。また金属膜をスパ
ッタリングによって成膜したが、例えばＣＶＤ法、蒸着
法等によって成膜してもよい。さらにまたチタンシリサ
イド、コバルトシリサイド以外のシリサイドとして、タ
ンタル（Ｔａ）、金（Ａｕ）、パラジウム（Ｐｄ）、ニ
ッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）、ハフニウ
ム（Ｈｆ）等の金属シリサイドを形成する際にも、本発
明のシリサイドの形成方法は同様にして適用することが
できる。その際には、それぞれの金属シリサイドを形成
する金属膜を成膜することになる。また、上記適用例と
してＭＯＳトランジスタを一例として説明したが、例え
ば他の素子に用いられる金属シリサイドの形成、配線に
用いられる金属シリサイドの形成等にも適用することが
可能である。

【００７１】

【発明の効果】以上、説明したように本発明によれば、
熱処理を施しながらスパッタエッチングを行う、または
スパッタエッチングを行う前に熱処理を行うので、シリ
コン層上の吸着物質を脱離することができる。またスパ
ッタエッチングによってシリコン層上の自然酸化膜を除
去することができるので、シリサイド層を形成するため
の金属膜は清浄な状態のシリコン層上に形成することが
できる。よって、細線効果を起こすことなく、狭い幅の
部分にも安定した薄いシリサイド層を形成することが可
能になる。その結果、ＬＳＩの設計ルールが縮小して
も、シリサイド層を形成した領域、例えばソース・ドレ
イン領域の抵抗の低減化が可能になり、ＬＳＩの応答速
度の向上が図れる。

【図面の簡単な説明】

【図１】本発明に係わる第１実施形態の製造工程図であ
る。

【図２】シート抵抗とエッチング深さとの関係図であ
る。

【図３】第３実施形態の説明図である。

【符号の説明】

１１シリコン基板１９，２０ソース・ドレイン
領域２１金属膜２２，２３シリサイド層

Claims

【特許請求の範囲】

【請求項１】基板にシリコン層を形成する工程と、前記シリコン層上に、該シリコン層と反応する金属膜を
形成する工程と、前記シリコン層と前記金属膜とを反応させてシリサイド
層を形成する工程とを備えたシリサイドの形成方法にお
いて、前記シリコン層を形成した後で前記金属膜を形成する工
程の直前に、前記基板に熱処理を施すとともに、該熱処
理中に前記シリコン層の表面をスパッタエッチングする
ことを特徴とするシリサイドの形成方法。
【請求項２】基板にシリコン層を形成する工程と、前記シリコン層上に、該シリコン層と反応する金属膜を
形成する工程と、前記シリコン層と前記金属膜とを反応させてシリサイド
層を形成する工程とを備えたシリサイドの形成方法にお
いて、前記シリコン層を形成した後で前記金属膜を形成する工
程の直前に、前記基板に熱処理を施した後前記シリコン
層の表面をスパッタエッチングすることを特徴とするシ
リサイドの形成方法。
【請求項３】基板にシリコン層を形成する工程と、前記シリコン層上に、該シリコン層と反応する金属膜を
形成する工程と、前記シリコン層と前記金属膜とを反応させてシリサイド
層を形成する工程とを備えたシリサイドの形成方法にお
いて、前記シリコン層を形成した後で前記金属膜を形成する工
程の直前に、前記基板に熱処理を施すとともに、該熱処
理中に前記シリコン層の表面をスパッタエッチングし、さらに前記熱処理を継続しながら前記スパッタエッチン
グの直後に前記金属膜を形成する工程を行うことを特徴
とするシリサイドの形成方法。
【請求項４】請求項１記載のシリサイドの形成方法に
おいて、前記熱処理は、スパッタエッチングを行う前までは、１
秒間に２×１０¹³個／ｃｍ²以下の衝突原子数となる真
空雰囲気で行うことを特徴とするシリサイドの形成方
法。
【請求項５】請求項２記載のシリサイドの形成方法に
おいて、前記熱処理は、１秒間に２×１０¹³個／ｃｍ²以下の衝
突原子数となる真空雰囲気で行うことを特徴とするシリ
サイドの形成方法。
【請求項６】請求項３記載のシリサイドの形成方法に
おいて、前記熱処理は、スパッタエッチングを行う前までは、１
秒間に２×１０¹³個／ｃｍ²以下の衝突原子数となる真
空雰囲気で行うことを特徴とするシリサイドの形成方
法。