JPH09312288A

JPH09312288A - 半導体装置の製造方法

Info

Publication number: JPH09312288A
Application number: JP12757396A
Authority: JP
Inventors: Yasuhisa Soma; 康久相馬
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1996-05-23
Filing date: 1996-05-23
Publication date: 1997-12-02

Abstract

(57)【要約】【課題】二層の金属配線間の絶縁膜に開けられた貫通孔
を絶縁材料で塞ぎ、絶縁する方法において、信頼性を高
め、所要面積を低減する。【解決手段】第一絶縁膜２０ａのパターン上に絶縁材料
を含んだ液を滴下し、硬化させて第二絶縁膜２３ａを形
成する。厚い絶縁膜で貫通孔を埋めると共に、外形を小
さくする、先のパターンと外形が同じ小面積の絶縁膜パ
ターンを得る。特に、ＭＯＳゲート型半導体装置にお
いて、ゲート・ソース間耐圧不良となる欠陥が生じて
も、ゲート電極を分割し絶縁膜貫通孔を塞ぐ第二絶縁膜
２３ａを厚くして、耐圧不良のゲート電極に接続される
ゲートパッド電極を確実に分離し、半導体装置の動作に
因与しないようにすることが簡単にできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、主電流制御用のゲ
ート電極をもち、ゲート電圧によりオン・オフ動作をす
る絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと
略す）、ＭＯＳ型電界効果トランジスタ（以下ＭＯＳＦ
ＥＴと略す）など、滴下によって絶縁膜を形成する部位
をもつ半導体装置の製造方法に関する。

【０００２】

【従来の技術】上記のような半導体装置は、半導体チッ
プがパッケージング金属などの基板上に固定され、主電
流を流す主電極は、その電極面にボンディングされる導
線によりチップ外の主端子へと接続される。また、主電
極と絶縁されたゲート電極とゲート端子とは、その電極
面に設けられたゲートパッド部にボンディングされる導
線により接続される。

【０００３】図５は、従来のＩＧＢＴのユニットセルの
一例の断面図であり、半導体チップ１０の一方の主面に
独立したｐウェル２が高抵抗ｎ^-層１の表面に拡散によ
り作られる。また、電子をｎ^-層１に注入するためのｎ
⁺ソース領域３がｐウェル２の表面層内に形成される。
さらに、ｐウェル２の端部にｎ⁺ソース領域３からｎ ^-
層１に電子を注入するＭＯＳチャネル４を構成するため
に、ｐウェル２の端部の表面に薄いゲート酸化膜５を介
して、例えば多結晶シリコンからなるゲート電極６を設
ける。ゲート電極６の上は酸化膜７で全て覆われ、その
酸化膜で覆われないｐウェル２およびｎ⁺ソース領域３
の表面に接触するソース電極８が、例えばＡｌ蒸着によ
り形成されている。ゲート電極６の延長部には、厚いフ
ィールド酸化膜５１の上でソース電極８と同時に蒸着し
た後分離したゲートパッド電極９が接触している。ゲー
ト電極６とソース電極８とは酸化膜７で絶縁膜されてい
るので、ゲート・ソース間に電圧を印加することができ
る。ｎ^-層１の下面側にはｎ^-層１より不純物濃度の高
いｎバッファ層１１を介してｐドレイン層１２が設けら
れ、そのｐドレイン層１２の表面に接触するドレイン電
極１３が、例えばＡｌ蒸着により形成されている。

【０００４】図６は従来のＩＧＢＴのチップをソース電
極側から見た平面図で、点線１６で示された輪郭内に形
成されているゲート電極６を覆うソース電極８に図５に
も示したようにソース引出し導線１４がボンディングさ
れ、ソース電極８の窓部に露出するゲートパッド電極９
にゲート引出し導線１５がボンディングされている。ゲ
ート引出し導線１５はゲート端子に接続される。なお、
チップ１０の周辺部にはソース・ドレイン間耐圧を出す
ためのガードリング１７がある。

【０００５】このような素子のチップの大面積化は、一
チップ当たりの電流容量の増大、オン電圧の低減を実現
するとともに、耐圧向上のためのガードリング部やゲー
トパッド部の素子面積全体に占める比率を低くできるこ
とによる半導体ウェハの利用率の向上、組立構造の簡略
化等の利点がある。しかし、チップの大面積化をする上
での問題の一つとして、ゲート・ソース間耐圧不良の問
題がある。ＩＧＢＴやＭＯＳＦＥＴの場合、ゲート電極
の電圧によりチャネルの開閉を行い、ドレイン電流のオ
ン・オフを行うが、ゲート・ソース間が短絡されていた
り、不十分な耐圧しかなかった場合、ドレイン電流の正
常な制御ができない。

【０００６】例えば、図７（ｂ）のように、ゲート電極
６となる多結晶シリコン層のパターニングに不良がある
と、酸化膜７を突き破り、ソース電極８と短絡する。こ
のような欠陥がチップ内で一個でもある場合、ゲート・
ソース間耐圧不良となり、そのチップは使えなくなる。
パターニング工程の改良などを重ねても、ウェハ内で少
なからず欠陥が発生することが避けられず、チップが大
面積になるほど歩留りが低下する。

【０００７】この問題に対して、ゲート電極６を幾つか
に分割し、欠陥のあるゲート電極６を切り離し、他の部
分を生かして全体としては良品とすることが行われる。
すなわち、先ず、チップの各分割ゲート電極についてゲ
ート電極とソース電極の間の耐圧を測定し、良否を判断
する。例えば、ゲート・ソース間で３５Ｖ以上の耐圧の
あるものを良品と判断する。

【０００８】次に、このチップ上に第一絶縁膜２０を形
成する。この第一絶縁膜２０には分割された各ゲート電
極６ごとに２個の貫通孔２１、２２が開いている。貫通
孔の一方２１は、ゲートパッド電極９の上にある。他方
２２はゲートパッド電極９上とソース電極８上にまたが
って開いている。これらのパターニングについては通常
のポジレジストを用いるフォトリソグラフィで行う。

【０００９】次に、先程の各ゲート・ソース間の耐圧測
定による各分割ゲート電極ごとの良否結果に従い、良品
については図７（ａ）に示すようにゲートパッド電極９
上とソース電極８上にまたがる貫通孔２２を第二絶縁膜
２３で塞ぐ。この後、第一絶縁膜２０の上に通常のスパ
ッタ法等で二層目のＡｌ蒸着を行い、フォトリソグラフ
ィによりパターニングして平行に走るＡｌ配線２４、２
５を形成する。Ａｌ配線２４はゲート端子に接続する。
Ａｌ配線２５はソース端子に接続する。この構造によ
り、良品のゲート電極６はゲートパッド電極９、Ａｌ配
線２４を介してゲート端子に接続されるが、第二絶縁膜
２３によりＡｌ配線２５とは絶縁される。

【００１０】一方、不良品については図７（ｂ）に示す
ように、不良品のゲート電極６に接続されるゲートパッ
ド電極９は、ポリイミド樹脂２３によりＡｌ配線２４と
は絶縁されるが、ソース電極８とはＡｌ配線２５を介し
て接続される。Ａｌ配線２４とゲート端子の接続は、ゲ
ートパッド電極９の一つに対して一本のワイヤボンディ
ングによっておこなわれる。

【００１１】このように、電気測定をおこなった結果を
用いて絶縁するか導通するかを決定するような素子構造
で、フォトリソグラフィ工程によって第二絶縁膜の形状
を決定することは大変厄介である。そこで針先の細いデ
ィスペンサ等を用いてその部位に少量の液状の絶縁材料
を滴下し、硬化する方法をおこなっている。

【００１２】

【発明が解決しようとする課題】しかし、絶縁材料の滴
下による絶縁膜の形成はいろいろと問題が多い。図２
（ａ）ないし（ｃ）は従来の製造方法を説明するための
工程順の貫通孔部の部分断面図である。ゲートパッド電
極９上に貫通孔２１の開いた第一絶縁膜２０を形成する
［図２（ａ）］。

【００１３】次に貫通孔を塞ぐための絶縁材料を含んだ
液を滴下し、硬化させて第二絶縁膜２３を形成する［同
図（ｂ）］。その後、第二絶縁膜２３上にＡｌ配線２４
を形成する［同図（ｃ）］。この方法では、液状材料の
滴下により形成した第二絶縁膜２３の形状は、通常のフ
ォトリソグラフィ工程で形成される形状と比べて再現性
が良くない。

【００１４】また、微量を滴下するため針先が細いディ
スペンサを用いるが、細い針先を通すため絶縁材料は粘
度が小さい（数百ｃｐ以下）ことが必要となる。粘度が
小さい絶縁材料は広がり易く、例えば直径２ｍｍ程に広
がる。広がって面積が大きくなるということは、絶縁材
料の厚さが薄くなることを意味し、またそのため本来の
目的である絶縁耐圧に関して適正な厚さを満足すること
ができないこともある。

【００１５】また、広がる面積が大きいということは、
その分面積的に無駄が発生し、効率がよくないことにな
る。以上の問題に鑑みて本発明の目的は、滴下された絶
縁材料の形状のばらつきを低減し、ひろがりを抑制し、
厚い絶縁膜を形成すること、そして、ゲート・ソース短
絡が起きてもチップ全体として使用不能になることのな
い半導体装置の製造方法を提供することにある。

【００１６】

【課題を解決するための手段】上記の課題解決のため、
本発明の半導体装置の製造方法は、貫通孔の開いた第一
絶縁膜のパターン上に、絶縁材料を含む液を滴下、硬化
することにより第二絶縁膜を形成し、孔を埋めると共
に、先のパターンと外形が同じで膜厚の厚い絶縁膜パタ
ーンを得るものとする。

【００１７】図１（ａ）ないし（ｃ）は本発明の製造方
法を説明するための工程順の貫通孔部の部粉断面図であ
る。ゲートパッド電極９上に貫通孔の開いた第一絶縁膜
２０ａのパターンを形成する［図１（ａ）］。次に貫通
孔を塞ぐための絶縁材料を含んだ液を滴下し、硬化させ
て第二絶縁膜２３ａを形成する［同図（ｂ）］。

【００１８】続いて、第二絶縁膜２３ａ上にＡｌ配線２
４を形成する［同図（ｃ）］。このようにすれば、滴下
された絶縁材料の表面張力と下地に形成された絶縁膜と
の密着性により、滴下された液はホールの孔埋めに使用
され、残りは下地の絶縁膜上に広がる。従って、ばらつ
きの低減と広がる面積の減少が実現できる。特に、第一
絶縁膜と第二絶縁膜とが同じ絶縁材料であることがよ
い。

【００１９】そのようにすれば、第一絶縁膜と第二絶縁
膜との密着性がよい。そして、半導体基体の一主面上に
主電流を流す主電極およびその主電流制御用の複数のゲ
ート電極を設け、そのゲート電極をそれぞれゲートパッ
ド電極と接続し、各ゲートパッド電極を第一絶縁膜によ
って覆い、その第一絶縁膜にそれぞれ各ゲートパッド電
極に達する第一および第二の貫通孔を開け、主電極との
耐圧値が規定値を満足するゲート電極に接続されたゲー
トパッド電極に達する第二貫通孔および規定値を満足し
ないゲート電極に接続されたゲートパッド電極に達する
第一貫通孔を第二絶縁膜によって塞いだのち、第一貫通
孔上を通る第一配線を形成すると同時にその配線の材料
で開いている第一貫通孔を塞ぎ、また第二貫通孔を通る
第二配線を形成すると同時にその配線の材料で開いてい
る第二貫通孔を塞ぎ、第一配線をゲート端子と接続し、
第二配線を主電極と接続するものとする。

【００２０】そのようにすれば、複数個に分割されたゲ
ート電極にそれぞれ接続されるゲートパッド電極と、そ
の上に絶縁膜を介して設けられ、ゲート端子に接続され
る配線とは、主電極との間の耐圧値が規定値を満足する
ゲート電極に接続されるもののみ絶縁膜に開けられた貫
通孔を通じて接続することにより、耐圧の正常な良品部
分のゲート電極のみがゲートパッド電極を介してゲート
端子と接続され、半導体装置の動作に寄与する。ゲート
端子に接続されないゲート電極には制御用の信号電力が
入力されないため、半導体装置の正常な動作を妨げるこ
とはない。また、耐圧値が規定値を満足しないゲート電
極に接続されるゲートパッド電極を主電極に接続される
別の配線と同様な方法で接続することにより主電極と短
絡でき、主電極と同電位にすることにより誤動作が防止
される。そして、貫通孔を通じてのゲートパッド電極と
配線との接続は、配線形成と同時に配線材料によって貫
通孔を充填することにより簡単にでき、また、配線と接
続されないゲートパッド電極に達する貫通孔は配線形成
前に絶縁材料で塞ぐことにより、ゲートパッド電極、配
線用の絶縁が簡単に確保される。

【００２１】更に、耐圧値測定データに基づいて制御さ
れるＸＹ方向ステージを用いて半導体基体を移動させる
ことにより、第二絶縁膜の材料によつて塞がれる貫通孔
を樹脂ディスペンサの直下に位置させ、そのディスペン
サより絶縁樹脂を滴下させて貫通孔を塞ぐものとする。
そのようにすれば、連続的に作業が進められて、能率が
上がる。更に自動化もすすめられる。

【００２２】

【発明の実施の形態】以下、図７と共通の部分に同一の
符号を付した図を引用して、本発明の一実施例について
説明する。図３（ａ）、（ｂ）は本発明の一実施例のＩ
ＧＢＴチップ断面を示す。ＩＧＢＴチップの大きさは２
０ｍｍ角で、ゲート電極を形成する多結晶シリコン層は
八分割されていて、一つのゲート電極６の寸法は約４ｍ
ｍ角である。そして、ゲートパッド９の寸法は０．３ｍ
ｍ角である。

【００２３】この状態までのＩＧＢＴの製造について
は、通常のＩＧＢＴのそれとなんら変わることがないの
で詳細は省略する。本発明による構造をとる前に、この
チップについて各ゲート電極とソース電極の間の耐圧を
測定し、各分割ゲート電極ごとの良否を判断する。例え
ば、ゲート・ソース間で３５Ｖ以上の耐圧のあるものを
良品と判断する。

【００２４】図３（ａ）において、このチップ上に第一
絶縁膜２０ａを形成する。この実施例ではポリイミド膜
を４μｍの厚さになるように被せた。この第一絶縁膜２
０ａには分割された各多結晶シリコン層ごとに２個の貫
通孔２１、２２が開いている。貫通孔の一方２１は、ゲ
ートパッド電極９の上にあり、０．２ｍｍ角の大きさで
ある。他方２２はゲートパッド電極９上とソース電極８
上にまたがって開いており、こちらも０．２ｍｍ角の大
きさである。貫通孔２１、２２の周囲の第一絶縁膜２０
ａは必要以上に大きくならないように、例えば、内径２
００μｍ、外径８００μｍの環状にする。これらのパタ
ーニングについては通常のポジレジストを用いるフォト
リソグラフィで行う。

【００２５】次に、先程の各ゲート電極とソース電極の
間の耐圧測定による各分割部ごとの良否結果に従い、良
品については図３（ａ）に示すようにゲートパッド電極
９上とソース電極８上にまたがる貫通孔２２をポリイミ
ド樹脂の第二絶縁膜２３ａで塞ぐ。図４は貫通孔をポリ
イミド樹脂で塞ぐ作業を示し、上述のゲート電極・ソー
ス電極間耐圧の測定データと連動させたＸＹステージ３
１上にシリコンウェハ３０を置き、塞ぐべき貫通孔２
１、２２が直下にきたとき、樹脂容器３２に連通したデ
ィスペンサ３３あるいはマイクロシリンジから粘度１０
０ｃｐの低粘度ポリイミド樹脂を一滴ずつ滴下する。

【００２６】滴下された低粘度ポリイミド樹脂は２８０
℃、数時間のキュアにより硬化して第二絶縁膜２３ａと
なる。このとき滴下されたポリイミド樹脂は、貫通孔２
１、２２の周囲の第一絶縁膜２０ａ上にとどまるので、
ひろがり過ぎることはなく、従って、硬化後も十分な厚
さの絶縁膜ができる。従来直径約２ｍｍに広がっていた
が、第一絶縁膜２０ａの外径を８００μｍにしたので、
厚さはほぼ４倍になつた。

【００２７】次に、第二絶縁膜２３ａの上に通常のスパ
ッタ法等で二層目のＡｌ蒸着を行い、フォトリソグラフ
ィによりパターニングして平行に走るＡｌ配線２４、２
５を形成する。Ａｌ配線２４はゲート端子に接続する。
この構造により、良品のゲート電極６はゲートパッド電
極９、Ａｌ配線２４を介してゲート端子に接続され、ポ
リイミド樹脂の第二絶縁膜２３ａによりＡｌ配線２５と
は絶縁される。Ａｌ配線２４とゲート端子の接続は、各
分割ゲートパッド電極９の一つに対して一本のＡｌワイ
ヤを用いて、ボンディングしておこなわれる。

【００２８】一方、図３（ｂ）に示すように不良品のゲ
ート電極６に接続されるゲートパッド電極９は、第二絶
縁膜２３ａによりＡｌ配線２４とは絶縁され、ソース電
極８とＡｌ配線２５を介して接続される。従来の方法と
比較して異なる点は、第二絶縁膜２３ａの厚さが厚くな
ったこと、およびゲートパッド電極９と第二絶縁膜２３
ａとの絶縁に必要な面積が小さくなったことである。

【００２９】

【発明の効果】本発明によれば、第一絶縁膜のパターン
上に液状の絶縁材料を滴下し、第二絶縁膜を形成するこ
とによって、絶縁膜の膜厚が厚くなり、ピンホールなど
が発生しにくくなって、信頼性が向上する。また、省面
積化が実現できるため、高集積化に適する。

【００３０】特に、ＭＯＳゲート型半導体装置において
ゲート電極を分割し、ゲート・ソース間耐圧不良となる
欠陥が生じても、絶縁膜貫通孔を塞ぐ第二絶縁膜を厚く
して、耐圧不良のゲート電極に接続されるゲートパッド
電極を確実に分離し、半導体装置の動作に因与しないよ
うにすることが簡単にできる。このようにして、半導体
装置を全体としては使用可能になるため、絶縁ゲート型
電力用半導体装置のチップ面積の大面積化による電流容
量の増大、オン電圧の低減を行う上で極めて有効であ
る。

【図面の簡単な説明】

【図１】（ａ）ないし（ｃ）は本発明の製造方法を説明
するための工程順の部分断面図

【図２】（ａ）ないし（ｃ）は従来の製造方法を説明す
るための工程順の部分断面図

【図３】本発明の一実施例のＩＧＢＴを示し、（ａ）は
耐圧良のゲート電極を含む断面図、（ｂ）は耐圧不良の
ゲート電極を含む断面図

【図４】本発明の一実施例に用いたポリイミド樹脂滴下
装置の斜視図

【図５】従来のＩＧＢＴチップの断面図

【図６】従来のＩＧＢＴチップの平面図

【図７】従来のＩＧＢＴを示し、（ａ）は耐圧良のゲー
ト電極を含む断面図、（ｂ）は耐圧不良のゲート電極を
含む断面図

【符号の説明】

１ｎ^-層２ｐウェル３ｎ⁺ソース領域４ＭＯＳチャネル５ゲート酸化膜６ゲート電極７酸化膜８ソース電極９ゲートパッド電極１０チップ１１ｎバッファ層１２ｐドレイン層１３ドレイン電極１４ソース引出し導線１５ゲート引出し導線１７ガードリング２０、２０ａ第一絶縁膜２１貫通孔２２貫通孔２３、２３ａ第二絶縁膜２４Ａｌ配線２５Ａｌ配線３０シリコンウェハ３１ＸＹステージ３２樹脂容器３３ディスペンサ５１フィールド酸化膜

Claims

【特許請求の範囲】

【請求項１】貫通孔の開いた第一絶縁膜のパターン上
に、絶縁材料を含む液を滴下、硬化することにより第二
絶縁膜を形成し、貫通孔を埋めると共に、先のパターン
と外形が同じで膜厚の厚い絶縁膜パターンを得ることを
特徴とする半導体装置の製造方法。
【請求項２】第一絶縁膜と第二絶縁膜とが同じ絶縁材料
であることを特徴とする請求項１記載の半導体装置の製
造方法。
【請求項３】半導体基体の一主面上に主電流を流す主電
極およびその主電流制御用の複数のゲート電極を設け、
そのゲート電極をそれぞれゲートパッド電極と接続し、
各ゲートパッド電極を第一絶縁膜によって覆い、その第
一絶縁膜にそれぞれ各ゲートパッド電極に達する第一お
よび第二の貫通孔を開け、主電極との耐圧値が規定値を
満足するゲート電極に接続されたゲートパッド電極に達
する第二貫通孔および規定値を満足しないゲート電極に
接続されたゲートパッド電極に達する第一貫通孔を第二
絶縁膜によって塞いだのち、第一貫通孔上を通る第一配
線を形成すると同時にその配線の材料で開いている第一
貫通孔を塞ぎ、また第二貫通孔を通る第二配線を形成す
ると同時にその配線の材料で開いている第二貫通孔を塞
ぎ、第一配線をゲート端子と接続し、第二配線を主電極
と接続することを特徴とする請求項１または２記載の半
導体装置の製造方法。
【請求項４】耐圧値測定データに基づいて制御されるＸ
Ｙ方向ステージを用いて半導体基体を移動させることに
より、第二絶縁膜の材料によつて塞がれる貫通孔を樹脂
ディスペンサの直下に位置させ、そのディスペンサより
絶縁樹脂を滴下させて貫通孔を塞ぐ請求項３記載の半導
体装置の製造方法。