JPH09293719A - 半導体装置の配線構造 - Google Patents

半導体装置の配線構造

Info

Publication number
JPH09293719A
JPH09293719A JP10572296A JP10572296A JPH09293719A JP H09293719 A JPH09293719 A JP H09293719A JP 10572296 A JP10572296 A JP 10572296A JP 10572296 A JP10572296 A JP 10572296A JP H09293719 A JPH09293719 A JP H09293719A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
film
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10572296A
Other languages
English (en)
Inventor
Yasushi Hamazawa
靖史 濱澤
Noboru Kumano
暢 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10572296A priority Critical patent/JPH09293719A/ja
Publication of JPH09293719A publication Critical patent/JPH09293719A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 良好なステップカバレッジを有すると共に、
信頼性を向上させた半導体装置の配線構造を得る。 【解決手段】 半導体装置の配線構造を第1配線層をそ
の断面視にて基板表面に垂直な側面と、側面間で基板表
面に平行の延びる上面と、側面と上面との間に切り欠き
状に形成された傾斜面と、で構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線交差部での配
線の信頼性及び電気抵抗特性を向上させた半導体装置の
配線構造に関する。
【0002】
【従来の技術】半導体装置の素子間等を電気的に接続す
るための接続配線は、一般に、半導体基板上に形成した
導体材料にエッチングを施すことにより形成される。半
導体装置の製造に利用されるエッチングは一般にウエッ
トエッチングとドライエッチングに大別されるが、酸や
アルカリ等の化学薬品を使用して、配線材料を溶解除去
するウエットエッチングでは、一度に大量の処理が可能
なことや、必要な装置及び設備が比較的安価である等の
利点を有している。
【0003】しかし、ウエットエッチングでは、エッチ
ングが等方的に進行してエッチングマスク下の被エッチ
ング部分にいわゆるアンダーカットが形成される。この
ような等方的に進行するエッチングの挙動により、ウエ
ットエッチングでは加工精度を一定以上向上させること
は困難で、高密度な集積回路におけるエッチング工程等
の、微細な精度を要する加工には適当でない。
【0004】このため、半導体装置の製造には、エッチ
ングが一の方向にのみ進行する、いわゆる、異方性エッ
チングとしてのドライエッチングが一般に利用されてい
る。エッチングによる回路配線の形成は、例えば、図4
に示すように、例えば、シリコンから成る半導体基板2
1上に形成した熱酸化膜22の表面に、例えば、Al等
の導電物質から成る下層配線膜を一様な膜厚に形成後、
この下層配線膜上に塗布したレジストをパターニングし
これをマスクとして下層配線膜に、例えば、異方性エッ
チングとしての反応性イオンエッチングを施して、下層
配線層23をパターン形成している。
【0005】下層配線層23をこのように形成したら、
この下層配線層23を被覆するように層間絶縁膜24を
一定の層厚に形成後、下層配線層23上にこの層間絶縁
膜24を介してやはりAlから成る上層配線膜を形成し
及びこれを同様にパターニングすることによりAlの上
層配線層25を形成することにより多層状に電気配線を
形成している。
【0006】このように半導体基板21上に形成された
配線もしくは電極は、これらの配線と共にまたは別個に
形成されたトランジスタ、キャパシタ等の素子と共に、
表面保護膜26により被覆保護される。
【0007】
【発明が解決しようとする課題】しかし、上述の従来の
配線構造では、下層配線層23を反応性イオンエッチン
グ等のいわゆるドライエッチング(異方性エッチング)
により形成しているため、比較的微細な配線等の加工が
可能であるものの、同配線層23はその断面形状が矩形
状を成すように切り立った側面を有するような形状に形
成されている。
【0008】このため、下層配線層23上に層間絶縁膜
24を介して上層配線層25を、例えば、交差状に形成
する場合、断面矩形状の下層配線層23による段差によ
り、層間絶縁膜24上の上層配線層25の被覆性、即ち
ステップカバレッジ、が低下し、配線の信頼性の低下を
招く。とりわけ、上述のような構成の多層状配線を比較
的低い電気抵抗特性が要求されるパワーMOSFET
や、多数の配線交差部が形成される半導体装置に適用す
る場合、上述したような段差に起因する配線電気抵抗の
増大によりFET等の素子に誤動作等の動作上の問題を
招きかねない。
【0009】また、表面保護膜26の段差部分26aに
は、半導体装置の製造工程等にて、下層配線または段差
と平行な方向にクラックが発生し易く、配線に十分な信
頼性が得られない。従って、本発明の目的は、良好なス
テップカバレッジを有すると共に、信頼性及び電気抵抗
特性を向上させた半導体装置の配線構造を提供すること
にある。
【0010】
【課題を解決するための手段】上記課題を達成するた
め、請求項1に記載の半導体装置の配線構造によれば、
半導体基板の酸化膜を介した表面にパターニング形成さ
れた第1配線層と、第1配線層を覆うように酸化膜上に
形成された層間絶縁膜と、層間絶縁膜を介して第1配線
層上に形成された第2配線層と、から成る半導体装置の
配線構造であって、第1配線層はその横断面視にて半導
体基板の表面に実質的に垂直な側面と、側面間で基板表
面に実質的に平行に延びる上面と、側面と上面との間に
切り欠き状に形成された傾斜面と、から成ることを特徴
とする。
【0011】このように構成することにより、第1配線
層には側面と上面との間に長手方向に延び切り欠き状に
形成された傾斜面3cが対向状に付与され、第2配線層
は層間絶縁膜を介して第1配線層3を覆うように形成さ
れるのだが、第1配線層には上述の傾斜面が設けられて
いるので交差に際して第1配線層による段差に起因する
被覆性、即ちステップカバレッジ、が大幅に改善され、
配線の信頼性及び電気抵抗特性は向上される。
【0012】請求項2の半導体装置の配線構造は、請求
項1の構造において、第2配線層は第1配線との交差部
における縦断面視にて半導体基板の表面に実質的に垂直
な側面と、側面間で基板表面に交差部で上方に湾曲され
た上面と、側面と上面との間に傾斜状に設けられた傾斜
面と、から成る。このように構成することにより、平行
状に積層形成しながら良好なステップカバレッジを有す
る配線構造が得られる。
【0013】請求項3の半導体装置の配線構造は、請求
項1の構造において、第2配線層は第1配線との交差部
における横断面視にて半導体基板の表面に実質的に垂直
な側面と、側面間で基板表面に実質的に平行に延びる上
面と、側面と上面との間に切り欠き状に形成された傾斜
面と、から成る。このように構成することにより、交差
状に積層形成しながら良好なステップカバレッジを有す
る配線構造が得られる。
【0014】請求項4の半導体装置の配線構造は、半導
体基板の酸化膜を介した表面にパターニング形成された
第1配線層と、この第1配線層を覆うように酸化膜上に
形成された表面保護膜と、から成る半導体装置の配線構
造であって、第1配線層はその横断面視にて半導体基板
の表面に実質的に垂直な側面と、側面間で基板表面に実
質的に平行に延びる上面と、側面と上面との間に切り欠
き状に形成された傾斜面と、から成ることを特徴とす
る。
【0015】このように構成することにより、第1配線
層を被覆するように酸化膜上に形成される表面保護膜は
そのステップカバレッジが良好な状態に設けることがで
きる。第1及び第2配線層はAl等の導電性の良好な金
属により形成可能であるが、適度に不純物が導入された
ポリシリコンやシリサイド等の物質により形成すること
も可能であることはいうまでもない。
【0016】Al以外の金属としては、例えば、Cu等
を使用することができる。また、金属シリサイドとして
は、Tiシリサイド等を使用可能である。
【0017】
【発明の実施の形態】次に、本発明による半導体装置の
配線構造をその実施の形態に従い詳細に説明する。本発
明方法の第1の実施形態による半導体装置の配線構造
は、図1に要部断面を示すように、例えばシリコンから
成る半導体基板1と、半導体基板1の表面に一様の膜厚
に形成された熱酸化膜2と、絶縁膜2の表面に導電性材
料によりパターン形成された第1配線層3と、熱酸化膜
2上の第1配線層3を被覆するように形成された層間絶
縁膜4と、第1配線層3上に層間絶縁膜4を介して積層
状に形成された第2配線層5と、層間絶縁膜4上の第2
配線層5を被覆するように形成された表面保護膜6と、
から成っている。
【0018】ここで、第1配線層3はその横断面視に
て、図1に示すように、前記半導体基板1の表面に実質
的に垂直な対向側面3bと、該側面3b間で前記基板表
面に実質的に平行に延びる上面3aと、前記側面3bと
前記上面3aとの間に長手方向に延び面取り状に形成さ
れた傾斜面3cが対向状に形成されている。また、第2
配線層5は、上述したように、層間絶縁膜4を介して第
1配線層3を覆うようにこれに対して平行状に延びてい
る。第2配線層5はウェットエッチングを用いないドラ
イエッチングのみにより、後述の、傾斜面を設けずに形
成しても良い。しかし、第2配線層5に、図1に示すよ
うに、第1配線層3と同様にドライエッチングにウェッ
トエッチングを併用してその上面5aと側面5bとの間
に長手方向に沿う傾斜面5cを設けることにより、例え
ば、3層以上の配線層を積層形成する場合でも第2配線
層の段差による3層目またはそれ以上の配線層のステッ
プカバレッジを向上させることができる。
【0019】次に、上述のような構成の配線の形成方法
について図2を参照しながら説明する。まず、図2
(a)に示すように、シリコンから成る半導体基板1の
表面に熱酸化によるSiO2から成る酸化膜2を、例え
ば、約7000オングストロームの膜厚に形成する。次
いで、酸化膜2の表面に、Alから成る第1導体膜13
を、例えば、約13000オングストロームの一様な膜
厚にPVD法により形成した後、フオトレジストを塗布
しこれをパターニングしてレジストマスク7を形成す
る。
【0020】次いで、図2(b)に示すように、レジス
トマスク7を介してAlの第1導体膜13を、例えば、
その膜厚が半分、即ち約6500オングストローム、程
度になるよう等方性のウェットエッチングを施す。この
第1導体膜13へのウエットエッチングの実施により、
第1導体膜はマスク7から露出された表面部分はエッチ
ング除去されるのだが、マスク7の両端縁下方にサイド
エッチングによる傾斜面3c、3cが対向状に形成され
る。
【0021】第1導体膜上にこのような傾斜面3c,3
cを形成したら、水洗等の必要な処理を施した後、図2
(c)に示すように、上述のマスク7を同様に介して第
1導体膜に、例えば、異方性エッチングとしての反応性
イオンエッチングを施して第1配線層3を形成する。こ
のドライエッチングにより、基板1に実質的に垂直な長
手方向に延びる側面3bにより画成された第1配線層3
が形成される。
【0022】次いで、図2(d)に示すように、第1配
線層3を被覆するようにプラズマ酸化膜を約9000オ
ングストロームの膜厚に形成し、第1導電層3と以後に
形成する第2導電層との間に介在させる層間絶縁膜4を
形成する。次いで、この層間絶縁膜4の表面にAlから
成る第2導電膜をPVD法により約15000オングス
トロームの一様の膜厚に形成後、その表面にレジストを
塗布及びパターニングして、図2(e)に示すように、
レジストマスク8を形成後、ウエットエッチングを施
す。このウエットエッチングによりマスク8から露出さ
れた第2導電膜の表面は部分的にエッチング除去されて
膜厚が半分程度、例えば7500オングストローム、に
減少されるのだが、マスク8の両端下方の部分はやはり
サイドエッチングによる切り欠き状の湾曲面から成る傾
斜面5c,5cが形成される。
【0023】傾斜面5cが形成された第2導体膜は、水
洗等の所要の処理を施した後、マスク8を再びマスクと
して利用して反応性イオンエッチング法による異方性エ
ッチングを施すことにより、図2(f)に示すように、
上面5aと、長手方向に延びる側面5bと、上面5a及
び側面5b間に形成された傾斜面5cと、により画成さ
れた第2配線層3が第1配線上にこれと平行状に形成さ
れる。
【0024】第2配線層5を形成したら、マスク8の除
去及び所要の処理を施した後、第2配線層5を被覆する
ように層間絶縁膜4の表面に全面的に表面保護膜として
の窒化膜9を約12000オングストロームの膜厚に形
成することにより、本発明の第1の実施形態による配線
構造が得られる。次に、本発明の第2の実施形態による
配線構造を図3に従い説明する。
【0025】本形態の構造は、第2配線層が第1配線層
上を直行状に交差するように設けられる点を除けば、上
述した第1実施形態と同様に構成される。即ち、本実施
形態では、第1配線層13は第1実施形態と同様の断面
形状を有し、その上方で層間絶縁膜14を介して第2配
線層15が直行状に交差している。第1配線層13は第
1実施形態と同様な形状を有している。また、第2配線
層15は第1配線層13上を層間絶縁膜14を介してこ
れと直行状に形成されている。この第2配線層15は5
はウェットエッチングを用いないドライエッチングのみ
により傾斜面を設けずに形成しても良いが、ウエットエ
ッチングを併用して第1配線層13と同様の傾斜部を設
ければ、第1実施形態と同様に、3層以上の配線層を積
層形成する場合でも第2配線層15の段差による3層目
またはそれ以上の配線層のステップカバレッジを向上さ
せることができる。
【0026】第2実施形態の構造を形成するには、図示
は省略するが、層間絶縁膜14の表面にAlから成る第
2導体膜を、例えば、約15000オングストロームの
膜厚に形成後、その表面にレジストを塗布及びパターニ
ングしてレジストマスクを形成後、反応性イオンエッチ
ング等の異方性エッチングを施す。この異方性エッチン
グによりマスク8から露出された第2導体膜の部分は選
択的にエッチング除去されて、第2配線層15が形成さ
れる。ここで、第2配線層15に第1配線層13に設け
たような傾斜面は、上述のドライエッチングにウェット
エッチングを併用することにより同様に形成可能であ
る。
【0027】第2配線層15を形成したら、マスクの除
去及び所要の処理を施した後、第2配線層を被覆するよ
うに層間絶縁膜の表面に全面的に表面保護膜としての窒
化膜を約12000オングストロームの膜厚に形成する
ことにより、本発明の第2実施形態による配線構造が得
られる。本発明の配線構造は、上述の多層状の配線の
他、単一層からなる配線に同様な傾斜面を設けることに
よっても、配線を被覆保護するための保護膜におけるよ
り良好なステップカバレッジを得ることができる。
【0028】
【発明の効果】以上に詳細に説明したように、本発明の
半導体装置の配線構造は、第1配線層に半導体基板の表
面に導体材料により形成した第1導体膜に等方性のハー
フエッチングを施し、次いで、異方性エッチングを施す
ことにより第1配線層をパターン形成することにより簡
易に得ることができる。この場合配線層上面と側面間の
傾斜面は第1配線層に加えてまたはこれに代えて第2配
線層またはそれより上層の配線層に適宜設けることは可
能である。
【0029】このように、第1配線層には長手方向に延
び切り欠き状に形成された傾斜面が対向状に形成され、
第2配線層は層間絶縁膜を介して第1配線層3を覆うよ
うに形成されるが、第1配線層には傾斜面が設けられて
いるので交差もしくは積層に際して第1配線層による段
差に起因するステップカバレッジが大幅に改善され、配
線の信頼性及び電気抵抗特性は向上される。
【0030】このような構成の配線層は、異方性エッチ
ングの前処理工程として、従来使用されてきた等方性エ
ッチングを加える簡単な手段でより信頼性の高いより配
線抵抗の低い多層状の配線構造を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による半導体装置の配線
構造を示す断面図である。
【図2】図1の配線構造の形成工程を示す断面図であ
る。
【図3】本発明の第2実施形態による配線構造の断面図
である。
【図4】従来の半導体装置の配線構造の断面図である。
【符号の説明】
1 半導体基板 2 酸化膜 3 第1配線層 3a 上面 3b 側面 3c 傾斜面 4 層間絶縁膜 5 第2配線層 5a 上面 5b 側面 5c 傾斜面 6 表面保護膜 7 レジストマスク 8 レジストマスク 9 表面保護膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の酸化膜を介した表面にパター
    ニング形成された第1配線層と、前記第1配線層を覆う
    ように前記酸化膜上に形成された層間絶縁膜と、前記層
    間絶縁膜を介して前記第1配線層上に形成された第2配
    線層と、から成る半導体装置の配線構造であって、前記
    第1配線層はその横断面視にて前記半導体基板の表面に
    実質的に垂直な側面と、該側面間で前記基板表面に実質
    的に平行に延びる上面と、前記側面と前記上面との間に
    切り欠き状に形成された傾斜面と、から成ることを特徴
    とする半導体装置の配線構造。
  2. 【請求項2】前記第2配線層は前記第1配線との交差部
    における縦断面視にて前記半導体基板の表面に実質的に
    垂直な対向側面と、該側面間で前記基板表面に交差部で
    上方に湾曲された上面と、前記側面と前記上面との間に
    傾斜状に設けられた傾斜面と、から成る請求項1に記載
    の半導体装置の配線構造。
  3. 【請求項3】前記第2配線層は前記第1配線との交差部
    における横断面視にて前記半導体基板の表面に実質的に
    垂直な側面と、該側面間で前記基板表面に実質的に平行
    に延びる上面と、前記側面と前記上面との間に切り欠き
    状に形成された傾斜面と、から成る請求項1に記載の半
    導体装置の配線構造。
  4. 【請求項4】半導体基板の酸化膜を介した表面にパター
    ニング形成された第1配線層と、この第1配線層を覆う
    ように前記酸化膜上に形成された表面保護膜と、から成
    る半導体装置の配線構造であって、前記第1配線層はそ
    の横断面視にて前記半導体基板の表面に実質的に垂直な
    側面と、該側面間で前記基板表面に実質的に平行に延び
    る上面と、前記側面と前記上面との間に切り欠き状に形
    成された傾斜面と、から成ることを特徴とする半導体装
    置の配線構造。
JP10572296A 1996-04-25 1996-04-25 半導体装置の配線構造 Pending JPH09293719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10572296A JPH09293719A (ja) 1996-04-25 1996-04-25 半導体装置の配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10572296A JPH09293719A (ja) 1996-04-25 1996-04-25 半導体装置の配線構造

Publications (1)

Publication Number Publication Date
JPH09293719A true JPH09293719A (ja) 1997-11-11

Family

ID=14415224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10572296A Pending JPH09293719A (ja) 1996-04-25 1996-04-25 半導体装置の配線構造

Country Status (1)

Country Link
JP (1) JPH09293719A (ja)

Similar Documents

Publication Publication Date Title
KR100308101B1 (ko) 반도체장치와그의제조방법
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
KR100276191B1 (ko) 반도체 장치 및 그 제조 방법
US7935623B2 (en) Semiconductor device and method for fabricating the same
WO2002050894A3 (en) Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures
US5055906A (en) Semiconductor device having a composite insulating interlayer
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
KR100267108B1 (ko) 다층배선을구비한반도체소자및그제조방법
US5198298A (en) Etch stop layer using polymers
JP2000188330A (ja) デュアルダマシン配線の形成方法
KR100272989B1 (ko) 반도체 장치 및 그 제조 방법
US5293061A (en) Semiconductor device having an isolation layer region on the side wall of a groove
JPH09293719A (ja) 半導体装置の配線構造
JP3463961B2 (ja) 半導体装置
US6337268B1 (en) Method of manufacturing contact structure
JPH09293726A (ja) 半導体装置の配線形成方法
JP3999940B2 (ja) 半導体装置の製造方法
JPH10150103A (ja) 半導体装置の製造方法
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
KR100467810B1 (ko) 반도체 소자 제조 방법
JPH06204345A (ja) 半導体装置
JPH0917860A (ja) 半導体素子における配線構造とその製造方法
JP2555755B2 (ja) 半導体装置およびその製造方法
KR100854209B1 (ko) 반도체 장치 제조 방법
KR100300075B1 (ko) 반도체 소자의 배선구조