JPH09284595A - 映像信号クランプ装置及び方法 - Google Patents
映像信号クランプ装置及び方法Info
- Publication number
- JPH09284595A JPH09284595A JP8115660A JP11566096A JPH09284595A JP H09284595 A JPH09284595 A JP H09284595A JP 8115660 A JP8115660 A JP 8115660A JP 11566096 A JP11566096 A JP 11566096A JP H09284595 A JPH09284595 A JP H09284595A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- signal
- video signal
- error
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 アナログコンポーネントビテオ信号を高精度
にクランプする。 【解決手段】 Ｙ信号はペデスタルクランプ回路１１に
おいて、エラー制御回路１４の出力電圧にクランプされ
る。クランプされたＹ信号はＡ／Ｄ変換器１２によりデ
ジタル化され、インターフェース部５に送られる。イン
ターフェース部５では、前記デジタル化の量子化ステッ
プ以下の精度を持つクランプエラーデータが生成され
る。このクランプエラーデータは、モードコン６を介し
てＤ／Ａ変換器７へ送られ、アナログのクランプエラー
電圧に変換される。このクランプエラー電圧は、エラー
制御回路１４において、高精度基準電圧発生回路８の出
力電圧ＶCLP と合成される。ＣR 信号及びＣB 信号につ
いても同様である。
にクランプする。 【解決手段】 Ｙ信号はペデスタルクランプ回路１１に
おいて、エラー制御回路１４の出力電圧にクランプされ
る。クランプされたＹ信号はＡ／Ｄ変換器１２によりデ
ジタル化され、インターフェース部５に送られる。イン
ターフェース部５では、前記デジタル化の量子化ステッ
プ以下の精度を持つクランプエラーデータが生成され
る。このクランプエラーデータは、モードコン６を介し
てＤ／Ａ変換器７へ送られ、アナログのクランプエラー
電圧に変換される。このクランプエラー電圧は、エラー
制御回路１４において、高精度基準電圧発生回路８の出
力電圧ＶCLP と合成される。ＣR 信号及びＣB 信号につ
いても同様である。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ映像信号
をクランプする装置及び方法に関し、詳細にはアナログ
映像信号をＡ／Ｄ変換する際の基準レベルを高精度に作
成できるクランプ装置及び方法に関する。
をクランプする装置及び方法に関し、詳細にはアナログ
映像信号をＡ／Ｄ変換する際の基準レベルを高精度に作
成できるクランプ装置及び方法に関する。
【０００２】
【従来の技術】アナログ映像信号をＡ／Ｄ変換して記録
／再生するビデオテープレコーダ（以下デジタルＶＴＲ
という）におけるＡ／Ｄ変換の量子化レベルはＣＣＩＲ
ＲＥＣ−６０１に規定されている。この規定によれ
ば、輝度信号（以下Ｙ信号という）を８ビット（０〜２
５５）に量子化するときにはペデスタルレベルを“１
６”に、白ピークレベルを“２３５”にすることが定め
られている。また、ＲとＢの色差信号（以下ＣR 信号、
ＣB 信号という）については、ペテスタルレベルを“１
２８”に、最大レベルを“２４０”に、最小レベルを
“１６”にすることが定められている。
／再生するビデオテープレコーダ（以下デジタルＶＴＲ
という）におけるＡ／Ｄ変換の量子化レベルはＣＣＩＲ
ＲＥＣ−６０１に規定されている。この規定によれ
ば、輝度信号（以下Ｙ信号という）を８ビット（０〜２
５５）に量子化するときにはペデスタルレベルを“１
６”に、白ピークレベルを“２３５”にすることが定め
られている。また、ＲとＢの色差信号（以下ＣR 信号、
ＣB 信号という）については、ペテスタルレベルを“１
２８”に、最大レベルを“２４０”に、最小レベルを
“１６”にすることが定められている。
【０００３】
【発明が解決しようとする課題】前記ＣＣＩＲ ＲＥＣ
−６０１に規定されている仕様は非常に厳しいものであ
る。特に、フルレベル時の上下のマージンが殆どないた
め、アナログ入力される映像信号にダイナミックな変動
（ＡＰＬ変動、入力切り換え等）が生じた場合、Ａ／Ｄ
変換のダイナミックレンジから外れてしまう可能性があ
った。また、Ｙ信号のクランプレベルが“１６”、ＣR
信号とＣB 信号のクランプレベルが“１２８”に規定さ
れているため、正確にクランプすることが困難であっ
た。
−６０１に規定されている仕様は非常に厳しいものであ
る。特に、フルレベル時の上下のマージンが殆どないた
め、アナログ入力される映像信号にダイナミックな変動
（ＡＰＬ変動、入力切り換え等）が生じた場合、Ａ／Ｄ
変換のダイナミックレンジから外れてしまう可能性があ
った。また、Ｙ信号のクランプレベルが“１６”、ＣR
信号とＣB 信号のクランプレベルが“１２８”に規定さ
れているため、正確にクランプすることが困難であっ
た。
【０００４】本発明はこのような問題点に鑑みてなされ
たものであって、アナログコンポーネントビテオ信号を
高精度にクランプできる映像信号クランプ装置及び方法
を提供することを目的とする。
たものであって、アナログコンポーネントビテオ信号を
高精度にクランプできる映像信号クランプ装置及び方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る映像信号クランプ装置は、アナログ映
像信号のペデスタルを所定のクランプ電圧にクランプす
る第１の手段と、第１の手段の出力をデジタルデータに
変換する第２の手段と、前記第２の手段の出力を用い
て、前記デジタルデータの量子化ステップ以下の精度を
持つクランプエラー電圧を生成する第３の手段と、クラ
ンプ基準電圧を発生する第４の手段と、第４の手段の出
力に第３の手段の出力を合成して、前記所定のクランプ
電圧を作成する第５の手段とを備えることを特徴とする
ものである。
に、本発明に係る映像信号クランプ装置は、アナログ映
像信号のペデスタルを所定のクランプ電圧にクランプす
る第１の手段と、第１の手段の出力をデジタルデータに
変換する第２の手段と、前記第２の手段の出力を用い
て、前記デジタルデータの量子化ステップ以下の精度を
持つクランプエラー電圧を生成する第３の手段と、クラ
ンプ基準電圧を発生する第４の手段と、第４の手段の出
力に第３の手段の出力を合成して、前記所定のクランプ
電圧を作成する第５の手段とを備えることを特徴とする
ものである。
【０００６】また、本発明に係る映像信号クランプ方法
は、アナログ映像信号のペデスタルを所定のクランプ電
圧にクランプする際に、クランプ基準電圧にクランプし
たアナログ映像信号をデジタル化したデータを用いて、
このデジタル化の量子化ステップ以下の精度を持つクラ
ンプエラー電圧を生成し、このクランプエラー電圧を前
記クランプ基準電圧にフィードバックすることを特徴と
するものである。
は、アナログ映像信号のペデスタルを所定のクランプ電
圧にクランプする際に、クランプ基準電圧にクランプし
たアナログ映像信号をデジタル化したデータを用いて、
このデジタル化の量子化ステップ以下の精度を持つクラ
ンプエラー電圧を生成し、このクランプエラー電圧を前
記クランプ基準電圧にフィードバックすることを特徴と
するものである。
【０００７】本発明によれば、アナログ映像信号のペデ
スタルが第１の手段により所定のクランプ電圧にクラン
プされる。そして、クランプされたアナログ映像信号は
第２の手段によりデジタル化され、第３の手段により、
前記デジタルデータの量子化ステップ以下の精度を持つ
クランプエラー電圧が生成される。このクランプエラー
電圧は、第５の手段において、第４の手段が発生するク
ランプ基準電圧に合成される。
スタルが第１の手段により所定のクランプ電圧にクラン
プされる。そして、クランプされたアナログ映像信号は
第２の手段によりデジタル化され、第３の手段により、
前記デジタルデータの量子化ステップ以下の精度を持つ
クランプエラー電圧が生成される。このクランプエラー
電圧は、第５の手段において、第４の手段が発生するク
ランプ基準電圧に合成される。
【０００８】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら、 〔１〕映像信号クランプ装置の構成及び概略動作 （１）映像信号クランプ装置の構成 （２）映像信号クランプ装置の概略動作 〔２〕映像信号クランプ装置の各部の詳細 （１）高精度基準電圧発生回路 （２）量子化レベル及びクランプエラー割り付け （３）インターフェース部 （４）エラーデータのフィードバック の順序で詳細に説明する。
図面を参照しながら、 〔１〕映像信号クランプ装置の構成及び概略動作 （１）映像信号クランプ装置の構成 （２）映像信号クランプ装置の概略動作 〔２〕映像信号クランプ装置の各部の詳細 （１）高精度基準電圧発生回路 （２）量子化レベル及びクランプエラー割り付け （３）インターフェース部 （４）エラーデータのフィードバック の順序で詳細に説明する。
【０００９】〔１〕映像信号クランプ装置の構成及び概
略動作 （１）映像信号クランプ装置の構成 図１は本発明を適用した映像信号クランプ装置の構成を
示すブロック図である。この図に示すように、本発明を
適用した映像信号クランプ装置は、入力されるアナログ
コンポジットビデオ信号からＹ信号、ＣR 信号、及びＣ
B 信号をデコードするデコーダ１と、デコードされたＹ
信号、ＣR 信号、及びＣB 信号のそれぞれのペデスタル
を所定のクランプ電圧にクランプし、さらにクランプし
た信号のＡ／Ｄ変換を行うＹ信号処理部２，ＣR 信号処
理部３，及びＣB 信号処理部４と、これらの信号処理部
２，３，４の出力であるデジタルＹ（ＤＹ）信号、デジ
タルＣR （ＤＣR ）信号、及びデジタルＣB （ＤＣB ）
信号を図示されていない記録系へ送ると共に、それぞれ
の信号のクランプエラーを生成し、シリアルデータとし
て出力するインターフェース部５と、インターフェース
部５から送られてくるクランプエラーをＤ／Ａコンバー
タ７へ送るモード処理マイクロコンピュータ（以下モー
ドコンという）６と、モードコン６から送られてくるク
ランプエラーをアナログ化し、Ｙ信号処理部２，ＣR 信
号処理部３，及びＣB 信号処理部４へ時分割で与えるＤ
／Ａコンバータ７と、Ｙ信号処理部２，ＣR 信号処理部
３，及びＣB 信号処理部４へクランプの基準電圧
ＶCLP 、及びＡ／Ｄ変換の基準電圧ＶB ，ＶT を供給す
る高精度基準電圧発生回路８とから構成されている。
略動作 （１）映像信号クランプ装置の構成 図１は本発明を適用した映像信号クランプ装置の構成を
示すブロック図である。この図に示すように、本発明を
適用した映像信号クランプ装置は、入力されるアナログ
コンポジットビデオ信号からＹ信号、ＣR 信号、及びＣ
B 信号をデコードするデコーダ１と、デコードされたＹ
信号、ＣR 信号、及びＣB 信号のそれぞれのペデスタル
を所定のクランプ電圧にクランプし、さらにクランプし
た信号のＡ／Ｄ変換を行うＹ信号処理部２，ＣR 信号処
理部３，及びＣB 信号処理部４と、これらの信号処理部
２，３，４の出力であるデジタルＹ（ＤＹ）信号、デジ
タルＣR （ＤＣR ）信号、及びデジタルＣB （ＤＣB ）
信号を図示されていない記録系へ送ると共に、それぞれ
の信号のクランプエラーを生成し、シリアルデータとし
て出力するインターフェース部５と、インターフェース
部５から送られてくるクランプエラーをＤ／Ａコンバー
タ７へ送るモード処理マイクロコンピュータ（以下モー
ドコンという）６と、モードコン６から送られてくるク
ランプエラーをアナログ化し、Ｙ信号処理部２，ＣR 信
号処理部３，及びＣB 信号処理部４へ時分割で与えるＤ
／Ａコンバータ７と、Ｙ信号処理部２，ＣR 信号処理部
３，及びＣB 信号処理部４へクランプの基準電圧
ＶCLP 、及びＡ／Ｄ変換の基準電圧ＶB ，ＶT を供給す
る高精度基準電圧発生回路８とから構成されている。
【００１０】Ｙ信号処理部２，ＣR 信号処理部３，及び
ＣB 信号処理部４は、基本的に同じ構成を持っているの
で、Ｙ信号処理部２のみ内部のブロックを記載した。す
なわち、ペデスタルクランプ回路１１と、ペデスタルク
ランプ回路１１の出力をデジタル化するＡ／Ｄコンバー
タ１２と、Ｄ／Ａコンバータ７から与えられるクランプ
エラーを平均化するローパスフィルタ１３と、高精度基
準電圧発生回路８から供給されるクランプ電圧ＶCLP に
ローパスフィルタ１３から出力されるクランプエラー電
圧を合成するエラー制御回路１４とから構成されてい
る。
ＣB 信号処理部４は、基本的に同じ構成を持っているの
で、Ｙ信号処理部２のみ内部のブロックを記載した。す
なわち、ペデスタルクランプ回路１１と、ペデスタルク
ランプ回路１１の出力をデジタル化するＡ／Ｄコンバー
タ１２と、Ｄ／Ａコンバータ７から与えられるクランプ
エラーを平均化するローパスフィルタ１３と、高精度基
準電圧発生回路８から供給されるクランプ電圧ＶCLP に
ローパスフィルタ１３から出力されるクランプエラー電
圧を合成するエラー制御回路１４とから構成されてい
る。
【００１１】（２）映像信号クランプ装置の概略動作 次に図１に示した映像信号クランプ装置全体の概略動作
を説明する。デコーダ１に入力されたアナログコンポジ
ットビデオ信号はここでＹ信号、ＣR 信号，及びＣB 信
号にデコードされ、それぞれＹ信号処理部２、ＣR 信号
処理部３，及びＣB 信号処理部４へ送られる。
を説明する。デコーダ１に入力されたアナログコンポジ
ットビデオ信号はここでＹ信号、ＣR 信号，及びＣB 信
号にデコードされ、それぞれＹ信号処理部２、ＣR 信号
処理部３，及びＣB 信号処理部４へ送られる。
【００１２】Ｙ信号処理部２へ送られたＹ信号は、ペデ
スタルクランプ回路１１において、まずシャントレギュ
レータで構成された高精度基準電圧発生回路８が出力す
るクランプ電圧ＶCLP にクランプされる。このとき、ペ
デスタルクランプ回路１１にはクランプのタイミングを
指定するクランプパルスＣＰが供給される。クランプさ
れたＹ信号はＡ／Ｄコンバータ１２により８ビットで量
子化され、インターフェース部５に送られる。デコーダ
１からＣR 信号処理部３及びＣB 信号処理部４へ送られ
たＣR 信号及びＣB 信号も同様に処理される。
スタルクランプ回路１１において、まずシャントレギュ
レータで構成された高精度基準電圧発生回路８が出力す
るクランプ電圧ＶCLP にクランプされる。このとき、ペ
デスタルクランプ回路１１にはクランプのタイミングを
指定するクランプパルスＣＰが供給される。クランプさ
れたＹ信号はＡ／Ｄコンバータ１２により８ビットで量
子化され、インターフェース部５に送られる。デコーダ
１からＣR 信号処理部３及びＣB 信号処理部４へ送られ
たＣR 信号及びＣB 信号も同様に処理される。
【００１３】インターフェース部５においては、デジタ
ルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号が
後段の記録系に送られると共に、Ｙ信号、ＣR 信号、及
びＣB 信号の各々のクランプエラーが生成される。
ルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号が
後段の記録系に送られると共に、Ｙ信号、ＣR 信号、及
びＣB 信号の各々のクランプエラーが生成される。
【００１４】このクランプエラーはシリアルデータとし
てモードコン６を経由してＤ／Ａコンバータ７へ送られ
る。そして、Ｄ／Ａコンバータ７において、それぞれの
信号のクランプエラーがアナログ電圧に変換され、Ｙ信
号のクランプエラーはＹ信号処理部２内のローパスフィ
ルタ１３に、ＣR 信号及びＣB 信号のクランプエラーも
それぞれＣR 信号処理部３及びＣB 信号処理部４内のロ
ーパスフィルタ（図示せず）に与えられる。
てモードコン６を経由してＤ／Ａコンバータ７へ送られ
る。そして、Ｄ／Ａコンバータ７において、それぞれの
信号のクランプエラーがアナログ電圧に変換され、Ｙ信
号のクランプエラーはＹ信号処理部２内のローパスフィ
ルタ１３に、ＣR 信号及びＣB 信号のクランプエラーも
それぞれＣR 信号処理部３及びＣB 信号処理部４内のロ
ーパスフィルタ（図示せず）に与えられる。
【００１５】ローパスフィルタ１３に供給されたクラン
プエラー電圧はここで平均化され、エラー制御回路１４
へ供給される。そして、エラー制御回路１４において、
固定のクランプ基準電圧ＶCLP に合成される。これによ
り、クランプエラーを補正することができる。
プエラー電圧はここで平均化され、エラー制御回路１４
へ供給される。そして、エラー制御回路１４において、
固定のクランプ基準電圧ＶCLP に合成される。これによ
り、クランプエラーを補正することができる。
【００１６】〔２〕映像信号クランプ装置の各部の詳細 次に図１に示した映像信号クランプ装置の各部の詳細に
ついて説明する。
ついて説明する。
【００１７】（１）高精度基準電圧発生回路 高精度基準電圧発生回路８は、図２に示すようにツェナ
ーダイオードを用いたシャントレギュレータにより、Ａ
／Ｄコンバータ１２へ供給する基準電圧ＶT とＶB を作
成し、ＶT とＶB の間の抵抗ブリーダとボリュームによ
りクランプ基準電圧ＶCLP を作成している。つまり、Ｖ
T 、ＶB 、及びＶCLP が同一規準で作成され、さらにシ
ャントレギュレータの精度も加わるので、この回路だけ
でかなり高精度のクランプが行える。
ーダイオードを用いたシャントレギュレータにより、Ａ
／Ｄコンバータ１２へ供給する基準電圧ＶT とＶB を作
成し、ＶT とＶB の間の抵抗ブリーダとボリュームによ
りクランプ基準電圧ＶCLP を作成している。つまり、Ｖ
T 、ＶB 、及びＶCLP が同一規準で作成され、さらにシ
ャントレギュレータの精度も加わるので、この回路だけ
でかなり高精度のクランプが行える。
【００１８】（２）量子化レベル及びクランプエラー割
り付け 図３はＹ信号の量子化レベル及びクランプエラー割りつ
けを示す。この図において左端のスケール（０〜２５
５）は量子化レベルである。前述したように、ペデスタ
ルレベルが“１６”に、１００ＩＲＥレベルが“２３
５”に量子化される。また、この図において右端のスケ
ールはクランプエラーの割り付けを示す。したがって、
量子化レベルの“０”がクランプエラーの“２５５”に
対応し、量子化レベルの“６４”がクランプエラーの
“０”に対応する。
り付け 図３はＹ信号の量子化レベル及びクランプエラー割りつ
けを示す。この図において左端のスケール（０〜２５
５）は量子化レベルである。前述したように、ペデスタ
ルレベルが“１６”に、１００ＩＲＥレベルが“２３
５”に量子化される。また、この図において右端のスケ
ールはクランプエラーの割り付けを示す。したがって、
量子化レベルの“０”がクランプエラーの“２５５”に
対応し、量子化レベルの“６４”がクランプエラーの
“０”に対応する。
【００１９】図４はＣR 信号及びＣB 信号の量子化レベ
ル及びクランプエラー割りつけを示す。この図において
も左端のスケール（０〜２５５）は量子化レベルであ
る。前述したように、ペテスタルレベルを“１２８”
に、最大レベルを“２４０”に、最小レベルを“１６”
にする。また、この図において右端のスケールはクラン
プエラーの割り付けを示す。したがって、量子化レベル
の“９６”がクランプエラーの“２５５”に対応し、量
子化レベルの“１６０”がクランプエラーの“０”に対
応する。
ル及びクランプエラー割りつけを示す。この図において
も左端のスケール（０〜２５５）は量子化レベルであ
る。前述したように、ペテスタルレベルを“１２８”
に、最大レベルを“２４０”に、最小レベルを“１６”
にする。また、この図において右端のスケールはクラン
プエラーの割り付けを示す。したがって、量子化レベル
の“９６”がクランプエラーの“２５５”に対応し、量
子化レベルの“１６０”がクランプエラーの“０”に対
応する。
【００２０】（３）インターフェース部 図５にインターフェース部５内のエラー電圧を生成する
部分の構成を示す。インターフェース部５内には、デジ
タルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号
のそれぞれのエラー電圧を生成する３系統のエラー信号
生成部２１，２２，２３がある。各部の基本構成と同一
であるため、ここではデジタルＹ信号を処理する部分２
１のみ内部構成を示した。エラー信号生成部２１，２
２，２３の出力はマイコンインターフェース２４に入力
される。マイコンインターフェース２４は、入力された
３系統のクランプエラーをシリアルデータとしてモード
コン６へ送る。
部分の構成を示す。インターフェース部５内には、デジ
タルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号
のそれぞれのエラー電圧を生成する３系統のエラー信号
生成部２１，２２，２３がある。各部の基本構成と同一
であるため、ここではデジタルＹ信号を処理する部分２
１のみ内部構成を示した。エラー信号生成部２１，２
２，２３の出力はマイコンインターフェース２４に入力
される。マイコンインターフェース２４は、入力された
３系統のクランプエラーをシリアルデータとしてモード
コン６へ送る。
【００２１】次にエラー信号生成部２１の動作を説明す
る。エラー信号生成部２１に入力された８ビットのデジ
タルＹ信号はリミッタ３１に入力される。デジタルＹ信
号のレベルに図３のエラー制御領域を越えている部分が
ある場合には、リミッタ３１が作用し、越えている部分
をエラー制御領域の上限（＝“６４”）又は下限（＝
“０”）に固定する。このようにして、リミッタ３１か
ら６４ステップ（＝６ビット）のデータが出力される。
リミッタ３１の出力は１フィールド積分回路３２へ入力
される。
る。エラー信号生成部２１に入力された８ビットのデジ
タルＹ信号はリミッタ３１に入力される。デジタルＹ信
号のレベルに図３のエラー制御領域を越えている部分が
ある場合には、リミッタ３１が作用し、越えている部分
をエラー制御領域の上限（＝“６４”）又は下限（＝
“０”）に固定する。このようにして、リミッタ３１か
ら６４ステップ（＝６ビット）のデータが出力される。
リミッタ３１の出力は１フィールド積分回路３２へ入力
される。
【００２２】１フィールド積分回路３２は、部分的なノ
イズの影響を除去するため、図６に示すように、画面中
央部の１２８ラインの各々に対してＹ信号のバックポー
チのペデスタル部分を１６個ずつサンプルし、それらを
加算する。この結果、１６サンプル×１２８ライン×６
４ステップ＝１３１０７２サンプル（＝２17）となるか
ら、１フィールド積分回路３２の出力は１７ビット相当
のデータとなる。
イズの影響を除去するため、図６に示すように、画面中
央部の１２８ラインの各々に対してＹ信号のバックポー
チのペデスタル部分を１６個ずつサンプルし、それらを
加算する。この結果、１６サンプル×１２８ライン×６
４ステップ＝１３１０７２サンプル（＝２17）となるか
ら、１フィールド積分回路３２の出力は１７ビット相当
のデータとなる。
【００２３】この１７ビット相当データはビットシフト
回路３３に入力される。ビットシフト回路３３は、１フ
ィールド積分回路３２において加算されたデータの平均
値を算出するため、入力データを１６サンプル×１２８
ライン＝２０４８サンプル（＝２11）、つまり１１ビッ
トで割る。そして、下位８ビットを切り捨てることによ
り、８ビットのデータとする。さらに、エラーデータと
するため、全ビットを反転する。図３に示したように、
このようにして生成されたエラーデータは元のＹ信号の
量子化レベルの６４ステップから２５５ステップのエラ
ーデータを得ているから、元のＹ信号に対して１／４Ｌ
ＳＢ（量子化ステップの１／４）、つまり１０ビット相
当の精度を持つことになる。
回路３３に入力される。ビットシフト回路３３は、１フ
ィールド積分回路３２において加算されたデータの平均
値を算出するため、入力データを１６サンプル×１２８
ライン＝２０４８サンプル（＝２11）、つまり１１ビッ
トで割る。そして、下位８ビットを切り捨てることによ
り、８ビットのデータとする。さらに、エラーデータと
するため、全ビットを反転する。図３に示したように、
このようにして生成されたエラーデータは元のＹ信号の
量子化レベルの６４ステップから２５５ステップのエラ
ーデータを得ているから、元のＹ信号に対して１／４Ｌ
ＳＢ（量子化ステップの１／４）、つまり１０ビット相
当の精度を持つことになる。
【００２４】以上Ｙ信号について説明した。ＣR 信号と
ＣB 信号についても基本的に同じなので相違点を中心に
説明する。デジタル化されたＣR 信号とＣB 信号は、そ
れぞれエラー信号生成部２２及び２３内のリミッタ（図
示せず）により、図４のエラー制御領域に制限される。
そして、それぞれの１フィールド積分回路（図示せず）
により、図６に示すように、画面中央部の１２８ライン
の各々に対してＹ信号のシンクチップに相当するタイミ
ングで１６個ずつサンプルし、それらを加算する。この
結果、ＣR 信号とＣB 信号のそれぞれについても１７ビ
ット相当のデータが得られ、これをビットシフトし、反
転することにより８ビットずつのエラーデータが生成さ
れる。
ＣB 信号についても基本的に同じなので相違点を中心に
説明する。デジタル化されたＣR 信号とＣB 信号は、そ
れぞれエラー信号生成部２２及び２３内のリミッタ（図
示せず）により、図４のエラー制御領域に制限される。
そして、それぞれの１フィールド積分回路（図示せず）
により、図６に示すように、画面中央部の１２８ライン
の各々に対してＹ信号のシンクチップに相当するタイミ
ングで１６個ずつサンプルし、それらを加算する。この
結果、ＣR 信号とＣB 信号のそれぞれについても１７ビ
ット相当のデータが得られ、これをビットシフトし、反
転することにより８ビットずつのエラーデータが生成さ
れる。
【００２５】（４）エラーデータのフィードバック エラーデータ生成部２１，２２，２３により生成された
各々８ビットのエラーデータはマイコンインターフェー
ス２４により、シリアルデータに変換され、各フィール
ドに１回ずつモードコン６へ送られる。モードコン６で
は、電源オン時の基準データの設定等のイニシャライズ
処理が施され、入力されたシリアルデータがＤ／Ａコン
バータ７へシリアル出力される。Ｄ／Ａコンバータ７は
１フィールド毎に１回ずつＹ→ＣR →ＣB の順にアナロ
グのエラー電圧を生成する。アナログのエラー電圧はそ
れぞれＹ信号処理部２、ＣR 信号処理部３及びＣB 信号
処理部４へ送らる。Ｙ信号処理部２では、ローパスフィ
ルタ１３によりアナログのエラー電圧を平均化し、エラ
ー制御回路１４においてクランプ基準電圧ＶCLP と合成
する。したがって、クランプエラーが存在する場合に
は、クランプエラー電圧によりクランプ基準電圧ＶCLP
がシフトされる。ＣR 信号及びＣB 信号についても同様
である。
各々８ビットのエラーデータはマイコンインターフェー
ス２４により、シリアルデータに変換され、各フィール
ドに１回ずつモードコン６へ送られる。モードコン６で
は、電源オン時の基準データの設定等のイニシャライズ
処理が施され、入力されたシリアルデータがＤ／Ａコン
バータ７へシリアル出力される。Ｄ／Ａコンバータ７は
１フィールド毎に１回ずつＹ→ＣR →ＣB の順にアナロ
グのエラー電圧を生成する。アナログのエラー電圧はそ
れぞれＹ信号処理部２、ＣR 信号処理部３及びＣB 信号
処理部４へ送らる。Ｙ信号処理部２では、ローパスフィ
ルタ１３によりアナログのエラー電圧を平均化し、エラ
ー制御回路１４においてクランプ基準電圧ＶCLP と合成
する。したがって、クランプエラーが存在する場合に
は、クランプエラー電圧によりクランプ基準電圧ＶCLP
がシフトされる。ＣR 信号及びＣB 信号についても同様
である。
【００２６】以上説明したように、この映像信号クラン
プ装置では、Ｙ信号及び色差信号を１０ビット相当の高
精度でクランプすることができる。
プ装置では、Ｙ信号及び色差信号を１０ビット相当の高
精度でクランプすることができる。
【００２７】なお、この映像信号クランプ装置では、原
理的にエラーはリアルタイムで伝達できず、原信号のエ
ラー電圧がフィードバックされるまでには数フィールド
期間を要するが、もともと高精度基準電圧発生回路８が
発生するクランプ基準電圧ＶCLP により高精度にクラン
プされているので、クランプエラーがあっても数フィー
ルド期間の遅れであれば視覚上全く問題はない。
理的にエラーはリアルタイムで伝達できず、原信号のエ
ラー電圧がフィードバックされるまでには数フィールド
期間を要するが、もともと高精度基準電圧発生回路８が
発生するクランプ基準電圧ＶCLP により高精度にクラン
プされているので、クランプエラーがあっても数フィー
ルド期間の遅れであれば視覚上全く問題はない。
【００２８】また、この映像信号クランプ装置では、元
の信号の１／４ＬＳＢの精度を持つエラーデータを生成
しているが、エラーデータは元の信号の量子化ステップ
より小さければよく、例えば１／２ＬＳＢの精度を持つ
ようにしてもよい。エラーデータの精度の設定は、図６
におけるサンプルライン数や１ライン当たりのサンプル
数を変化させることにより行うことができる。
の信号の１／４ＬＳＢの精度を持つエラーデータを生成
しているが、エラーデータは元の信号の量子化ステップ
より小さければよく、例えば１／２ＬＳＢの精度を持つ
ようにしてもよい。エラーデータの精度の設定は、図６
におけるサンプルライン数や１ライン当たりのサンプル
数を変化させることにより行うことができる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、アナログコンポーネントビデオ信号を高精度にク
ランプすることができる。特に、従来困難であった色差
信号に対しても、ベクトルスコープ上の原点が玉割しな
くなる程度の高精度のクランプが行える。したがって、
本発明をアナログ入力端子を有するデジタルＶＴＲのア
ナログ入力回路に適用した場合に、記録するデジタル映
像信号、特に色差信号の品位の向上に多大の効果を奏す
る。
れば、アナログコンポーネントビデオ信号を高精度にク
ランプすることができる。特に、従来困難であった色差
信号に対しても、ベクトルスコープ上の原点が玉割しな
くなる程度の高精度のクランプが行える。したがって、
本発明をアナログ入力端子を有するデジタルＶＴＲのア
ナログ入力回路に適用した場合に、記録するデジタル映
像信号、特に色差信号の品位の向上に多大の効果を奏す
る。
【図１】本発明を適用した映像信号クランプ装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の高精度基準電圧発生回路の構成を示す回
路図である。
路図である。
【図３】Ｙ信号の量子化レベル及びクランプエラー割り
つけを示す図である。
つけを示す図である。
【図４】ＣR 信号及びＣB 信号の量子化レベル及びクラ
ンプエラー割りつけを示す図である。
ンプエラー割りつけを示す図である。
【図５】インターフェース部内のエラー電圧を生成する
部分の構成を示すブロック図である。
部分の構成を示すブロック図である。
【図６】エラーデータの生成領域を示す図である。
５…インターフェース部、８…高精度基準電圧発生回
路、１１…ペデスタルクランプ回路、１２…Ａ／Ｄコン
バータ、１４…エラー制御回路
路、１１…ペデスタルクランプ回路、１２…Ａ／Ｄコン
バータ、１４…エラー制御回路
Claims (6)
- 【請求項１】 （ａ）アナログ映像信号のペデスタルを
所定のクランプ電圧にクランプする第１の手段と、 （ｂ）前記第１の手段の出力をデジタルデータに変換す
る第２の手段と、 （ｃ）前記第２の手段の出力を用いて、前記デジタルデ
ータの量子化ステップ以下の精度を持つクランプエラー
電圧を生成する第３の手段と、 （ｄ）クランプ基準電圧を発生する第４の手段と、 （ｅ）第４の手段の出力に第３の手段の出力を合成し
て、前記所定のクランプ電圧を作成する第５の手段と、 を備えることを特徴とする映像信号クランプ装置。 - 【請求項２】 第４の手段はシャントレギュレータによ
り構成されている請求項１に記載の映像信号クランプ装
置。 - 【請求項３】 第３の手段は映像信号の１フィールド毎
に、所定数のライン毎の所定数のサンプルのエラーを平
均する手段を備えるものである請求項２に記載の映像信
号クランプ装置。 - 【請求項４】 入力されるアナログ映像信号はアナログ
コンポーネントビデオ信号である請求項１に記載の映像
信号クランプ装置。 - 【請求項５】 アナログコンポーネントビデオ信号の輝
度信号及び色差信号に対して、第１の手段、第２の手
段、第３の手段、及び第５の手段を個別に設け、第４の
手段は共通にした請求項４に記載の映像信号クランプ装
置。 - 【請求項６】 アナログ映像信号のペデスタルを所定の
クランプ電圧にクランプする際に、クランプ基準電圧に
クランプしたアナログ映像信号をデジタル化したデータ
を用いて、前記デジタル化の量子化ステップ以下の精度
を持つクランプエラー電圧を生成し、該クランプエラー
電圧を前記クランプ基準電圧にフィードバックすること
を特徴とする映像信号クランプ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11566096A JP3487074B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号クランプ装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11566096A JP3487074B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号クランプ装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284595A true JPH09284595A (ja) | 1997-10-31 |
| JP3487074B2 JP3487074B2 (ja) | 2004-01-13 |
Family
ID=14668156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11566096A Expired - Fee Related JP3487074B2 (ja) | 1996-04-12 | 1996-04-12 | 映像信号クランプ装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487074B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092582A (ko) * | 2002-05-30 | 2003-12-06 | 삼성전자주식회사 | 비디오 디코더의 안정된 색 신호 클램핑을 수행하는클램프 회로 및 그것의 클램핑 레벨 제어 방법 |
| KR100571781B1 (ko) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 |
| US7626623B2 (en) | 2003-09-09 | 2009-12-01 | Canon Kabushiki Kaisha | Signal processing apparatus, signal processing method, program, and storage medium employing random number generation |
-
1996
- 1996-04-12 JP JP11566096A patent/JP3487074B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092582A (ko) * | 2002-05-30 | 2003-12-06 | 삼성전자주식회사 | 비디오 디코더의 안정된 색 신호 클램핑을 수행하는클램프 회로 및 그것의 클램핑 레벨 제어 방법 |
| KR100571781B1 (ko) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 |
| US7626623B2 (en) | 2003-09-09 | 2009-12-01 | Canon Kabushiki Kaisha | Signal processing apparatus, signal processing method, program, and storage medium employing random number generation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3487074B2 (ja) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2024215C1 (ru) | Телевизионная воспроизводящая система | |
| JPH02276371A (ja) | 映像信号のクランプ回路 | |
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
| US5296929A (en) | Automatic correction apparatus for video signal of digital VTR | |
| US5008749A (en) | Method and apparatus for generating an auxiliary timing signal in the horizontal blanking interval of a video signal | |
| EP0217648A2 (en) | A digital 25 Hz offset generator | |
| US4750051A (en) | Color difference line sequential circuit in a magnetic recording system | |
| US5608532A (en) | Signal processing device and method for a slow mode function of a VTR | |
| US6317163B1 (en) | Video signal receiver with level limited output | |
| JPH07203485A (ja) | 映像信号用ａ／ｄ変換装置 | |
| JP2572975B2 (ja) | 直流分再生回路 | |
| JP2908465B2 (ja) | 磁気記録再生装置 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JP2770854B2 (ja) | 直流再生回路 | |
| JPH04363974A (ja) | Ａ／ｄ変換器の入力回路 | |
| JPH06276410A (ja) | レベル補正装置 | |
| JPH05236497A (ja) | 映像信号処理回路 | |
| JPH06303459A (ja) | 映像信号処理装置 | |
| JPH07274038A (ja) | クランプ回路 | |
| JPH0767179B2 (ja) | 磁気記録再生装置 | |
| JPH0372785A (ja) | 特性補正装置 | |
| JPS63318871A (ja) | 映像信号の黒レベル補正回路 | |
| JPH07170427A (ja) | 映像クランプレベル調整回路 | |
| JPH0568917B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |