JPH09283651A - リード付き電子部品 - Google Patents

リード付き電子部品

Info

Publication number
JPH09283651A
JPH09283651A JP9098696A JP9098696A JPH09283651A JP H09283651 A JPH09283651 A JP H09283651A JP 9098696 A JP9098696 A JP 9098696A JP 9098696 A JP9098696 A JP 9098696A JP H09283651 A JPH09283651 A JP H09283651A
Authority
JP
Japan
Prior art keywords
lead terminal
niobium
lead
brazing material
iron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9098696A
Other languages
English (en)
Other versions
JP3309045B2 (ja
Inventor
Yasuhiro Otsuka
康浩 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9098696A priority Critical patent/JP3309045B2/ja
Publication of JPH09283651A publication Critical patent/JPH09283651A/ja
Application granted granted Critical
Publication of JP3309045B2 publication Critical patent/JP3309045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】リード端子の機械的強度が弱く破断を生じる。 【解決手段】絶縁基体1に被着させたメタライズ金属層
5に銀ロウ材8を介してリード端子7を取着して成るリ
ード付き電子部品であって、前記リード端子7を鉄ーニ
ッケル系合金に外添加でニオブを0.5乃至5.0重量
%含有させた金属で形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリード端子を有する
電子部品、具体的には半導体素子収納用パッケージやハ
イブリッドIC用配線基板等のリード付き電子部品に関
するものである。
【0002】
【従来の技術】従来、リード付き電子部品、例えば半導
体素子を収容するための半導体素子収納用パッケージ
は、酸化アルミニウム質焼結体等の電気絶縁材料から成
り、その上面の略中央部に半導体素子を収容するための
凹部及び該凹部周辺から外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成るメタライズ金属層を有する絶縁基体と、半導体素
子を外部電気回路に電気的に接続するために前記メタラ
イズ金属層に銀ロウ(銀ー銅合金)材を介して取着され
た鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の
鉄ーニッケル系合金から成るリード端子と、蓋体とから
構成されており、絶縁基体の凹部底面に半導体素子を取
着固定し、半導体素子の各電極とメタライズ金属層とを
ボンディングワイヤを介して電気的に接続するとともに
絶縁基体上面に蓋体をガラス、樹脂等の封止材により接
合させ、絶縁基体と蓋体とから成る容器内部に半導体素
子を気密に収容することによって製品としての半導体装
置となる。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来のリード付き電子部品においては、リード端子が絶縁
基体に設けたメタライズ金属層に銀ロウ材を介して取着
されており、該銀ロウ材の融点は780℃であり、リー
ド端子取着処理温度が780〜900℃と高いことから
リード端子をメタライズ金属層に取着する際、銀ロウ材
を溶融させる熱がリード端子に印加されるとリード端子
の結晶が粗大化するとともに結晶粒界に銀ロウ材の一部
が拡散してしまい、その結果、リード端子に銀ロウ材に
よる粒界腐食が発生し、リード端子に破断を招来して機
械的強度が劣化するという欠点を有していた。特にリー
ド端子と外部電気回路との接続を容易とするためにリー
ド端子に折り曲げ加工を施した場合、その折り曲げの応
力が銀ロウ材による粒界腐食を助長してリード端子を極
めて簡単に破断させてしまうという欠点を有する。
【0004】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的はメタライズ金属層に銀ロ
ウ材を介して取着されたリード端子に破断が生じるのを
有効に防止し、リード端子の機械的強度を強いものとし
てリード端子を外部電気回路に確実、強固に電気的接続
することができるリード付き電子部品を提供することに
ある。
【0005】本発明は、絶縁基体に被着させたメタライ
ズ金属層に銀ロウ材を介してリード端子を取着して成る
リード付き電子部品であって、前記リード端子を鉄ーニ
ッケル系合金に外添加でニオブを0.5乃至5.0重量
%含有させた金属で形成したことを特徴とするものであ
る。
【0006】本発明のリード付き電子部品によれば、リ
ード端子を鉄ーニッケル系合金に外添加でニオブを0.
5乃至5.0重量%含有させた金属で形成し、内部に結
晶の粗大化を抑制するニオブを含有させたことからリー
ド端子に高熱が印加されたとしてもリード端子の結晶が
粗大化するとともに結晶粒界に銀ロウ材の一部が拡散す
ることは殆どなく、その結果、リード端子の銀ロウ材に
よる粒界腐食が有効に防止されてリード端子に破断が招
来することはなく、機械的強度を強いものとしてリード
端子を外部電気回路に確実、強固に電気的接続すること
が可能となる。
【0007】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1及び図2は、本発明のリード付き
電子部品として半導体素子を収容するための半導体素子
収納用パッケージを例に採って示した断面図及び平面図
であり、1は電気絶縁材料から成る絶縁基体、2は同じ
く電気絶縁材料から成る蓋体である。この絶縁基体1と
蓋体2とで半導体素子4を収容するための絶縁容器3が
構成される。
【0008】前記絶縁基体1にはその上面中央部に半導
体素子4を収容するための凹部1aが設けてあり、該凹
部1a底面には半導体素子4がガラス、樹脂、ロウ材等
の接着剤を介して取着される。
【0009】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体等の電気絶縁材料から成り、酸化アルミニ
ウム、酸化珪素、酸化マグネシウム、酸化カルシウム等
のセラミック原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともこれをドクターブード法やカ
レンダーロール法を採用することによってセラミックグ
リーンシート(セラミック生シート)を形成し、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、高温(約1600℃)
で焼成することによって製作される。
【0010】また前記絶縁基体1は凹部1a周辺から外
周端にかけて複数個のメタライズ金属層5が被着形成さ
れており、該メタライズ金属層5の凹部1a周辺部には
半導体素子4の電極がボンディングワイヤ6を介して電
気的に接続され、またメタライズ金属層5の外周端部に
は外部電気回路と接続される多数のリード端子7が銀ロ
ウ材8を介して取着されている。
【0011】前記メタライズ金属層5はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1となる
セラミックグリーンシートにら予め従来周知のスクリー
ン印刷法を採用することにより所定パターンに陰更塗布
しておくことによって絶縁基体1の凹部1a周辺から外
周端にかけて被着形成される。
【0012】尚、前記メタライズ金属層5はその外表面
にニッケル及び金をその各々の厚みを1μm〜10μ
m、0.1μm〜5μmとしてに順次、メッキ法により
層着させておくとメタライズ金属層5が酸化腐食するの
を有効に防止しつつメタライズ金属層5とボンディング
ワイヤ6との接続及びメタライズ金属層5とリード端子
7との銀ロウ材を介しての取着を極めて強固となすこと
ができる。従って、前記メタライズ金属層5はその表面
にニッケル及び金を各々、1μm〜10μm、0.1μ
m〜5μmの厚みに順次、層着させておくことが好まし
い。
【0013】また前記絶縁基体1の外周端部に取着され
たリード端子7は内部に収容する半導体素子4を外部電
気回路に接続する作用をなし、リード端子7を外部電気
回路に電気的に接続することによって内部に収容した半
導体素子4はメタライズ金属層5及びリード端子7を介
し外部電気回路に接続されることとなる。前記リード端
子7は鉄ーニッケル系合金にニオブを外添加で0.5重
量%乃至5.0重量%含有させた金属から成り、例え
ば、54重量%の鉄ー29重量%のニッケルー17重量
%のコバルトより形成される合金や58重量%の鉄ー4
2重量%のニッケルより形成される合金にニオブを外添
加で0.5重量%乃至5.0重量%含有させた金属が好
適に使用される。
【0014】前記リード端子7は鉄ーニッケル系合金に
ニオブを外添加で0.5重量%乃至5.0重量%含有さ
せた金属で形成され、内部に結晶の粗大化を抑制するニ
オブが含有されていることからリード端子7を絶縁基体
1に設けたメタライズ金属層5に銀ロウ材8を介して取
着させる際、リード端子7に銀ロウ材8を溶融させる熱
が印加されたとしてもリード端子7の結晶が粗大化する
とともに結晶粒界に銀ロウ材の一部が拡散することは殆
どなく、その結果、リード端子7の銀ロウ材による粒界
腐食が有効に防止されてリード端子に破断が発生するこ
とはない。
【0015】尚、前記リード端子7は鉄ーニッケル系合
金に外添加で含有されるニオブの量が0.5重量%未満
であるとリード端子7の結晶の粗大化及び結晶粒界に銀
ロウ材の一部が拡散するのを有効に抑制することができ
ず、また5.0重量%を越えるとリード端子7と銀ロウ
材8との濡れ性が悪いものとなり、リード端子7を銀ロ
ウ材8を介してメタライズ金属層5に強固に取着させる
ことが困難となってしまう。従って、前記リード端子7
のニオブの量は鉄ーニッケル系合金に対し外添加で0.
5乃至5.0重量%の範囲に特定される。
【0016】また前記リード端子7は鉄ーニッケルーコ
バルトーニオブを所定重量比で配合した合金のイッゴッ
ト(塊)に従来周知のプレス成形法及び打ち抜き加工法
等の金属加工法を施すことによって所定の形状に形成さ
れる。
【0017】更に前記リード端子7の絶縁基体1に設け
たメタライズ金属層5への取着は、例えば絶縁基体1に
設けたメタライズ金属層5上にリード端子7を間に銀ロ
ウ材8の箔を挟んで載置させ、しかる後、前記銀ロウ材
の箔を780〜900℃の温度で加熱し、銀ロウ材8を
溶融させることによって行われる。
【0018】また更に前記リード端子7はその表面に耐
蝕性及びロウ材との濡れ性に優れるニッケル、金等の金
属を0.1μm〜10μmの厚みにメッキ法により層着
させておくとリード端子7の酸化腐食が有効に防止され
るとともにリード端子7の外部電気回路へのロウ材を介
しての電気的接続が良好となる。従って、前記リード端
子7はその表面に耐蝕性及びロウ材との濡れ性に優れる
ニッケル、金等の金属をメッキ法により0.1μm〜1
0μmの厚みに層着させておくことが好ましい。
【0019】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1の凹部1a底面に半導体素子4を
ガラス、樹脂、ロウ材等の接着剤を介して取着固定する
とともに半導体素子4の各電極をリード端子7が取着さ
れているメタライズ金属層5にボンディングワイヤ6を
介して接続し、しかる後、前記絶縁基体1の上面に蓋体
2を樹脂、ガラス等の封止材を介して接合させ、絶縁基
体1と蓋体2とから成る容器内部に半導体素子4を気密
に収容することによって製品としての半導体装置とな
る。
【0020】(実験例)次に本発明の作用効果を以下の
実験例に基づき説明する。まず58重量%の鉄と42重
量%のニッケルより成る鉄ーニッケル合金(Fe−N
i)及び54重量%の鉄と29重量%のニッケルと17
重量%のコバルトより成る鉄ーニッケルーコバルト合金
(F−Ni−Co)にニオブ(Nb)を外添加で表1に
示す量添加した幅0.2mm、厚み0.15mm、長さ
4mmのリード端子試料を各々、50本づつ準備する。
【0021】次に前記各リード端子試料の一端側を長さ
0.5mmにわたって絶縁基体に設けた幅0.3mm、
長さ1mmの50本のメタライズ金属層の各々に銀ロウ
材を介して取着し、評価用サンプルを作成する。
【0022】次に前記評価用サンプルの各リード端子試
料を85gfの力で絶縁基体に対し直角方向、水平方向
に繰り返し6回、折り曲げ、この操作中にリード端子試
料が破断したものの数を調べるとともにその数から不良
発生率を求めた。
【0023】尚、前記評価用サンプルにおいて絶縁基体
に設けられたメタライズ金属層はその表面にニッケル及
び金がメッキ法により各々、3μm、2μmの厚みに順
次、層着されている。
【0024】また各メタライズ金属層に銀ロウ材を介し
て取着された各リード端子試料の表面にもニッケル及び
金がメッキ法により各々、3μm、2μmの厚みに順
次、層着されている。
【0025】更に表1中、試料番号13、14のものは
本発明品と比較するための比較試料であり、リード端子
中にニオブを全く含有していないものである。上記の結
果を表1に示す。
【0026】
【表1】
【0027】上記実験結果からも判るように鉄ーニッケ
ル系合金にニオブを含有させない従来品(試料番号1
3、14)はリード端子に折り曲げ応力を印加すると4
6%以上のリード端子に破断が発生し、機械的強度が極
めて弱いものであるのに対し、鉄ーニッケル系合金にニ
オブを外添加で0.5乃至5.0重量%含有させた本発
明品は折り曲げによる応力が印加されても破断を発生す
ることは全くなく、リード端子の機械的強度が極めて強
いことが判る。
【0028】
【発明の効果】本発明のリード付き電子部品によれば、
リード端子を鉄ーニッケル系合金に外添加でニオブを
0.5乃至5.0重量%含有させた金属で形成し、内部
に結晶の粗大化を抑制するニオブを含有させたことから
リード端子に高熱が印加されたとしてもリード端子の結
晶が粗大化するとともに結晶粒界に銀ロウ材の一部が拡
散することは殆どなく、その結果、リード端子の銀ロウ
材による粒界腐食が有効に防止されてリード端子に破断
が招来することはなく、機械的強度を強いものとしてリ
ード端子を外部電気回路に確実、強固に電気的接続する
ことが可能となる。
【図面の簡単な説明】
【図1】本発明のリード付き電子部品を半導体素子を収
容する半導体素子収納用パッケージに適用した場合の一
実施例を示す断面図である。
【図2】図1に示すパッケージの絶縁基体の平面図であ
る。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・容器 4・・・半導体素子 5・・・メタライズ金属層 7・・・リード端子 8・・・銀ロウ材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体に被着させたメタライズ金属層に
    銀ロウ材を介してリード端子を取着して成るリード付き
    電子部品であって、前記リード端子を鉄ーニッケル系合
    金に外添加でニオブを0.5乃至5.0重量%含有させ
    た金属で形成したことを特徴とするリード付き電子部
    品。
JP9098696A 1996-04-12 1996-04-12 リード付き電子部品 Expired - Fee Related JP3309045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9098696A JP3309045B2 (ja) 1996-04-12 1996-04-12 リード付き電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9098696A JP3309045B2 (ja) 1996-04-12 1996-04-12 リード付き電子部品

Publications (2)

Publication Number Publication Date
JPH09283651A true JPH09283651A (ja) 1997-10-31
JP3309045B2 JP3309045B2 (ja) 2002-07-29

Family

ID=14013843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9098696A Expired - Fee Related JP3309045B2 (ja) 1996-04-12 1996-04-12 リード付き電子部品

Country Status (1)

Country Link
JP (1) JP3309045B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102217059A (zh) * 2011-06-03 2011-10-12 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102217059A (zh) * 2011-06-03 2011-10-12 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体
WO2011157171A3 (zh) * 2011-06-03 2012-05-03 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体

Also Published As

Publication number Publication date
JP3309045B2 (ja) 2002-07-29

Similar Documents

Publication Publication Date Title
JPH08139269A (ja) 半導体素子収納用パッケージ
JP3309045B2 (ja) リード付き電子部品
JP2627509B2 (ja) 導電層を有する電子部品
JP2735708B2 (ja) セラミック配線基板
JP2742625B2 (ja) リード付き電子部品
JP2759297B2 (ja) リード付き電子部品
JP2831182B2 (ja) 金の導電層を有する電子部品
JP4279970B2 (ja) 電子部品収納用容器
JP4683768B2 (ja) 配線基板
JP2685159B2 (ja) 電子部品収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JPH05222472A (ja) リード付き電子部品
JP3740407B2 (ja) 配線基板
JP3623686B2 (ja) 配線基板の製造方法
JP2728584B2 (ja) 半導体装置の製造方法
JP3488838B2 (ja) 半導体素子収納用パッケージ
JP3176268B2 (ja) 半導体素子収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JPH0924487A (ja) ロウ材及びこれを用いた半導体素子収納用パッケージ
JPH05327154A (ja) 配線基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3715836B2 (ja) 電子部品収納用容器およびその製造方法
JP2001035959A (ja) 半導体素子収納用パッケージ
JP2000022026A (ja) 電子部品搭載用基板
JPH0922957A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140517

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees