JPH09282200A - 異常表示回路 - Google Patents

Abstract

(57)【要約】 【課題】 異常の検出および警報表示動作の信頼性を高
めた異常表示回路を得る。 【解決手段】 マイクロプロセッサ１は、所定の周期で
カウント数９を出力すると共に、装置の動作を監視し、
動作異常が発生した場合に異常発生信号１０を出力す
る。クロック発生回路３は、カウント１１を出力する。
ダウンカウンタ回路４は、上記のカウント数９をセット
し、このセットしたカウント数９を上記のカウント１１
でダウンカウントする。このダウンカウントでカウント
アウトした際にボロー出力１２を行う。これらの異常発
生信号１０とボロー信号１２との論理和をＯＲ回路６が
演算する。このＯＲ回路６の出力信号に基づき警報表示
回路７が警報表示を行う。よって、マイクロプロセッサ
１自体に異常が生じた場合でも警報表示動作の実行が確
保される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サを用いた異常表示回路に関する。

【０００２】

【従来の技術】従来、電子機器は、多くの場合、機器内
の異常の発生有無を監視する監視回路・警報表示回路等
の異常表示回路を備えている。この異常表示回路の装備
により、電子機器の装置の回路に何等かの異常を検出し
た場合に、ＬＥＤ等で構成される警報ランプにより警報
表示を行う。警報表示で迅速に異常の発生を知ることに
より、機器の信頼性を高めることを図っている。本構成
における異常表示回路は、ハードの複雑化を避けるた
め、一般的には異常を監視する被監視回路と一体的に構
成される。

【０００３】例えば、特開平２−３０８３４３号の「マ
イクロプロセッサの障害検出通知方式」において、マイ
クロプロセッサの障害検出通知方式に関する技術が開示
されている。本従来例では、マイクロプロセッサに異常
が生じた場合、マイクロプロセッサ自らのソフトウェア
により認知して、リセットパルスによる再スタートと警
報出力を行うとしている。マイクロプロセッサを再スタ
ートさせ正常復帰を図り、警報を自らのソフトウェアに
よって出力するものである。特開平５−２９８１３７号
の「自己診断結果通知システム」も上記と同様の構成と
なっている。

【０００４】

【発明が解決しようとする課題】しかしながら、前述し
た従来例の方式では、マイクロプロセッサ自体に致命的
な異常が生じ、正常動作が出来ない場合には、異常検出
あるいは警報出力自体が不能に陥る。この様な重傷の障
害が生じた場合には、目的とする機能が発揮出来なくな
り本来の目的が達せられなくなる問題点を伴う。その理
由は、マイクロプロセッサが、自らのソフトウェアによ
って警報表示の制御を行っているからである。

【０００５】本発明は、異常の検出および警報表示動作
の信頼性を高めた異常表示回路を提供することを目的と
する。

【０００６】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の異常表示回路は、所定の周期でカウント数
を出力し、且つ装置の動作を監視し動作異常が発生した
場合に異常発生信号を出力するマイクロプロセッサと、
カウント信号を出力するクロック信号発生回路と、カウ
ント数をセットし、このセットしたカウント数をカウン
ト信号でダウンカウントし、カウントアウトした際にボ
ロー出力を行うダウンカウンタ回路と、異常発生信号と
ボロー信号の論理和を演算する論理和回路と、この論理
和回路の出力信号に基づき警報表示を行う警報表示回路
とを有し、マイクロプロセッサ自体に異常が生じた場合
でも警報表示動作の実行を可能としたことを特徴として
いる。

【０００７】さらに、上記の異常表示回路は、異常発生
信号をラッチする第１のラッチ回路と、ボロー出力をラ
ッチする第２のラッチ回路とを有し、第１のラッチ回路
および第２のラッチ回路のそれぞれの出力信号により、
警報表示を保持・継続するとよい。

【０００８】

【発明の実施の形態】次に添付図面を参照して本発明に
よる異常表示回路の実施の形態を詳細に説明する。図１
を参照すると本発明の異常表示回路の一実施形態が示さ
れている。

【０００９】図１は本発明の異常表示回路の実施形態を
示すブロック図である。本実施形態の異常表示回路は、
装置全体を制御するマイクロプロセッサ１、マイクロプ
ロセッサ１が装置内に異常を検出した際に出力する信号
１０を保持するラッチ回路２、ダウンカウンタ回路４を
動作させるためのクロック発生回路３、ダウンカウンタ
回路４のボロー信号１２を保持するラッチ回路５、ラッ
チ回路２およびラッチ回路５出力の論理和をとるＯＲ回
路６、装置の異常を表示する警報表示回路７、装置立ち
上げ時の各回路を初期化するためのリセット信号１３を
出力するパワーオンリセット回路８から構成される。

【００１０】また、マイクロプロセッサ１は、正常動作
状態において定周期でダウンカウンタ回路４に所定のカ
ウント数９を書き込むソフトウェア、および装置内に異
常を検出した際にそれを表示するための信号１０を出力
するソフトウェアを装備している。

【００１１】装置全体を制御するマイクロプロセッサ１
は、装置内に異常を検出した際に信号１０を出力する。
この信号１０は、ラッチ回路２により保持され、ＯＲ回
路６を通し警報表示回路７に入力され警報表示を行う。
また、マイクロプロセッサ１は、ダウンカウンタ回路４
がカウントアウトするより短い周期で所定のカウント数
９を書き込む動作を行う。

【００１２】ダウンカウンタ回路４は、クロック発生回
路３から出力されるクロック１１によりカウントする
が、マイクロプロセッサ１自体若しくはマイクロプロセ
ッサ１の動作に直接関る回路に異常が生じた場合、ダウ
ンカウンタ回路４に対するカウント数９の書き込みが行
われなくなり、ダウンカウンタ回路４はカウントアウト
する。ダウンカウンタ回路４がカウントアウトすると、
ボロー信号１２を出力する。このボロー信号１２をラッ
チ回路５が保持し、さらにＯＲ回路６を通して警報表示
回路７へ入力され、警報表示回路７が警報表示を行う。

【００１３】上記実施形態の警報表示回路７の特徴点
は、警報表示回路７の駆動部を二系統有していることで
ある。つまり、第一の系統は、マイクロプロセッサ１と
ラッチ回路２とにより構成される。第二の系統は、マイ
クロプロセッサ１とクロック発生回路３とダウンカウン
タ回路４とラッチ回路５とにより構成される。

【００１４】これらの内の第一の系統では、マイクロプ
ロセッサ１が出力するソフト管理による信号が直接警報
表示回路７を駆動する。また第二の系統では、マイクロ
プロセッサ１が出力する所定のカウント数９の出力に異
常が生じた場合に警報表示回路７が駆動される。つま
り、ソフト管理による信号とハード構成による信号とで
監視される。

【００１５】この構成によれば、第一の系統ではマイク
ロプロセッサ１に異常が生じると警報動作にも動作の異
常が波及し得る。しかし、第二の系統ではマイクロプロ
セッサ１とクロック発生回路３の両者が同時に動作不良
を生じなければ警報動作に異常が生じない。

【００１６】これら２つの系統のラッチ信号の論理和を
採ることと、上記の構成上の性質の相違する２つの系統
とにより、少なくとも何れか一方の系統の駆動部が異常
の発生を検知すれば、ＯＲ回路６を介して警報表示回路
７の表示動作を駆動し得ることとなる。

【００１７】一般的に、外部条件に対する回路の信頼性
・耐久性、特に対ノイズ特性は、ソフト構成回路とハー
ド構成回路とでは、大きく相違する。よって、本実施形
態の構成により、信頼性の高い警報表示回路を得ること
ができる。第１の効果は、マイクロプロセッサ自体に異
常があった場合でも動作異常を表示出来ることである。
これによりユーザは確実に装置の異常を認識することが
出来る。

【００１８】その理由は、異常時の表示をマイクロプロ
セッサのみで制御するのではなく、マイクロプロセッサ
の異常を検出し、それを表示する回路を加えたためであ
る。

【００１９】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。例えば、上記の実施形態では、所定のカウント数
をマイクロプロセッサが周期的にカウンタ回路へ設定す
ることとしている。このカウンタの所定のカウント数
は、プリセット可能なカウンタ回路を用いて、マイクロ
プロセッサからは、このプリセット信号のみを出力する
こととした構成でもよい。

【００２０】

【発明の効果】以上の説明より明らかなように、本発明
の異常表示回路は、所定の周期でカウント数を出力し、
且つ装置の動作を監視し動作異常が発生した場合に異常
発生信号を出力する。このカウント数はカウンタにセッ
トされ、クロック発生されたカウント信号によりダウン
カウントされる。ダウンカウントでカウントアウトした
際に出力されるボロー出力と、装置の動作を監視した異
常発生信号との論理和が演算され、この論理和の出力信
号に基づき警報表示が行われる。よって、装置の動作を
つかさどりさらに動作異常の発生の有無を監視する、マ
イクロプロセッサ自体に異常が生じた場合でも、警報表
示動作の実行が確保される。

【図面の簡単な説明】

【図１】本発明の異常表示回路の実施形態の構成例を示
すブロック図である。

【符号の説明】

１ マイクロプロセッサ ２、５ ラッチ回路 ３ クロック発生回路 ４ ダウンカウンタ回路 ６ ＯＲ回路 ７ 警報表示回路 ８ パワーオンリセット回路 ９ カウント数 １０ 異常検出信号 １１ クロック １２ ボロー信号 １３ リセット信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定の周期でカウント数を出力し、且つ
   装置の動作を監視し動作異常が発生した場合に異常発生
   信号を出力するマイクロプロセッサと、 カウント信号を出力するクロック信号発生回路と、 前記カウント数をセットし、該セットしたカウント数を
   前記カウント信号でダウンカウントし、カウントアウト
   した際にボロー出力を行うダウンカウンタ回路と、 前記異常発生信号と前記ボロー信号の論理和を演算する
   論理和回路と、 該論理和回路の出力信号に基づき警報表示を行う警報表
   示回路とを有し、 前記マイクロプロセッサ自体に異常が生じた場合でも警
   報表示動作の実行を可能としたことを特徴とする異常表
   示回路。
2. 【請求項２】 前記異常表示回路は、さらに、前記異常
   発生信号をラッチする第１のラッチ回路と、前記ボロー
   出力をラッチする第２のラッチ回路とを有し、前記第１
   のラッチ回路および前記第２のラッチ回路のそれぞれの
   出力信号により、前記警報表示が保持・継続されること
   を特徴とする請求項１記載の異常表示回路。