JPH0927270A

JPH0927270A - フォーミング方法及びマルチ冷陰極電子源及び画像表示装置

Info

Publication number: JPH0927270A
Application number: JP17477995A
Authority: JP
Inventors: Hiroaki Toshima; 博彰戸島; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-11
Filing date: 1995-07-11
Publication date: 1997-01-28

Abstract

(57)【要約】【課題】薄膜に電子放出部を形成するためのフォーミン
グ時における各素子のフォーミング条件のばらつきを低
減することを可能とする。【解決手段】冷陰極電子源１０１は画像表示装置を構成
する際の画像の有効表示部分（発光部）に配されてい
る。また、ダミー電子源１０２は、有効表示部分外（非
発光部）の冷陰極電子源であり、画像の有効表示部分の
冷陰極電子源１０１のフォーミング条件を均一化するべ
く機能する。即ち、ダミー電子源１０２の電子放出部形
成前の抵抗値が冷陰極電子源１０１の電子放出形成前の
抵抗値よりも大きくなるように形成される。このため、
ダミー電子源１０２は冷陰極電子源１０１よりも遅くフ
ォーミングされるようになるため、各冷陰極電子源１０
１の活性化時間のばらつきが実効的に低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の薄膜に電子
放出部を形成するためのフォーミング方法、及び該フォ
ーミング方法を適用して形成されるマルチ冷陰極電子
源、及び該マルチ冷陰極電子源を有する画像表示装置に
関する。

【０００２】

【従来の技術】従来、電子源としては、熱電子源と冷陰
極電子源の２種類が知られている。冷陰極電子源には、
電解放出型（以下、ＥＦと記す）、金属／絶縁層／金属
（以下、ＭＩＭと記す）や表面伝導型電子放出素子等が
ある。

【０００３】ＥＦ型の例としては、W.P.Dele&W.W.Dola
n,"Fieldmission",Advance in Electron Physice,8,89,
(1956)等が知られている。

【０００４】ＭＩＭ型の例としては、C.A.Mead,"The Tu
nnel-emissionamolifier,J.Appl.Phys,32,646(1961) や
C.A.Spindt,"Physical properties of thin-film field
emission cathodes with Molybdenum cones",J.Appl.P
hys,47,5248,(1976)等が知られている。

【０００５】表面伝導型電子放出素子の例としては、M.
I.Elinson,Radio Eng.Electron Phys.,10,(1965)等があ
る。

【０００６】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流す事によ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson等によ
るSn02薄膜を用いたもの、Au薄膜によるもの[G.Dittme
r:"Thin Solid Films",9,317(1972)]、In203/Sn02薄膜
によるもの[M.Hartwell and C.G.Fonstad:"IEEE Trans.
ED Conf.",519,(1975)]、カーボン薄膜によるもの［荒
木久他：真空、第２６巻、第１号、２２ページ(198
3)］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子構成を図１
５に示す。この図において９０１は、絶縁性基板であ
る。９０２は、電子放出部形成用薄膜で、スパッタリン
グで形成されたＨ型形状の金属酸化物薄膜等からなり、
後述のフォーミングと呼ばれる通電処理により電子放出
部９０３が形成される。９０４は、電子放出部を含む薄
膜と呼ぶ。

【０００８】前記フォーミング処理をした表面伝導型電
子放出素子は、上述の電子放出部を含む薄膜９０４に電
圧を印加し、素子表面に電流を流す事により、上述の電
子放出部９０３より電子を放出せしめるものである。

【０００９】さらに、通電はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続ける事に
よって、電子放出量を増加せしめる事である。

【００１０】

【発明が解決しようとする課題】前記、フォーミングと
呼ばれる通電処理の工程においては、電子放出部用薄膜
９０２の初期抵抗が、重要なパラメータとなる。

【００１１】例えば、行方向、列方向に複数の電子放出
形成用薄膜９０２を形成し、これにたいしてフォーミン
グ処理を施す場合を考える。ここで、各行及び列を構成
する各電子放出部形成用薄膜９０２の初期の抵抗値にば
らつきが存在する。この状態で、走査側の各行に順次電
圧を印加し、走査する事によって各行毎にフォーミング
処理を実施する場合、以下のような不具合がある。

【００１２】即ち、各行単位での行中での印加電圧に分
布がない、と仮定した場合においても、行中での各電子
放出部形成用薄膜９０２の初期の定巧遅に分布があれ
ば、電子放出部形成用薄膜の抵抗値の低い部分より順
次、電流が流れ始める。この事は、マルチ冷陰極電子源
を構成している各素子において、フォーミング工程（フ
ォーミングの開始から通電終了までの）に費やされてい
る時間（以下、フォーミング時間と記す）が異なってい
る事を示している。例えば、ある行について見た時、最
初にフォーミングを開始した素子においては、同じ行の
最後の素子のフォーミングが終了するまで通電が継続さ
れる事になる。

【００１３】さらに、各行間においても、電子放出部形
成薄膜９０２の抵抗値のバラツキが存在する。この場合
も上記、各行内部での現象と同様に、ある行のフォーミ
ングが終了しても、最後まで残った行のフォーミングが
完了するまで通電は継続されてしまう。

【００１４】上述のフォーミング時間のばらつきは、各
行内を構成する電子放出部形成用薄膜９０２の初期の抵
抗値の分布を反映する。更に、このフォーミング時間の
バラツキにより冷陰極電子源を構成する素子毎に活性化
時間が異なる事を示している。

【００１５】これらの事実は、フォーミング前の抵抗値
のバラツキが、フォーミング後の素子の特性に大きな影
響を与える事を示す。

【００１６】すなわち、上述の様にして作製された各表
面伝導型電子放出素子の特性は、電子放出部形成様薄膜
９０２の抵抗値に分布がある限り本質的にばらつきを有
するようになるため、ある駆動電圧における電子放出の
量にバラツキが発生する。この結果、画像表示装置に輝
度のばらつきが生じる事になる。

【００１７】本発明は上記の問題点に鑑みてなされたも
のであり、フォーミング時における各素子のフォーミン
グ条件のばらつきを低減することを可能とするフォーミ
ング方法及びマルチ冷陰極電子源及び画像表示装置を提
供することを目的とする。

【００１８】

【課題を解決するための手段】上記の目的を達成する本
発明のフォーミング方法は、複数の第１配線と複数の第
２配線の夫々の１つずつに接続されて形成された薄膜に
電子放出部を形成するフォーミング方法であって、複数
の第１薄膜と該複数の第１薄膜のいずれよりも高い抵抗
値を有する１つ又は複数の第２薄膜とを含む薄膜群を形
成する形成工程と、前記複数の第１配線及び複数の第２
配線を介して前記薄膜群に通電処理を行う通電工程と、
少なくとも前記薄膜群に含まれる第２薄膜の１つに電子
放出部が形成されるまで当該薄膜群への通電処理を継続
させるよう制御する制御工程とを備える。

【００１９】上記の構成によれば、形成工程において、
各薄膜群毎に、複数の第１薄膜と、これら第１薄膜のい
ずれよりも高い抵抗値を有する第２薄膜が形成される。
通電工程により薄膜群にたいして通電処理が行われ、電
子放出部を形成する。制御工程は、第２薄膜の少なくと
も１つが電子放出部を形成するまで通電処理を継続す
る。第２薄膜はその抵抗値が第１薄膜のいずれよりも高
く形成されているので、第２薄膜に電子放出部が形成さ
れるまで通電処理を行うことで、各第１薄膜に形成され
た電子放出部への通電時間のばらつきが実効的に低減す
る。このようにフォーミング条件のばらつきが低減さ
れ、ひいては画像表示時の輝度のばらつきが改善され
る。

【００２０】又、上記目的を達成するための本発明の他
の構成は、複数の行方向配線と該複数の行方向配線にほ
ぼ直交して配される複数の列方向配線に接続して形成さ
れた複数の薄膜に電子放出部を形成するフォーミング方
法であって、前記複数の行方向配線の夫々において、そ
の表示領域に接続された複数の第１薄膜と、前記第１薄
膜のいずれよりも高い抵抗値を有し前記表示領域外に接
続された１つ又は複数の第２薄膜とを含む薄膜群を形成
する形成工程と、前記複数の行方向配線及び列方向配線
を介して前記薄膜群毎に通電処理を行う通電工程と、少
なくとも前記薄膜群に含まれる第２薄膜の１つに電子放
出部が形成されるまで当該薄膜群への前記通電処理を実
行する制御工程とを備えることを特徴とする。

【００２１】上記構成によれば、各第１薄膜に形成され
た電子放出部への通電時間のばらつきが実効的に低減す
る。又、行方向、列方向配線によるマトリクスが形成さ
れるので画像表示装置への適用が容易である。更に、第
１薄膜を画像表示装置を形成した際の表示領域に、第２
薄膜をそれ以外の領域に配置することで、第２薄膜の表
示への影響が防止される。

【００２２】又、好ましくは、前記形成工程において、
前記第２薄膜が形成される表示領域外の領域が、前記複
数の行方向配線の夫々における両端の領域の少なくとも
いずれかである。

【００２３】又、好ましくは、前記通電工程は、前記複
数の行方向配線の１つを選択し、選択された行方向配線
と前記複数の列方向配線に通電処理用の電気信号を印加
していき、前記制御工程は、前記選択された行方向配線
に接続されている薄膜群に含まれる第２薄膜の少なくと
も１つに電子放出部が生成されるまで当該薄膜群への前
記通電工程による処理を実行する。

【００２４】又、好ましくは、前記通電工程は、前記複
数の行方向配線より選択された１つの行方向配線と前記
複数の列方向配線に通電処理用の電気信号を印加すると
ともに、所定のタイミングで行方向配線の選択を順次切
り替え、前記制御工程は、前記選択された行方向配線に
接続されている薄膜群に含まれる第２薄膜の少なくとも
１つに電子放出部が形成されるまで当該薄膜群への前記
通電工程による処理を実行する。

【００２５】又、好ましくは、前記形成工程における前
記第２薄膜の形成は、該第２薄膜が接続される行方向配
線及び列方向配線の間隔を広くすることで実現する。マ
スクパターンの変更により、第２薄膜の抵抗値制御を実
行でき、第２薄膜の形成を容易に実行できるからであ
る。

【００２６】又、好ましくは、前記形成工程における前
記第２薄膜の形成は、該第２薄膜の断面積を前記第１薄
膜のそれよりも小さくすることで実現する。マスクパタ
ーンの変更により、第２薄膜の抵抗値制御を実行でき、
第２薄膜の形成を容易に実行できるからである。

【００２７】又、上記の目的を達成するマルチ冷陰極電
子源は、複数の行方向配線と、前記複数の行方向配線に
ほぼ直交して配される複数の列方向配線と、前記複数の
行方向配線及び列方向配線に接続し、該複数の行方向配
線の画像表示領域内に形成された複数の第１冷陰極電子
源と、前記複数の行方向配線及び列方向配線に接続し、
該複数の行方向配線の前記画像表示領域外において各行
方向配線毎に形成された１つ又は複数の第２冷陰極電子
源とを備え、前記第２冷陰極電子源の電子放出部形成前
の薄膜の抵抗値が前記第１冷陰極電子源の電子放出部形
成前の薄膜の抵抗値よりも大きくなるように形成されて
いることを特徴とする。

【００２８】上記の構成によれば、行方向及び列方向配
線に接続された複数の第１冷陰極電子源及び第２冷陰極
電子源を形成するためのフォーミング処理において、第
２冷陰極電子源に電子放出部が形成されるまで通電処理
を行うことにより、上述のフォーミング方法が適用でき
るので、第１冷陰極電子源への電子放出部形成後の通電
時間のばらつきが低減し、電子放出特性のばらつきの少
ないマルチ冷陰極電子源を提供できる。

【００２９】又、上記の目的を達成する画像形成装置
は、上述のマルチ冷陰極電子源と、前記マルチ冷陰極電
子源の各々に対向する位置に電子ビームの照射により可
視光を発する蛍光体と、前記マルチ冷陰極電子源の有す
る行方向配線及び列方向配線に画像信号に基づく信号を
印加する駆動手段と、を備える。

【００３０】

【発明の実施の形態】本発明は、冷陰極電子源の中で
も、とりわけ多数個の素子を容易に形成できる表面伝導
型電子放出素子を用いた単純マトリックス方式の冷陰極
マルチ電子源において、優れた効果をもたらすものであ
る。

【００３１】従って、まず、本実施形態で用いる表面伝
導型電子放出素子、及びこれを用いた画像表示パネルに
ついて説明する。

【００３２】表面伝導型電子放出素子の代表的な構成、
製造方法及び特性については、例えば特開平２−５６８
２２に開示されている。以下、本出願人による本発明に
かかわる表面伝導型電子放出素子の基本的な構成と製造
方法及び特性について概説する。

【００３３】［基本的な構成］図８は、本実施形態に用
いられる模範的な電子放出素子の構成を示す図面であ
る。図において、１は絶縁性基板、５と６は素子電極、
４は電子放出部を含む薄膜、３は電子放出部である。

【００３４】電子放出部を含む薄膜４のうち電子放出部
３としては、粒径が数ｎｍの電気伝導性粒子からなり、
電子放出部３以外の電子放出部を含む薄膜４は、微粒子
膜よりなる。なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造としては、微
粒子が個々に分散した状態のみならず、微粒子が互いに
隣接或は重なりあった状態（島状をも含む）の膜をもさ
すものである。

【００３５】電子放出部を含む薄膜４の具体例として
は、Rd,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属、Pd0,Sn02,In203,Pd0,Sb203等の酸化物、HfB2,ZrB2.
LaB6,CeB6,YB4,GdB4等のホウ化物、TiC,ZrC,HfC,TaC,Si
C,WC等の炭化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半
導体、さらにはカーボン、AgMg,NiCu,PbSn等が挙げられ
る。

【００３６】［製造方法の概要］上述した薄膜の形成方
法としては、真空蒸着法、スパッタリング法、化学的気
相成長法、分散塗布法、デッィピング法、スピナー法等
が挙げられる。

【００３７】電子放出部３を有する電子放出素子の形成
方法としては様々な方法が考えられるが、その一例を図
９に示す。図９において、２は電子放出部形成用薄膜で
あり、例えば微粒子膜があげられる。尚、電子放出部形
成用薄膜２とは電子放出部３が形成される前の薄膜を指
す。

【００３８】次に、図９を参照しつつ、本実施形態の表
面伝導型電子放出素子の形成方法を説明する。

【００３９】（１）絶縁性基板１を洗剤、純水及び有機
溶剤により十分に洗浄後、真空蒸着技術、フォトリング
ラフィー技術により、該絶縁性基板１の面上に素子電極
５、６を形成する（図９（ａ））。素子電極の材料とし
ては導電性を有するものであればどのようなものであっ
ても構わないが、例えばニッケル金属が挙げられ、本例
では、素子電極間隔Ｌ１は２μｍ、素子電極長さＷ１は
３００μｍ、素子電極５、６の薄膜ｄは１００ｎｍであ
る。

【００４０】（２）絶縁性基板１上に設けられた素子電
極５と６との間に、素子電極５と６を形成してある絶縁
性基板１上に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なお、有機金属溶液と
は、前記Rd,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理してリフトオフ、エッ
チング等によりパターニングし、電子放出部形成用薄膜
２を形成する（図９（ｂ））。

【００４１】（３）続いて、フォーミングと呼ばれる通
電処理を行う。この処理によれば、素子電極５、６間に
電圧を印加することにより、電子放出部形成用薄膜２
に、構造の変化した電子放出部３が形成される（図９
（ｃ））。即ち、この通電処理によって電子放出部形成
用薄膜２を局所的に破壊、変形もしくは変質せしめるこ
とで得られる構造の変化した部位を電子放出部３と呼
ぶ。先に説明した様に電子放出部３は金属微粒子で構成
されていることを本発明者等は観察している。

【００４２】［素子の基本的特性］上述のような製造方
法によって作成され、上述のような素子構成を有する電
子放出素子の基本特性について図１０と図１１を用いて
説明する。

【００４３】図１０は、図８で示した構成を有する電子
放出素子の電子放出特性を測定するための測定評価装置
の概略構成図である。図１０において、１は絶縁性基
板、５、６は素子電極、４は電子放出部を含む薄膜、３
は電子放出部を示す。また、３１は素子に素子電圧Ｖｆ
を印加するための電源、３０は素子電極５、６間の電子
放出部を含む薄膜４を流れる素子電流Ｉｆを測定する為
の電流計、３４は素子の電子放出部より放出される放出
電流Ｉｅを捕捉する為のアノード電極、３３はアノード
電極３４に電圧を印加する為の高圧電源、３２は素子の
電子放出部３より放出される放出電流Ｉｅを測定する為
の電流計である。

【００４４】電子放出素子の上記素子電流Ｉｆ、放出電
流Ｉｅの測定にあたっては、素子電極５、６に電源３１
と電流計３０とを接続し、該電子放出素子の上方に電源
３３と電流計３２とを接続したアノード電極３４を配置
している。また、本電子放出素子及びアノード電極３４
は真空装置内に設置され、その真空装置には排気ポンプ
及び真空計等の真空装置に必要な機器が具備されてお
り、所望の真空下にて本素子の測定評価を行なえるよう
になっている。なお、アノード電極の電圧は１〜１０ｋ
Ｖ、アノード電極と電子放出素子との距離Ｈは３〜８ｍ
ｍの範囲で測定した。

【００４５】図１０に示した測定評価装置により測定さ
れた放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関
係の典型的な例を図１１に示す。なお、図１１は任意単
位で示されており、放出電流Ｉｅは素子電流Ｉｆのおよ
そ１０００分の１程度である。図からも明らかなよう
に、本電子放出素子は放出電流Ｉｅに対して３つの特性
を有する。

【００４６】第１に、本素子はある電圧（閾値電圧と呼
ぶ、図１１中のＶth）以上の素子電圧を印加すると、急
激に放出電流Ｉｅが増加し、一方、閾値電圧以下では放
出電流Ｉｅがほとんど検出されない。即ち、放出電流Ｉ
ｅに対する明確な閾値電圧Ｖthを持った非線形素子であ
る。

【００４７】第２に、放出電流Ｉｅが素子電圧Ｖｆに依
存する為、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００４８】第３に、アノード電極３４に捕捉される電
荷量は、素子電圧Ｖｆを印加する時間により制御でき
る。

【００４９】以上のような特性を有する為、上述の電子
放出素子は、多方面への応用が期待される。また、素子
電流Ｉｆは素子電圧Ｖｆに対して単調増加する（ＭＩ）
特性の例を図１１に示したが、この他にも、素子電流Ｉ
ｆが素子電圧Ｖｆに対して電圧制御型負性抵抗（VCNR）
特性を示す場合もある。この場合も電子放出素子は上述
した３つの特性を有する。なお、予め導電性微粒子を分
散して構成した表面伝導型電子放出素子においては、上
述の基本的な素子構成における基本的な製造方法の一部
を変更しても構成できる。

【００５０】［画像表示パネル］次に、上述の表面伝導
型電子放出素子を用いた画像表示パネルの構成例につい
て図１２を参照して説明する。

【００５１】本発明が適用されるからカラー画像表示装
置の代表的な構成としては、まず、上述の特開平２−５
６８２２のような製造方法により作成される電子放出素
子を複数個、基板８０１上に形成する。該基板８０１を
リアプレート８０２上に固定した後、基板８０１の５ｍ
ｍ上方にフェースプレート８１０（ガラス基板８０７の
内面に蛍光体膜８０８とメタルバック８０９が形成され
て構成される）を支持枠８０３を介して配置する。フェ
ースプレート８１０、支持枠８０３、リアプレート８０
２の接合部にフリットガラスを塗布し、大気中もしくは
窒素雰囲気中にて４００℃ないし５００℃で１０分間以
上焼成することで封着した。また、リアプレート８０２
への基板８０１の固定もフリットガラスにて行なった。

【００５２】また、図１２において、８０４は電子放出
部、８０５、８０６は夫々Ｘ方向及びＹ方向の素子電極
である。なお、ここではフェースプレート８１０、支持
枠８０３、リアプレート８０２で外囲器８１１を構成し
ているが、リアプレート８０２は主に基板８０１の強度
を補強する目的で設けられる為、基板８０１自体で十分
な強度を有する場合には、別体のリアプレート８０２は
不要である。この場合、基板８０１に直接、支持枠８０
３を封着し、フェースプレート８１０、支持枠８０３、
基板８０１にて外囲器８１１を構成する。また、蛍光体
膜８０８の内面側には、通常、メタルバック８０９が設
けられる。メタルバックの目的は、蛍光体の発光のうち
内面側への光をフェースプレート８１０側へ鏡面反射す
ることにより輝度を向上すること、電子ビーム加速電圧
を印加する為の電極として作用すること、外囲器内で発
生した負イオンの衝突によるダメージから蛍光体を保護
すること等である。

【００５３】メタルバックは、蛍光体膜作成後、蛍光体
膜の内面の平滑処理（通常フィルミングと呼ばれる）を
行ない、その後Ａ１を真空蒸着することで作成する。フ
ェースプレート８１０には、さらに蛍光体膜８０８の伝
導性を高める為、蛍光体膜８０８の外面側に透明電極
（図示せず）が設けられる場合もある。前述の封着を行
なう際、カラー画像表示装置の場合には、各色に対応す
る蛍光体と電子放出素子との位置合わせを十分に行なう
必要がある。このようにして作成されるガラス容器内の
雰囲気を排気管（図示せず）を通じて真空ポンプにて排
気し、十分な真空度に達した後、容器外端子Ｄx1〜Ｄxm
とＤy1〜Ｄyn を通じ素子電極８０５、８０６間に電圧
を印加し、前述のフォーミング処理を実施し、電子放出
部８０４を形成して電子放出素子を作成する。

【００５４】最後に、ガラス容器内が１０-6トール程度
の真空度にて排気管を熱して溶着し、外囲器の封止を行
ない完成する。さらに、封止後に容器内の真空度を維持
する為に、ゲッター処理なる工程を実施する。これは、
封止を行なう直前あるいは封止後に、抵抗加熱あるいは
高周波加熱により、画像表示装置の所定の位置（図示せ
ず）に配設されたゲッターを加熱して蒸着膜を形成する
処理である。ゲッターとしては、通常、Ｂａ等が主成分
であり、該蒸着膜の吸着作用により真空度を維持するも
のである。

【００５５】以上のような製造方法により構成される画
像表示装置において、各電子放出素子には容器外端子Ｄ
x1〜ＣxmないしＤy1〜Ｄyn を通じて電圧を印加するこ
とにより電子放出させる。また高圧端子Ｈv を通じてメ
タルバック８０９または透明電極に数ｋＶ以上の高圧を
印加することにより電子ビームを加速し、蛍光体膜８０
８に衝突させて蛍光体を励起・発光させることにより画
像が形成される。もちろん、これらの構成は画像表示装
置を作成する上で必要な構成の概略であり、各部材の材
料等は上述の内容に限るものではない。

【００５６】蛍光体膜８０８は、モノクローム表示の場
合には蛍光体のみからなる。一方、カラー表示の場合
は、図１３に示すように、蛍光体の配列によりブラック
ストライプ（図１３の（Ａ））あるいはブラックマトリ
クス（図１３の（Ｂ））と呼ばれる黒色電気伝導材料８
１２と蛍光体８１３とで構成される。黒色電気伝導材８
１２が設けられる目的は、カラー表示の場合に必要とな
る三原色蛍光体の、各蛍光体８１３の塗りわけ部分を黒
くすることで混色等を目立たなくすること、蛍光体膜８
０８における外光反射によるコントラストの低下を抑制
することでにある。該黒色電気伝導材料８１２として
は、通常、黒鉛を主成分とするものが多いが、電気導電
性があり、光の透過および反射が少ない材料であれば、
これに限られるものではない。

【００５７】また、ガラス基板８０７に蛍光体を塗布す
る方法としては、モノクロームの場合には沈殿法、印刷
法等がある。カラーでは、スラリー法等がある。もちろ
ん、カラーにて印刷法を用いることも可能である。

【００５８】以下に、上述の表面伝導型電子放出素子に
本発明を適用して、本発明の好適な実施態様を説明す
る。

【００５９】［実施態様］図１は、本発明の一実施態様
である冷陰極電子源のフォーミング前の構成を表わすブ
ロック図である。又、図２は図１のマルチ冷陰極電子源
を拡大して示した図である。まず、図１及び図２を参照
して本実施態様の動作概要を説明する。

【００６０】図１及び図２において、１０１は画像表示
装置を構成する画像の有効表示部分（発光部）に配され
た冷陰極電子源、１０２は有効表示部分外（非発光部）
の冷陰極電子源であり、画像の有効表示部分の冷陰極電
子源１０１のフォーミング条件を均一化するべく機能す
る。また、１０３は蛍光体部分である。以下、非発光部
に配された電子放出部形成用薄膜をダミー薄膜と称し、
このダミー薄膜をフォーミングして得られる冷陰極電子
源１０２をダミー電子源１０２と称する。

【００６１】図１において、上部に記載されたグラフ
は、本実施態様による発光部の冷陰極電子源１０１及び
ダミー電子源１０２のフォーミング前の状態（即ち、電
子放出部形成用薄膜２である状態）の抵抗値の勾配を示
す図である。ｒは画像の有効表示部分の冷陰極電子源を
形成する電子放出部用薄膜２のフォーミング前の全抵抗
値の平均値、Δｒは画像の有効表示部分の冷陰極電子源
を形成する電子放出部用薄膜のフォーミング前の全抵抗
値のばらつき、ΔＲは画像の有効表示部分の冷陰極電子
源のフォーミング条件を均一化するための電子放出部形
成用薄膜２の各抵抗間の勾配を示す図である。

【００６２】上述した様に、フォーミング時間のばらつ
きは、各行内を構成する電子放出用薄膜２のフォーミン
グ前の初期抵抗値の分布Δｒを反映する。このため、冷
陰極電子源を構成する各表面伝導型電子放出素子毎に活
性化時間が異なってくる。

【００６３】ここで、活性化時間のばらつきはΔｒの程
度を反映する事から、Δｒを小さくすれば活性化時間の
ばらつきも小さくなり、活性化時間のばらつきが減少
し、ひいては電子放出特性のばらつきが改善される。逆
の現象として、Δｒの範囲が大きくなると、活性化時間
のばらつきが大きくなる方向になる。

【００６４】この事を利用して、画像の有効表示部分の
冷陰極電子源の抵抗値のばらつきよりも大きな抵抗値を
持った電子放出部形成用薄膜を非発光部にダミー薄膜と
して形成する。このダミー薄膜の抵抗値をＲｎとして、Ｒｎ＝ｒ＋ΔＲ（但しΔＲ＞Δｒ）なる関係を持つとすると、該抵抗値Ｒｎを持ったダミー
薄膜が最も大きな抵抗値を有することとなり、一番最後
にフォーミングを開始することになる。

【００６５】このように、最後にフォーミングを開始さ
せるべき素子（画像の有効表示部分の外にある素子、即
ちダミー薄膜）の抵抗値Ｒｎの値を、画像の有効表示部
分の表面伝導型電子放出素子の抵抗値よりも大きくする
事で本実施態様の構成が実現される。

【００６６】抵抗値Ｒｎのダミー薄膜のフォーミングが
完了するまでフォーミングのための通電が実行されるの
で、他の素子（画像の有効表示部分の表面伝導型放出素
子）にもフォーミングのための通電がなされ、活性化が
行われることになる。このため、有効表示部にある表面
伝導型電子放出素子における活性化時間のばらつきが低
減する。又、印加電圧端から見た画像有効表示部分の抵
抗値のばらつきΔｒは、Ｒｎを接続した事により実効的
に小さくなる（即ち、Δｒ／ｒ→Δｒ／（ｒ＋Ｒｎ）と
なる）。従って、抵抗値のばらつきに起因するフォーミ
ング時の印加電圧のばらつきも改善される事になる。

【００６７】以上より、画像の有効表示部分の表面伝導
型電子放出素子におけるフォーミング時間のばらつき
（このばらつきは抵抗値のばらつきΔｒが反映されたも
のである）の平均値よりも長いフォーミング時間を要す
る抵抗値Ｒｎを有するダミー薄膜を形成し接続すること
により、画像の有効表示部分の表面伝導型電子放出素子
の「活性化」時間のばらつきを実効的に小さくすること
ができる。

【００６８】また、画像の有効表示部分の抵抗値のばら
つきΔｒがＲｎを接続したことにより実効的に小さくな
り、フォーミング時の印加電圧のばらつきを、有効表示
部分の電子源において小さくすることが可能となる。

【００６９】さらに、画像の有効表示部分の外にある素
子を複数個配設し、該各素子の抵抗値に勾配を設ける事
により、より安定したフォーミング結果が得られてい
る。そして、本実施態様の構成により、画像の有効表示
部分の表面伝導型電子放出素子において、電子放出特性
の改善、即ち輝度分布の補正が可能となる。

【００７０】尚、上記の動作概要からして、非発光部に
は、各走査側配線に抵抗値Ｒｎを有するダミー薄膜が少
なくとも一つ存在すればよい。また、図３に示すよう
に、ダミー薄膜は、走査側配線上の非発光部の少なくと
も片側に存在すればよいことは明らかである。

【００７１】［フォーミング処理手順］次に、上述の如
く構成された電子放出部形成用薄膜のフォーミング処理
手順について図４乃至図６を参照して説明する。

【００７２】図４は本実施態様におけるフォーミング処
理装置の概略の構成を表わすブロック図である。尚、本
図においては、ダミー薄膜を走査側配線の片側の端部に
形成した電子源を示してある。同図において、１０１’
は発光領域の冷陰極電子源を形成するための電子放出部
形成用薄膜であり、１０２’はダミー薄膜である。１０
４はフォーミング電源であり、図５に示すような電圧波
形を出力する。図５はフォーミング電源１０４が出力す
る電圧波形を表わす図である。

【００７３】図５において、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、Ｔ１が１マイクロ秒〜１
０ミリ秒、Ｔ２が１０マイクロ秒〜１００ミリ秒の間に
設定される。また、三角波の波高値（フォーミング時の
ピーク電圧）は４Ｖ〜１０Ｂ程度とし、フォーミング処
理は真空雰囲気下で行われる。なお、本実施態様では、
１秒あたり１００回のフォーミングパルスを出力し、１
秒毎（１００パルス毎）に０．１Ｖずつ波高値を上昇さ
せて出力するようにフォーミング電源１０４が設定され
ている。また、本例では、素子の電極間の三角波パルス
を印加してフォーミング処理を行うがこれに限られるも
のではない。例えば、矩形波等他の波形を用いてよい。
また、その波高値、パルス幅、パルス間隔等についても
上述の値に限られるものではなく、電子放出部が両鏡に
形成されればいかなる値を設定してよいことはいうまで
もない。

【００７４】再び図４において、１０５は制御部であ
り、電流計１０６からの出力に基づいてフォーミングの
完了を判定し、フォーミング電源１０４のオン・オフ制
御、走査切替部１０７の切り替え制御を行う。１０６は
電流計であり、ダミー薄膜１０２’のフォーミング電流
を測定し、これを制御部１０５へ出力する。制御部１０
５は、この電流値に基づいて、ダミー薄膜１０２’フォ
ーミングの終了を検出する。ダミー薄膜１０２’に電子
放出部が形成されるとフォーミング電流が小さくなるの
で、これを検出してフォーミングの完了を判定できる。
１０７は走査切替部であり、制御部１０５よりの制御信
号に基づいて、順次走査側配線をフォーミング電源１０
４に接続していく。尚、電源に接続されていない走査側
配線はグランドに接続される。

【００７５】上記構成のフォーミング処理装置における
フォーミング処理の手順を説明する。図６は、本実施態
様のフォーミング処理の動作手順を表わすフローチャー
トである。まず、ステップＳ１において、全走査側配線
についてフォーミングを終了したか否かを判定するのに
用いられるカウンタの値ｎを１に初期設定する。次に、
ステップＳ２において、制御部１０５の指示により走査
切替部１０７がｎ番目の走査側配線をフォーミング電源
１０４へ接続する。尚、他の走査側配線は全てグランド
へ接続される。

【００７６】次に、ステップＳ３へ進み、制御部１０５
の指示によりフォーミング電源１０４が起動される。フ
ォーミング電源１０４は上述したように、１００パルス
／秒で三角波形の電圧を出力し、その波高値を０．１Ｖ
／秒で上昇させていく。このようなフォーミング電圧を
印加する間に、ステップＳ４において電流計１０６によ
りダミー薄膜へのフォーミング電流が測定される。そし
て、ステップＳ５では、電流計１０６で測定された電流
値に基づいて制御部１０５がフォーミングの完了を判定
する。ここでは、ダミー薄膜に流れる電流値が急に小さ
くなった時点で、ダミー薄膜のフォーミングが完了した
ことを検出し、この時点で当該走査側配線のフォーミン
グ処理を終了する。

【００７７】ステップＳ５でフォーミングの終了が検出
されない場合はステップＳ４へ戻り、フォーミング完了
の検出処理を続ける。尚、この間、上述のフォーミング
電源１０４は稼働状態であり、上述の条件で三角波形の
フォーミング電圧が印加される。

【００７８】一方、ステップＳ５でフォーミングの処理
が検出されると処理はステップＳ６へ進む。ステップＳ
６では、制御部１０５の指示によりフォーミング電源１
０４がオフし、フォーミング電圧の印加を打ち切る。そ
して、ステップＳ７でカウンタｎをインクリメントす
る。ステップＳ８では、全走査側配線数であるＮとカウ
ンタの値ｎとを比較し、カウンタの値ｎがＮを越えてい
れば全走査側配線についてフォーミング処理が終了した
として本処理を終了する。また、ｎがＮ未満であれば、
まだ未処理の走査側配線があるので、ステップＳ２へ戻
り上述の処理を繰り返す。

【００７９】尚、上記のフォーミング処理は走査側配線
の片側にダミー薄膜を形成した場合で説明したが、走査
側配線の両側にダミー薄膜を配しても同様に実施できる
ことはいうまでもない。また、複数のダミー薄膜を配し
た場合は、それらダミー薄膜の１部（１つのみも含む）
もしくは全てがフォーミング終了したことを検出するよ
うにする。

【００８０】また、上記フォーミング処理手順では、走
査側配線１本１本についてフォーミングを完成させてい
るがこれに限らない。例えば、所定のタイミングでフォ
ーミング電源１０４と接続される走査側配線を順次切り
替え、各走査側配線のフォーミングが完了するまで処理
を繰り返すようにしてもよい。

【００８１】［実施形態１］次に、上記実施態様に基づ
く具体的な実施形態について説明する。

【００８２】まず、図７を参照しつつ、第１の実施形態
を説明する。図７は実施形態１のマルチ冷陰極電子源を
構成するための電子放出部形成用薄膜の形成状態を表わ
す図である。図中、編み掛け部分が表面伝導型電子放出
素子を形成する薄膜が配される部分である。１０１’は
有効表示部分の表面伝導型電子放出素子を形成する部分
の電子放出部形成用薄膜である。１０２’は有効表示部
分の表面伝導型電子放出素子の印加電圧を均一化する為
に設けられた非発光領域の電子放出部形成用薄膜であ
る。また、１０３は蛍光体部である。

【００８３】本実施形態１では、走査側配線上の素子群
の左右両側に各１素子ずつ、印加電圧均一化用の表面伝
導型電子放出素子を形成する構成とした。図７に示した
ように、印加電圧均一化用素子の素子調Ｌ１を、有効表
示部分の素子の素子調Ｌ１よりも長くする事により、印
加電圧均一用素子のフォーミング前の抵抗値を大きくす
るようにしたものである。

【００８４】本実施形態１で使用した画像パネルでは、
フォトリソ工程用のマスク設計時の仕様として、発光に
寄与する素子のフォーミング前抵抗値として５００Ω、
工程を考慮したばらつきを約１割と見積もり、発光に寄
与しない素子のフォーミング前抵抗値を６５０Ωとした
（ΔＲをΔｒの３倍とした）。実際に作成されたパネル
では、有効表示部分の素子のフォーミング前抵抗値の平
均値ｒは約５２０Ω、抵抗値のばらつきΔｒは約５０
Ω、発光に寄与しない素子（ダミー薄膜）のフォーミン
グ前抵抗値Ｒは６７０Ωであった。

【００８５】このパネルのフォーミング状況は、有効表
示部分の素子のフォーミング電圧（フォーミングが終了
する、即ち高抵抗になる直前の電圧）が各素子の平均値
で約１７．５Ｖ、印加電圧均一化用素子のフォーミング
電圧が約１８．２Ｖであった。フォーミング時間では、
前者が２分５５秒、後者が３分０２秒であり、その差は
わずか７秒であるが、通常フォーミングはパルス上の電
圧で実施され、フォーミングの条件は、上述のように１
秒あたり１００回のパルスが印加され、また、１秒あた
り０．１Ｖの割合で電圧を上昇させている。従って、７
秒の差であってもパルスの数で見た差は７００回と大き
い事がわかる。

【００８６】本実施形態の画像パネルの輝度分布を測定
した結果、輝度の標準偏差σは約０．２８であった。従
来のパネルの輝度分布の標準偏差は約０．４〜０．６で
ある事から輝度分布の改善が実現されていることがわか
る。

【００８７】［実施形態２］次に、第２の実施形態を説
明する。本実施形態２では、印加電圧均一化用素子を複
数個（各走査線毎に両側５素子）配設し、各素子の抵抗
値に勾配をもたせた例を説明する。

【００８８】本実施形態２で使用した画像パネルは、有
効表示部分の素子については実施形態１と同一の設計使
用とし、フォトリソ工程用のマスク設計時の仕様とし
て、フォーミング前抵抗値として５００Ω、工程を考慮
したばらつきを約１割とした。印加電圧均一用素子につ
いて、ΔＲをΔｒの２倍としてフォーミング前抵抗値
は、Ｒ１＝６００Ω、Ｒ２＝７００Ω、Ｒ３＝８００
Ω、Ｒ４＝９００Ω、Ｒ５＝１ｋΩとした。

【００８９】実際に作成されたパネルでは、有効表示部
分の素子のフォーミング前抵抗値の平均値ｒは約５２０
Ω、抵抗値のばらつきΔｒは約５０Ω、印加電圧均一化
用素子のフォーミング前抵抗値Ｒは、それぞれ６２０
Ω、６９０Ω、８１０Ω、８８０Ω、１．１ｋΩであっ
た。フォーミング条件は実施形態１と同一である。

【００９０】このときのフォーミング電圧およびフォー
ミング時間は、有効表示部分の素子で１７．４Ｖ、印加
電圧均一化用素子は電圧においてはＲ１で１７．８Ｖ、
Ｒ２で１８．１Ｖ、Ｒ３で１８．８Ｖ、Ｒ４で１９．２
Ｖ、Ｒ５で１９．８Ｖであった。また、フォーミング時
間ではそれぞれ、１７８秒、１８１秒、１８８秒、１９
２秒、１９８秒であった。

【００９１】本実施形態２の画像パネルの輝度分布を測
定した結果、輝度の標準偏差σは約０．１９であった。
実施形態１よりもさらに、輝度分布の改善がなされてい
ることがわかる。

【００９２】以上説明したように、本実施形態によれ
ば、有効表示部分の冷陰極電子源において、「活性
化」時間をも含めたフォーミングに要する全時間のばら
つきを小さくする事、単純マトリクス構成での、印加
電圧端より見た印加電圧のばらつきを小さくする事、が
可能となるこのため、フォーミング条件のばらつきが改
善される。このため、フォーミング処理により形成され
た電子放出部の電子放出特性のばらつきが低減され、さ
らには画像表示装置の輝度の分布を改善する事が可能と
なる。

【００９３】尚、上述した各実施形態に適用された画像
表示パネルには各種の応用が可能であるが、以下にその
代表的な例を説明する。

【００９４】図１４は、前記説明のディスプレイパネル
に、たとえばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した表示装置の一例を示すための図である。図中１１
００はディスプレイパネル、１１０１はディスプレイパ
ネルの駆動回路、１１０２はディスプレイコントロー
ラ、１１０３はマルチプレクサ、１１０４はデコーダ、
１１０５は入出力インターフェース回路、１１０６はＣ
ＰＵ、１１０７は画像生成回路、１１０８および１１０
９および１１１０は画像メモリインターフェース回路、
１１１１は画像入力インターフェース回路、１１１２お
よび１１１３はＴＶ信号受信回路、１１１４は入力部で
ある（なお、本図においては、テレビジョンをはじめと
する各入力信号の音声成分に関する処理回路やスピーカ
などは省略している）。

【００９５】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【００９６】まず、ＴＶ信号受信回路１１１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これよりさらに多数の走査
線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめと
するいわゆる高品位ＴＶ）は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かすのに好適
な信号源である。ＴＶ信号受信回路１１１３で受信され
たＴＶ信号は、デコーダ１１１４に出力される。

【００９７】また、ＴＶ信号受信回路１１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路１１１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ１１０４に出
力される。

【００９８】また、画像入力インターフェース回路１１
１１は、たとえばＴＶカメラや画像読み取りスキャナな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ１１０４
に出力される。

【００９９】また、画像メモリインターフェース回路１
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１１０４に出力される。

【０１００】また、画像メモリインターフェース回路１
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ１１０４に出力される。

【０１０１】また、画像メモリインターフェース回路１
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ１１
０４に出力される。

【０１０２】また、入出力インターフェース回路１１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ１１０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。

【０１０３】また、画像生成回路１１０７は、前記入出
力インターフェース回路１１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
１１０６より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリや、画像処理を行うためのプロセッサなどを
はじめとして画像の生成に必要な回路が組み込まれてい
る。

【０１０４】本回路により生成された表示用画像データ
は、デコーダ１１０４に出力されるが、場合によっては
前記入出力インターフェース回路１１０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１０５】また、ＣＰＵ１１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１０６】たとえば、マルチプレクサ１１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ１１０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０１０７】また、前記画像生成回路１１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１０８】なお、ＣＰＵ１１０６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１０９】あるいは、前述したように入出力インター
フェース回路１１０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。

【０１１０】また、入力部１１１４は、前記ＣＰＵ１１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダ、音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１１１】また、デコーダ１１０４は、前記１１０７
ないし１１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、図中中に点線で示すように、デ
コーダ１１０４は内部に画像メモリを備えるのが望まし
い。これは、たとえばＭＵＳＥ方式をはじめとして、逆
変換するに際して画像メモリを必要とするようなテレビ
信号を扱うためである。また、画像メモリを備える事に
より、静止画の表示が容易になる、あるいは前記画像生
成回路１１０７およびＣＰＵ１１０６と協同して画像の
間引き、補間，拡大，合成をはじめとする画像処理や編
集が容易に行えるようになるという利点が生まれるから
である。

【０１１２】また、マルチプレクサ１１０３は、前記Ｃ
ＰＵ１１０６より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ１１０３はデコーダ１１０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路１１０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択する事により、いわゆ
る多画面のテレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１１３】また、ディスプレイパネルコントローラ１
１０２は、前記ＣＰＵ１１０６より入力される制御信号
にもとづき駆動回路１１０１の動作を制御するための回
路である。

【０１１４】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動よう電源（図示せず）の動作シーケンスを制御するた
めの信号を駆動回路１１０１に対して出力する。

【０１１５】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路１１０１に対して出力す
る。

【０１１６】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１１０１に対して出力する場
合もある。

【０１１７】また、駆動回路１１０１は、ディスプレイ
パネル１１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ１１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１１
０２より入力される制御信号にもとづいて動作するもの
である。

【０１１８】以上、各部の機能を説明したが、図１４に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
１００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ１１
０４において逆変換された後、マルチプレクサ１１０３
において適宜選択され、駆動回路１１０１に入力され
る。一方、ディスプレイコントローラ１１０２は、表示
する画像信号に応じて駆動回路１１０１の動作を制御す
るための制御信号を発生する。駆動回路１１０１は、上
記画像信号と制御信号にもとづいてディスプレイパネル
１１００に駆動信号を印加する。これにより、ディスプ
レイパネル１１００において画像が表示される。これら
の一連の動作は、ＣＰＵ１１０６により統括的に制御さ
れる。

【０１１９】また、本表示装置においては、前記デコー
ダ１１０４に内蔵する画像メモリや、画像生成回路１１
０７およびＣＰＵ１１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大，縮
小，回転，移動，エッジ強調，間引き，補間，色変換，
画像の縦横比変換などをはじめとする画像処理や、合
成，消去，接続，入れ換え，はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施形態の
説明では特に触れなかったが、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行なうため
の専用回路を設けても良い。

【０１２０】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，画像の編集機
器，コンピュータの端末機器，ワードプロセッサをはじ
めとする事務用端末機器，ゲーム機などの機能を一台で
兼ね備えることが可能で、産業用あるいは民生用として
極めて応用範囲が広い。しかも、ディスプレイパネルの
薄形化が容易なため、装置の奥行きを小さくすることが
できる。それに加えて、大画面化が容易で輝度が高く視
野角特性にも優れるため、臨場感あふれる画像を視認性
良く表示することが可能である。

【０１２１】

【発明の効果】以上説明したように本発明によれば、フ
ォーミング時における各素子のフォーミング条件のばら
つきを低減することが可能となり、ひいては画像表示装
置を構築した際の輝度のばらつきを抑えることが可能と
なる。

【０１２２】

【図面の簡単な説明】

【図１】本発明の一実施態様である冷陰極電子源のフォ
ーミング前の構成例を表わすブロック図である。

【図２】図１のマルチ冷陰極電子源を拡大して示した図
である。

【図３】本発明の一実施態様である冷陰極電子源のフォ
ーミング前の他の構成例を表わすブロック図である。

【図４】本実施態様におけるフォーミング処理装置の概
略の構成を表わすブロック図である。

【図５】フォーミング電源１０４が出力する電圧波形を
表わす図である。

【図６】本実施態様のフォーミング処理の動作手順を表
わすフローチャートである。

【図７】実施形態１のマルチ冷陰極電子源を構成するた
めの電子放出部形成用薄膜の形成状態を表わす図であ
る。

【図８】本実施形態に用いられる模範的な電子放出素子
の構成を示す図面である。

【図９】電子放出部を有する電子放出素子の形成方法の
一例を表わす図である。

【図１０】電子放出素子の電子放出特性を測定するため
の測定評価装置の概略構成図である。

【図１１】図８の電子放出素子の放出電流Ｉｅ及び素子
電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を示す図で
ある。

【図１２】表面伝導型電子放出素子を用いた画像表示パ
ネルの構成例を示す図である。

【図１３】蛍光体マークの形成例を説明する図である。

【図１４】テレビジョン放送をはじめとする種々の画像
情報源より提供される画像情報を表示できるように構成
した表示装置の一例を示す図である。

【図１５】表面伝導型電子放出素子の典型的な素子構成
例を表わす図である。

【符号の説明】

１絶縁性基板２電子放出部形成用薄膜３電子放出部４電子放出部を含む薄膜５，６素子電極１０１発光部の冷陰極電子源１０１’ 非発光部の冷陰極電子源１０２’ 非発光部の電子放出部形成用薄膜（ダミー薄
膜）１０４フォーミング電源１０５制御部１０６電流計１０７走査切替部

Claims

【特許請求の範囲】

【請求項１】複数の第１配線と複数の第２配線の夫々
の１つずつに接続されて形成された薄膜に電子放出部を
形成するフォーミング方法であって、複数の第１薄膜と該複数の第１薄膜のいずれよりも高い
抵抗値を有する１つ又は複数の第２薄膜とを含む薄膜群
を形成する形成工程と、前記複数の第１配線及び複数の第２配線を介して前記薄
膜群に通電処理を行う通電工程と、少なくとも前記薄膜群に含まれる第２薄膜の１つに電子
放出部が形成されるまで当該薄膜群への通電処理を継続
させるよう制御する制御工程とを備えることを特徴とす
るフォーミング方法。
【請求項２】複数の行方向配線と該複数の行方向配線
にほぼ直交して配される複数の列方向配線に接続して形
成された複数の薄膜に電子放出部を形成するフォーミン
グ方法であって、前記複数の行方向配線の夫々において、その表示領域に
接続された複数の第１薄膜と、前記第１薄膜のいずれよ
りも高い抵抗値を有し前記表示領域外に接続された１つ
又は複数の第２薄膜とを含む薄膜群を形成する形成工程
と、前記複数の行方向配線及び列方向配線を介して前記薄膜
群毎に通電処理を行う通電工程と、少なくとも前記薄膜群に含まれる第２薄膜の１つに電子
放出部が形成されるまで当該薄膜群への前記通電処理を
実行する制御工程とを備えることを特徴とするフォーミ
ング方法。
【請求項３】前記形成工程において、前記第２薄膜が
形成される表示領域外の領域が、前記複数の行方向配線
の夫々における両端の領域の少なくともいずれかである
ことを特徴とする請求項２に記載のフォーミング方法。
【請求項４】前記通電工程は、前記複数の行方向配線
の１つを選択し、選択された行方向配線と前記複数の列
方向配線に通電処理用の電気信号を印加していき、前記制御工程は、前記選択された行方向配線に接続され
ている薄膜群に含まれる第２薄膜の少なくとも１つに電
子放出部が生成されるまで当該薄膜群への前記通電工程
による処理を実行することを特徴とする請求項２に記載
のフォーミング方法。
【請求項５】前記通電工程は、前記複数の行方向配線
より選択された１つの行方向配線と前記複数の列方向配
線に通電処理用の電気信号を印加するとともに、所定の
タイミングで行方向配線の選択を順次切り替え、前記制御工程は、前記選択された行方向配線に接続され
ている薄膜群に含まれる第２薄膜の少なくとも１つに電
子放出部が形成されるまで当該薄膜群への前記通電工程
による処理を実行することを特徴とする請求項２に記載
のフォーミング方法。
【請求項６】前記形成工程における前記第２薄膜の形
成は、該第２薄膜が接続される行方向配線及び列方向配
線の間隔を広くすることで実現することを特徴とする請
求項２に記載のフォーミング方法。
【請求項７】前記形成工程における前記第２薄膜の形
成は、該第２薄膜の断面積を前記第１薄膜のそれよりも
小さくすることで実現することを特徴とする請求項２に
記載のフォーミング方法。
【請求項８】複数の行方向配線と、前記複数の行方向配線にほぼ直交して配される複数の列
方向配線と、前記複数の行方向配線及び列方向配線に接続し、該複数
の行方向配線の画像表示領域内に形成された複数の第１
冷陰極電子源と、前記複数の行方向配線及び列方向配線に接続し、該複数
の行方向配線の前記画像表示領域外において各行方向配
線毎に形成された１つ又は複数の第２冷陰極電子源とを
備え、前記第２冷陰極電子源の電子放出部形成前の薄膜の抵抗
値が前記第１冷陰極電子源の電子放出部形成前の薄膜の
抵抗値よりも大きくなるように形成されていることを特
徴とするマルチ冷陰極電子源。
【請求項９】前記第２冷陰極電子源が接続される行方
向配線と列方向配線の間隔が、前記第１冷陰極電子源が
接続される行方向配線と列方向配線の間隔よりも広いこ
とを特徴とする請求項８に記載のマルチ冷陰極電子源。
【請求項１０】前記第２冷陰極電子源を形成する薄膜
の断面積が前記第１冷陰極電子源を形成する薄膜の断面
積よりも小さいことを特徴とする請求項８に記載のマル
チ冷陰極電子源。
【請求項１１】請求項８乃至１０のいずれかに記載の
マルチ冷陰極電子源と、前記マルチ冷陰極電子源の各々に対向する位置に電子ビ
ームの照射により可視光を発する蛍光体と、前記マルチ冷陰極電子源の有する行方向配線及び列方向
配線に画像信号に基づく信号を印加する駆動手段と、を備えることを特徴とする画像形成装置。