JPH07326287A

JPH07326287A - 電子放出部形成方法及びマルチ冷陰極電子源及び画像表示装置

Info

Publication number: JPH07326287A
Application number: JP11712394A
Authority: JP
Inventors: Hiroaki Toshima; 博彰戸島; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-05-30
Filing date: 1994-05-30
Publication date: 1995-12-12

Abstract

(57)【要約】【目的】複数の薄膜に通電処理することにより電子放出
部を形成するフォーミング処理において、フォーミング
条件のばらつきを低減し、画像表示駆動時における輝度
のばらつきを抑える。【構成】マルチ冷陰極電子源を構成する各電子放出素子
（本例では表面伝導型電子放出素子、即ちＳＣＥ素子２
０１）毎に直列に固有抵抗２０２を接続している。固有
抵抗２０２の抵抗値は、ＳＣＥ素子２０１の電子放出部
形成後の抵抗値に近いほどフォーミング時における抵抗
値のバラツキの補償範囲を大きくできるが、駆動時の電
圧の有効率が５０％に近くなる。また、電子放出部形成
前の薄膜の抵抗値に近いほど、駆動時の電圧の有効率は
１００％に近くなるが、素子の抵抗バラツキの補償範囲
が狭くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の薄膜に電子放出
部を形成する電子放出部形成方法、及び該電子放出部形
成方法により形成された電子放出部を具備するマルチ冷
陰極電子源、及び該マルチ冷陰極電子源を具備する画像
表示装置に関する。

【０００２】

【従来の技術】従来、電子源としては、熱電子源と冷陰
極電子源の２種類が知られている。冷陰極電子源には、
電界放出型（以下、ＦＥと記す）、金属／絶縁層／金属
（以下、ＭＩＭと記す）や表面伝導型電子放出素子等が
ある。

【０００３】ＦＥ型の例としては、W.P.Dyle&W.W.Dola
n,"Fieldmission",Advance in Electron Physics,8,89,
(1956) 等が知られている。

【０００４】ＭＩＭ型の例としては、C.A.Mead,"The Tu
nnel-emissionamplifier,J.Appl.Phys,32,646(1961) や
C.A.Spindt,"Physical properties of thin-film field
emission cathodes with Molybdenum cones",J.Appl.P
hys,47,5248,(1976)等が知られている。

【０００５】表面伝導型電子放出素子の例としては、M.
I.Elinson,Radio Eng.Electron Phys.,10,(1965)等があ
る。

【０００６】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流す事によ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson 等によ
るSnO2薄膜を用いたもの、Au薄膜によるもの[G.Dittme
r:"Thin Solid Films",9,317(1972)]、In203/SnO2薄膜
によるもの[M.Hartwell and C.G.Fonstad:"IEEE Trans.
ED Conf.",519,(1975)] 、カーボン薄膜によるもの［荒
木久他：真空、第２６巻、第１号、２２ページ(198
3)］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子構成を図２
０に示す。この図において９０１は、絶縁性基板であ
る。９０２は、電子放出部形成用薄膜で、スパッタリン
グで形成されたＨ型形状の金属酸化物薄膜等からなり、
後述のフォーミングと呼ばれる通電処理により電子放出
部９０３が形成される。９０４は、電子放出部を含む薄
膜と呼ぶ。

【０００８】前記フォーミング処理をした表面伝導型電
子放出素子は、上述の電子放出部を含む薄膜９０４に電
圧を印加し、素子表面に電流を流す事により、上述の電
子放出部９０３より電子を放出せしめるものである。

【０００９】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続ける事に
よって、電子放出量を増加せしめる事である。

【００１０】

【発明が解決しようとする課題】前記、フォーミングと
呼ばれる通電処理の工程においては、電子放出部用薄膜
９０２の初期抵抗が、重要なパラメータとなる。

【００１１】例えば、行方向、列方向に複数の電子放出
形成用薄膜９０２を形成し、これにたいしてフォーミン
グ処理を施す場合を考える。ここで、各行及び列を構成
する各電子放出部形成用薄膜９０２の初期の抵抗値にば
らつきが存在する。この状態で、走査側の各行に順次電
圧を印加し、走査する事によって各行毎にフォーミング
処理を実施する場合、以下のような不具合がある。

【００１２】即ち、各行単位での行中での印加電圧に分
布がない、と仮定した場合においても、行中での各電子
放出部形成用薄膜９０２の初期の抵抗値に分布があれ
ば、電子放出部形成用薄膜の抵抗値の低い部分に、より
大きな電流が流れる。この事は、マルチ冷陰極電子源を
構成している各素子において、フォーミング工程（フォ
ーミングの開始から通電終了までの）に費やされる時間
（以下、フォーミング時間と記す）が異なっている事を
示している。例えば、ある行について見た時、最初にフ
ォーミングを開始した素子においては、同じ行の最後の
素子のフォーミングが終了するまで通電が継続される事
になる。

【００１３】さらに、各行間においても、電子放出部形
成薄膜９０２の抵抗値のばらつきが存在する。この場合
も上記、各行内部での現象と同様に、ある行のフォーミ
ングが終了しても、最後まで残った行のフォーミングが
完了するまで通電は継続されてしまう。

【００１４】上述のフォーミング時間のばらつきは、各
行内を構成する電子放出部形成用薄膜９０２の初期の抵
抗値の分布を反映する。更に、このフォーミング時間の
ばらつきにより冷陰極電子源を構成する素子毎に活性化
時間が異なる事を示している。

【００１５】これらの事実は、フォーミング前の抵抗値
のばらつきが、フォーミング後の素子の特性に大きな影
響を与える事を示す。

【００１６】すなわち、上述の様にして作製された各表
面伝導型電子放出素子の特性は、電子放出部形成用薄膜
９０２の抵抗値に分布がある限り本質的にばらつきを有
するようになるため、ある駆動電圧における電子放出の
量にばらつきが発生する。この結果、画像表示装置に輝
度のばらつきが生じる事になる。

【００１７】本発明は上記の問題点に鑑みてなされたも
のであり、フォーミング時における各素子のフォーミン
グ条件のばらつきを低減することを可能とするフォーミ
ング方法及びマルチ冷陰極電子源及び画像表示装置を提
供することを目的とする。

【００１８】上記のようなフォーミング条件のバラツキ
は、結果としてマルチ冷陰極電子源の各行内、もしくは
行間を構成する表面伝導型電子放出素子の抵抗値のばら
つきとして反映される。即ち、冷陰極電子源を構成する
素子毎に抵抗値が異なることは、ひいては表示駆動時に
おいて電子放出量が異なることにつながる。

【００１９】一方、各素子の抵抗値のバラツキが少ない
場合においても、電子放出素子に通電する配線の抵抗値
と素子の抵抗値との差が小さい場合には、フォーミング
電源の通電部から見た配線抵抗の分布が反映される。こ
のため、みかけの配線抵抗の低い素子からフォーミング
が開始され、結果的に電子放出素子毎にフォーミング時
間が異なってくる。

【００２０】本発明は、上記の問題点に鑑みてなされた
ものであり、電子放出部形成のためのフォーミング条件
のばらつきを低減し、画像表示駆動時における輝度のば
らつきを抑えることを可能とする電子放出部形成方法、
該方法により形成されたマルチ冷陰極電子源、及び該電
子源を用いた画像表示装置を提供することを目的とす
る。

【００２１】又、本発明の他の目的は、フォーミングに
よる電子放出部形成後の活性化において、通電電流の変
動を低減し、安定した活性化を可能とする電子源放出部
形成方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】及び

【作用】上記の目的を達成するための本発明の電子放出
部形成方法は、複数の行方向配線と該複数の行方向配線
にほぼ直交して配される複数の列方向配線に接続して形
成された複数の薄膜に電子放出部を形成するフォーミン
グ方法において、所定の抵抗値を有する固有抵抗を前記
複数の薄膜の各々に直列に接続して形成する形成工程
と、前記複数の行方向配線及び列方向配線を介して前記
複数の薄膜に通電処理を行う通電工程と、を備えること
を特徴とする。

【００２３】上述の構成によれば、フォーミング電圧を
印加する外部よりみた各薄膜の抵抗値が高くなり、各薄
膜毎の抵抗値のばらつきが実効的に低減されてフォーミ
ング処理が行われる。従って、フォーミング処理条件の
ばらつきを低減することができる。また、フォーミング
条件のばらつきが低減することにより、表示駆動時にお
ける輝度のばらつきが低減される。

【００２４】尚、好ましくは、前記形成工程において形
成される固有抵抗の抵抗値が、前記複数の薄膜の電子放
出部形成前の抵抗値よりも大きく、電子放出部形成後の
抵抗値よりも小さいことを特徴とする。このように構成
することで、フォーミング時の薄膜の抵抗値のばらつき
を改善するとともに、表示駆動時における固有抵抗値の
影響を抑えることができるからである。

【００２５】また、好ましくは、前記形成工程において
形成される固有抵抗は薄膜抵抗であることを特徴とす
る。もしくは、前記形成工程において形成される固有抵
抗は厚膜抵抗であることを特徴とする。このような構成
によれば、微小領域への抵抗の作り込みが容易であり、
形成工程における各薄膜毎の固有抵抗の形成を容易に実
現できるからである。

【００２６】また、好ましくは、前記複数の薄膜の電子
放出部形成後の抵抗値が電子放出部形成前の抵抗値の７
０倍以下であることを特徴とする。電子放出部形成時の
薄膜の抵抗値をこの範囲に形成することで、良好な電子
放出特性を得ることができるからである。

【００２７】また、上記の目的を達成する本発明の他の
電子放出部形成方法は、複数の行方向配線と該複数の行
方向配線にほぼ直交して配される複数の列方向配線に接
続して形成された複数の薄膜に電子放出部を形成するフ
ォーミング方法において、前記複数の列方向配線の各々
の所定の抵抗値を有する固有抵抗を接続する接続工程
と、前記複数の行方向配線の１つを順次選択し、選択さ
れた行方向配線に接続された薄膜群に対して前記複数の
列方向配線を介して通電処理を行う通電工程と、を備え
る。

【００２８】上記電子放出部形成方法によれば、各行方
向配線に接続された薄膜群毎にフォーミングが実行され
るので、該薄膜群の１つ１つの薄膜にたいして各列方向
配線に接続された固有抵抗が等価的に直列に接続された
状態となる。このため、フォーミング電圧の印加側より
みた各薄膜の抵抗値のばらつきが実効的に低減され、フ
ォーミング条件のばらつきが減少する。

【００２９】尚、好ましくは、前記接続工程において接
続される固有抵抗が、表面実装用のチップ部品抵抗であ
る。抵抗形成のためのパターン処理が不要となり、製造
工程が簡素化されるからである。

【００３０】また、好ましくは、前記接続工程は、前記
列方向配線の配線パターンの外部に、該配線パターンよ
り切り離し可能に前記固有抵抗を接続する。フォーミン
グ処理を終了後に固有抵抗を取り外すことができ、表示
駆動時における固有抵抗の影響をなくすことができるか
らである。

【００３１】また、上記の目的を達成する本発明の他の
電子放出部形成方法によれば、複数の行方向配線と該複
数の行方向配線にほぼ直交して配される複数の列方向配
線に接続して形成された複数の薄膜に電子放出部を形成
するフォーミング方法において、前記複数の行方向配線
の各々に固有抵抗を接続する接続工程と、前記固有抵抗
の抵抗値は、各行方向配線が薄膜を介して前記複数の列
方向配線に接続している位置と、該複数の列方向配線の
フォーミング電圧印加端までの配線距離に基づいて、そ
の配線距離による抵抗値の変化が相殺されるように各行
配線毎に設定され、前記複数の行方向配線の１つを順次
選択し、選択された行方向配線に接続された薄膜群に対
して前記複数の列方向配線を介して通電処理を行う通電
工程とを備えることを特徴とする。

【００３２】上記電子放出部形成方法によれば、順次選
択された行方向配線上の薄膜群にたいしてフォーミング
処理を行うに際して、各薄膜群毎にフォーミング電圧の
印加端よりの列方向配線長が異なることに起因する配線
抵抗の変化が低減される。従って、薄膜群毎のフォーミ
ング処理において、列方向配線の配線長の相違に起因す
るフォーミング条件のばらつきが低減される。

【００３３】また、本発明によれば、上記電子放出部形
成方法を用いて電子放出部が形成されたマルチ冷陰極電
子源が提供される。

【００３４】また、本発明によれば、上記電子放出部形
成方法を用いて電子放出部が形成されたマルチ冷陰極電
子源を具備する画像表示装置が提供される。

【００３５】又、上記の目的を達成する本発明の電子放
出部形成方法によれば、複数の行方向配線と、該複数の
行方向配線にほぼ直行して配される複数の列方向配線に
接続された複数の薄膜にフォーミングを行って形成され
た複数の電子放出部に、電子放出特性を改善するための
通電を行う活性化方法において、前記通電が、前記複数
の電子放出部の各々に直列に接続された所定の抵抗値を
有する固有抵抗を介して行われる。

【００３６】フォーミング直後の電子放出部は構造的に
安定化されいないため、活性化中に電流が急激に変動す
る場合がある。上記構成によれば、固有抵抗を直列接続
することにより電流変動が抑制され、活性化が安定して
行われる。その結果、複数の電子放出部の活性化後の特
性のばらつきを大幅に低減することが可能となる。

【実施例】本発明者等は、表面伝導型放出素子のなかで
は、電子放出部もしくはその周辺部を微粒子膜から形成
したものが電子放出特性上、あるいは大面積にわたって
多数個を製造する上で好ましいことを見出している。

【００３７】そこで、以下に述べる本発明の実施例にお
いては、微粒子膜を用いて形成した表面伝導型放出素子
をマルチビーム源として用いた画像表示装置を、本発明
の好ましい例として説明する。

【００３８】本発明は、冷陰極電子源の中でも、とりわ
け多数個の素子を容易に形成できる表面伝導型電子放出
素子を用いた単純マトリックス方式の冷陰極マルチ電子
源において、優れた効果をもたらすものである。

【００３９】従って、まず、本実施例で用いる表面伝導
型電子放出素子、及びこれを用いた画像表示パネルにつ
いて説明する。

【００４０】表面伝導型電子放出素子の代表的な構成、
製造方法及び特性については、例えば特開平２−５６８
２２に開示されている。以下、本出願人による本発明に
かかわる表面伝導型電子放出素子の基本的な構成と製造
方法及び特性について概説する。

【００４１】［基本的な構成］図１３は、本実施例に用
いられる模範的な電子放出素子の構成を示す図面であ
る。図において、１は絶縁性基板、５と６は素子電極、
４は電子放出部を含む薄膜、３は電子放出部である。

【００４２】電子放出部を含む薄膜４のうち電子放出部
３としては、粒径が数ｎｍの電気伝導性粒子からなり、
電子放出部３以外の電子放出部を含む薄膜４は、微粒子
膜よりなる。なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造としては、微
粒子が個々に分散した状態のみならず、微粒子が互いに
隣接或は重なりあった状態（島状をも含む）の膜をもさ
すものである。

【００４３】電子放出部を含む薄膜４の具体例として
は、Rd,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属、PdO,SnO2,In2O3,PbO,Sb2O3等の酸化物、HfB2,ZrB2,
LaB6,CeB6,YB4,GdB4等のホウ化物、TiC,ZrC,HfC,TaC,Si
C,WC等の炭化物、TiN,ZrN,HfN等の窒化物、Si,Ge 等の
半導体、さらにはカーボン、AgMg,NiCu,PbSn等が挙げら
れる。

【００４４】［製造方法の概要］上述した薄膜の形成方
法としては、真空蒸着法、スパッタリング法、化学的気
相成長法、分散塗布法、ディッピング法、スピナー法等
が挙げられる。

【００４５】電子放出部３を有する電子放出素子の形成
方法としては様々な方法が考えられるが、その一例を図
１４に示す。図１４において、２は電子放出部形成用薄
膜であり、例えば微粒子膜があげられる。尚、電子放出
部形成用薄膜２とは電子放出部３が形成される前の薄膜
を指す。

【００４６】次に、図１４を参照しつつ、本実施例の表
面伝導型電子放出素子の形成方法を説明する。

【００４７】（１）絶縁性基板１を洗剤、純水及び有機
溶剤により十分に洗浄後、真空蒸着技術、フォトリング
ラフィー技術により、該絶縁性基板１の面上に素子電極
５、６を形成する（図１４（ａ））。素子電極の材料と
しては伝導性を有するものであればどのようなものであ
っても構わないが、例えばニッケル金属が挙げられ、本
例では、素子電極間隔Ｌ１は２μｍ、素子電極長さＷ１
は３００μｍ、素子電極５、６の膜厚ｄは１００ｎｍで
ある。

【００４８】（２）絶縁性基板１上に設けられた素子電
極５と６との間に、素子電極５と６を形成してある絶縁
性基板１上に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なお、有機金属溶液と
は、前記Rd,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を過熱焼成処理してリフトオフ、エッ
チング等によりパターニングし、電子放出部形成用薄膜
２を形成する（図１４（ｂ））。

【００４９】（３）続いて、フォーミングと呼ばれる通
電処理を行う。この処理によれば、素子電極５、６間に
電圧を印加することにより、電子放出部形成用薄膜２
に、構造の変化した電子放出部３が形成される（図１４
（ｃ））。即ち、この通電処理によって電子放出部形成
用薄膜２を局所的に破壊、変形もしくは変質せしめるこ
とで得られる構造の変化した部位を電子放出部３と呼
ぶ。先に説明した様に電子放出部３は金属微粒子で構成
されている場合があることを本出願人らは観察してい
る。

【００５０】（４）続いて活性化と呼ばれる通電処理を
行う。この処理により、素子電極５，６間に電圧を印加
することにより、フォーミングで形成された電子放出部
に電流を流して構造を改善し、電子放出特性を向上させ
ることができる。

【００５１】［素子の基本的特性］上述のような製造方
法によって作成され、上述のような素子構成を有する電
子放出素子の基本特性について図１５と図１６を用いて
説明する。

【００５２】図１５は、図１３で示した構成を有する電
子放出素子の電子放出特性を測定するための測定評価装
置の概略構成図である。図１５において、１は絶縁性基
板、５、６は素子電極、４は電子放出部を含む薄膜、３
は電子放出部を示す。また、３１は素子に素子電圧Ｖf
を印加するための電源、３０は素子電極５、６間の電子
放出部を含む薄膜４を流れる素子電流Ｉf を測定する為
の電流計、３４は素子の電子放出部より放出される放出
電流Ｉe を捕捉する為のアノード電極、３３はアノード
電極３４に電圧を印加する為の高圧電源、３２は素子の
電子放出部３より放出される放出電流Ｉe を測定する為
の電流計である。

【００５３】電子放出素子の上記素子電流Ｉf 、放出電
流Ｉe の測定にあたっては、素子電極５、６に電源３１
と電流計３０とを接続し、該電子放出素子の上方に電源
３３と電流計３２とを接続したアノード電極３４を配置
している。また、本電子放出素子及びアノード電極３４
は真空装置内に設置され、その真空装置には排気ポンプ
及び真空計等の真空装置に必要な機器が具備されてお
り、所望の真空下にて本素子の測定評価を行なえるよう
になっている。なお、アノード電極の電圧は１〜１０ｋ
Ｖ、アノード電極と電子放出素子との距離Ｈは３〜８ｍ
ｍの範囲で測定した。

【００５４】図１５に示した測定評価装置により測定さ
れた放出電流Ｉe 及び素子電流Ｉfと素子電圧Ｖf の関
係の典型的な例を図１６に示す。なお、図１６は任意単
位で示されており、放出電流Ｉe は素子電流Ｉf のおよ
そ１０００分の１程度である。図からも明らかなよう
に、本電子放出素子は放出電流Ｉe に対して３つの特性
を有する。

【００５５】第１に、本素子はある電圧（閾値電圧と呼
ぶ、図１６中のＶth）以上の素子電圧を印加すると、急
激に放出電流Ｉe が増加し、一方、閾値電圧以下では放
出電流Ｉe がほとんど検出されない。即ち、放出電流Ｉ
e に対する明確な閾値電圧Ｖthを持った非線形素子であ
る。

【００５６】第２に、放出電流Ｉe が素子電圧Ｖf に依
存する為、放出電流Ｉe は素子電圧Ｖf で制御できる。

【００５７】第３に、アノード電極３４に捕捉される電
荷量は、素子電圧Ｖf を印加する時間により制御でき
る。

【００５８】以上のような特性を有する為、上述の電子
放出素子は、多方面への応用が期待される。また、素子
電流Ｉf は素子電圧Ｖf に対して単調増加する（ＭＩ）
特性の例を図１６に示したが、この他にも、素子電流Ｉ
f が素子電圧Ｖf に対して電圧制御型負性抵抗（VCNR）
特性を示す場合もある。この場合も電子放出素子は上述
した３つの特性を有する。なお、予め導電性微粒子を分
散して構成した表面伝導型電子放出素子においては、上
述の基本的な素子構成における基本的な製造方法の一部
を変更しても構成できる。

【００５９】［画像表示パネル］次に、上述の表面伝導
型電子放出素子を用いた画像表示パネルの構成例につい
て図１７を参照して説明する。

【００６０】本発明が適用されるからカラー画像表示装
置の代表的な構成としては、まず、上述の特開平２−５
６８２２のような製造方法により作成される電子放出素
子を複数個、基板１０１上に形成する。該基板１０１を
リアプレート１０２上に固定した後、基板１０１の５ｍ
ｍ上方にフェースプレート１１０（ガラス基板１０７の
内面に蛍光体膜１０８とメタルバック１０９が形成され
て構成される）を支持枠１０３を介して配置する。フェ
ースプレート１１０、支持枠１０３、リアプレート１０
２の接合部にフリットガラスを塗布し、大気中もしくは
窒素雰囲気中にて４００℃ないし５００℃で１０分間以
上焼成することで封着した。また、リアプレート１０２
への基板１０１の固定もフリットガラスにて行なった。

【００６１】また、図１７において、１０４は電子放出
部、１０５、１０６は夫々Ｘ方向及びＹ方向の素子電極
である。なお、ここではフェースプレート１１０、支持
枠１０３、リアプレート１０２で外囲器１１１を構成し
ているが、リアプレート１０２は主に基板１０１の強度
を補強する目的で設けられる為、基板１０１自体で十分
な強度を有する場合には、別体のリアプレート１０２は
不要である。この場合、基板１０１に直接、支持枠１０
３を封着し、フェースプレート１１０、支持枠１０３、
基板１０１にて外囲器１１１を構成する。また、蛍光体
膜１０８の内面側には、通常、メタルバック１０９が設
けられる。メタルバックの目的は、蛍光体の発光のうち
内面側への光をフェースプレート１１０側へ鏡面反射す
ることにより輝度を向上すること、電子ビーム加速電圧
を印加する為の電極として作用すること、外囲器内で発
生した負イオンの衝突によるダメージから蛍光体を保護
すること等である。

【００６２】メタルバックは、蛍光体膜作成後、蛍光体
膜の内面の平滑処理（通常フィルミングと呼ばれる）を
行ない、その後Ａｌを真空蒸着することで作成する。フ
ェースプレート１１０には、さらに蛍光体膜１０８の伝
導性を高める為、蛍光体膜１０８の外面側に透明電極
（図示せず）が設けられる場合もある。前述の封着を行
なう際、カラー画像表示装置の場合には、各色に対応す
る蛍光体と電子放出素子との位置合わせを十分に行なう
必要がある。このようにして作成されるガラス容器内の
雰囲気を排気管（図示せず）を通じて真空ポンプにて排
気し、十分な真空度に達した後、容器外端子Ｄx₁〜Ｄx_m
とＤy₁〜Ｄy_n を通じ素子電極１０５、１０６間に電圧
を印加し、前述のフォーミング処理を実施し、電子放出
部１０４を形成して電子放出素子を作成する。

【００６３】最後に、ガラス容器内が１０^-6トール程度
の真空度にて排気管を熱して溶着し、外囲器の封止を行
ない完成する。さらに、封止後に容器内の真空度を維持
する為に、ゲッター処理なる工程を実施する。これは、
封止を行なう直前あるいは封止後に、抵抗加熱あるいは
高周波加熱により、画像表示装置の所定の位置（図示せ
ず）に配設されたゲッターを加熱して蒸着膜を形成する
処理である。ゲッターとしては、通常、Ｂa 等が主成分
であり、該蒸着膜の吸着作用により真空度を維持するも
のである。

【００６４】以上のような製造方法により構成される画
像表示装置において、各電子放出素子には容器外端子Ｄ
x₁〜Ｄx_mないしＤy₁〜Ｄy_n を通じて電圧を印加するこ
とにより電子放出させる。また高圧端子Ｈv を通じてメ
タルバック１０９または透明電極に数ｋＶ以上の高圧を
印加することにより電子ビームを加速し、蛍光体膜１０
８に衝突させて蛍光体を励起・発光させることにより画
像が形成される。もちろん、これらの構成は画像表示装
置を作成する上で必要な構成の概略であり、各部材の材
料等は上述の内容に限るものではない。

【００６５】蛍光体膜１０８は、モノクローム表示の場
合には蛍光体のみからなる。一方、カラー表示の場合
は、図１８に示すように、蛍光体の配列によりブラック
ストライプ（図１８の（Ａ））あるいはブラックマトリ
クス（図１８の（Ｂ））と呼ばれる黒色電気伝導材料１
２と蛍光体１３とで構成される。黒色電気伝導材１２が
設けられる目的は、カラー表示の場合に必要となる三原
色蛍光体の、各蛍光体１３の塗りわけ部分を黒くするこ
とで混色等を目立たなくすること、蛍光体膜１０８にお
ける外光反射によるコントラストの低下を抑制すること
でにある。該黒色電気伝導材料１２としては、通常、黒
鉛を主成分とするものが多いが、電気伝導性があり、光
の透過および反射が少ない材料であれば、これに限られ
るものではない。

【００６６】また、ガラス基板１０７に蛍光体を塗布す
る方法としては、モノクロームの場合には沈殿法、印刷
法等がある。カラーでは、スラリー法等がある。もちろ
ん、カラーにて印刷法を用いることも可能である。

【００６７】以下に、本発明の好適な実施例を上述の表
面伝導型電子放出素子に適用して説明する。

【００６８】［実施例１］図１は、本発明の一実施例で
あるマルチ冷陰極電子源の構成を表わす図である。本実
施例１では、マルチ冷陰極電子源を構成する各電子放出
素子（本例では表面伝導型電子放出素子（以後、ＳＣＥ
素子２０１と称する））毎に直列に固有抵抗２０２を接
続している。

【００６９】又、図２は本実施例１における動作原理を
説明する図である。以下、図２を参照しつつ本実施例１
の動作原理を説明する。

【００７０】図２においては、マルチ冷陰極電子源の各
画素を構成する電子源（即ち、ＳＣＥ素子２０１）と該
電子源と直列に接続された固有抵抗が示されている。以
下、電子源としてこの表面伝導型電子放出素子を用いた
場合を例に挙げて説明することにする。

【００７１】図２において、固有抵抗２０２の抵抗値を
Ｒ［Ω］、ＳＣＥ素子２０１のフォーミング処理前の状
態である電子放出部形成用薄膜の抵抗値をｒ±Δｒ
［Ω］、フォーミング後のＳＣＥ素子２０１の抵抗値を
ｎ・（ｒ±Δｒ）［Ω］（ｎは任意の実数で、フォーミ
ング前後の抵抗値の比を示す）とする。ここで、固有抵
抗Ｒの値をｍ・（ｒ±Δｒ）（ｍは任意の実数、Δｒは
電子放出部形成用薄膜の抵抗値のバラツキ）とすると、
フォーミング前の各素子にかかる電圧は、ＶＲ＝（ｍ／（ｍ＋１））ＶＶｒ＝（１／（ｍ＋１））Ｖフォーミング後の各素子にかかる電圧は、ＶＲ’＝（ｍ／（ｍ＋ｎ））ＶＶｒ’＝（ｎ／（ｍ＋ｎ））Ｖとなる。ここで、Ｖは各素子に外部から印加される電圧
である。

【００７２】以上より、ｎ＞ｍであれば、フォーミング
後の素子に印加される電圧は、外部印加電圧の５０％以
上である事は明らかである。また、フォーミング中に表
面伝導型電子放出素子にかかる電圧のバラツキが、外部
印加電圧の影響を小さくするようにする（即ち、外部か
らみた時の各素子の抵抗値Ｒ＋ｒ±ΔｒのΔｒを見掛け
上小さくする）為には、固有抵抗の抵抗値を最低でもフ
ォーミング前の素子自体の抵抗値にする必要がある。好
ましくは２倍以上必要である。

【００７３】以上より、フォーミング時における外部印
加電圧の影響を少なくし、かつフォーミング後の素子に
印加される電圧（即ち、活性化もしくは駆動時の電圧）
の有効電圧を５０％以上とする為には、ｎ＞ｍ＞１（ｎ、ｍは実数）なる条件が必要である。

【００７４】フォーミングの前後での抵抗値の比（即ち
ｎの値）は、表面伝導型電子放出素子の形成方法、構
造、また、フォーミングの方法等によって異なるが、一
般に、およそ７０倍程度以上であることを発明者等は見
出している。もちろん、この値は一例であり、この値に
限るものではないことはいうまでもない。

【００７５】ここで、ｍの値の意味付けは、ｍがｎに近
い程（即ち固有抵抗２０２の抵抗値が電子放出部形成後
のＳＣＥ素子２０１の抵抗値に近い程）素子の抵抗値の
バラツキの補償範囲を大きくできるが、駆動時の電圧の
有効率が５０％に近くなる。逆に、ｍが１に近い程（即
ち、固有抵抗２０２の抵抗値が電子放出部形成前のＳＣ
Ｅ素子２０１の抵抗値に近い程）、駆動時の電圧の有効
率は１００％に近いが、素子の抵抗バラツキの補償範囲
が狭くなる、という事を示している。即ち、ｍの値をよ
り大きくする事により抵抗バラツキの補償範囲は増す
が、駆動時の電圧の有効率が反比例して減少する。

【００７６】尚、本発明はフォーミング前、フォーミン
グ後、活性化後の各段階における抵抗値が重要な意味を
持つが、抵抗値の測定は、一定の電圧（Ｖtest）を印加
した際に流れる電流（Ｉtest）を測定し、Ｖtest／Ｉte
stを計算することにより行った。実施例においては、具
体的には、０．１Ｖの電圧を印加した際に流れる電流を
測定して算出した抵抗値を用いている。

【００７７】次に、図３、図４を参照して本実施例１の
構成を更に説明する。図３は実施例１のマルチ冷陰極電
子源の構造をより実態的に表わす図である。また、図４
は実施例１のＳＣＥ素子部分の構造を説明する図であ
る。本実施例１では、単純マトリクスパネルを構成する
場合を示してある。図中、２０１、２０２はそれぞれＳ
ＣＥ素子及び固有抵抗を示す。また、２０３、２０４、
２０５はそれぞれ配線パターンである。２０３はＳＣＥ
素子２０１と固有抵抗２０２とを接続するための配線パ
ターンである。また、２０４は列方向の配線パターンで
あり、２０５は行方向の配線パターンである。

【００７８】次に、ＳＣＥ素子２０１に直列接続される
固有抵抗２０２の形成方法を説明する。抵抗の種類とし
ては、一般に、薄膜プロセスを利用して形成される薄膜
抵抗、抵抗ペースト等の印刷法により形成される厚膜抵
抗、さらには、チップ部品として供給される抵抗等があ
る。本実施例１の如く、各画素毎（即ち各ＳＣＥ毎）に
固有抵抗２０２を形成する場合は、微小な領域へ形成を
行なうことから、薄膜抵抗もしくは厚膜抵抗が適してい
る。

【００７９】次に、固有抵抗が直列に接続された単素子
の形成方法の一例を図５の工程図にしたがって説明す
る。図５は、実施例１における電子源形成プロセスを表
わす図である。同図において、２００はガラス基板（絶
縁性基板）である。また、２０３〜２０５は配線パター
ンであり、素子電極用薄膜で構成される。２０１’は表
面伝導型電子放出素子となる、フォーミング前の電子放
出部形成用薄膜である。２０２は該素子に直列に接続す
るように形成された固有抵抗である。この電子放出部形
成用薄膜２０１’と固有抵抗２０２を組として一つの画
素を形成し、単純マトリクス構造の画像表示装置を構成
する。

【００８０】まず、ガラス基板２００上に配線パターン
を形成する金属薄膜２０３、２０４、２０５をスパッタ
リング法を用いて形成する。膜の構成としては、Ti/Au/
Crとした。各膜の膜厚は、20nm/30nm/50nmである（図５
（Ａ））。次に、この膜をフォトリソ工程により所望の
配線パターンに加工する。次に、配線パターン２０３と
２０４の間に固有抵抗を形成する。本実施例では、厚膜
印刷法により抵抗を形成した（図５（Ｂ））。

【００８１】上述のようにしてパターンが形成された後
に、配線パターン２０３と２０５の間に有機金属錯体の
膜をスピンコートにより形成し、リフトオフによりパタ
ーンを形成する（図５（Ｃ））。そして、該有機金属膜
を熱焼成工程を施し、電子放出部形成用薄膜２０１’を
形成する。

【００８２】以上の工程により、電子放出部形成用薄膜
と固有抵抗が直列に接続された一組の素子が形成され
る。続いて、この一組の素子に、フォーミングと呼ばれ
る通電処理を配線パターン２０４と２０５の間に電圧を
印加することにより実行し、電子放出部形成用薄膜２０
１’の部分に、構造の変化した電子放出部２０７を形成
する（図５（Ｄ））。即ち、この通電処理により電子放
出部形成用薄膜２０１’を局所的に破壊、変形もしくは
変質せしめ、構造の変化した電子放出部２０７を有する
素子、即ち、表面伝導型電子放出素子２０１が形成され
る。

【００８３】本実施例の図では、単素子の図を示した
が、実際には、例えば１００×１００個の上記組素子を
マトリクス上に配設して形成する（図３）。

【００８４】次に、本実施例１におけるフォーミング処
理の手順を説明する。図６は実施例１におけるフォーミ
ング処理装置の構成を表わす図である。同図において、
２１０は制御部であり、フォーミング電源２１１及び走
査回路２１２の動作を制御する。２１１はフォーミング
電源であり、制御部２１０よりの電圧印加開始信号に基
づいて、フォーミング電圧を出力する。尚、本実施例１
のフォーミング電源は図７に示されるような電圧波形を
出力する。図７は実施例１のフォーミング電源の出力電
圧波形を説明する図である。

【００８５】図７において、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、Ｔ１が１マイクロ秒〜１
０ミリ秒、Ｔ２が１０マイクロ秒〜１００ミリ秒の間に
設定される。また、三角波の波高値（フォーミング時の
ピーク電圧）は４Ｖ〜１０Ｖ程度とし、フォーミング処
理は真空雰囲気下で行われる。なお、本実施例では、１
秒あたり１００回のフォーミングパルスを出力し、１秒
毎（１００パルス毎）に０．１Ｖずつ波高値を上昇させ
て出力するようにフォーミング電源２１１が設定されて
いる。また、本例では、素子の電極間に三角波パルスを
印加してフォーミング処理を行うがこれに限られるもの
ではない。例えば、矩形波等他の波形を用いてよい。ま
た、その波高値、パルス幅、パルス間隔等についても上
述の値に限られるものではなく、電子放出部が良好に形
成されればいかなる値を設定してよいことはいうまでも
ない。

【００８６】２１２は走査回路であり、制御部２１０よ
りの切替信号により、走査側配線（１〜ｊ）をフォーミ
ング電源２１１と順次接続していく。２１３は電流計で
あり、フォーミング電源よりの出力電流を測定する。フ
ォーミングが完了すると抵抗値が高くなるので、フォー
ミング前と比べて電流値が極端に小さくなり、これを検
出することでフォーミングの完了を判定できる。２１４
は、図１に示した冷陰極電子源である。

【００８７】次に、図８を参照して、フォーミング処理
の手順を説明する。図８は本実施例１のフォーミング処
理手順を表わすフローチャートであり、制御部２１０に
よる制御内容を表わす。制御部２１０は、ＣＰＵ、ＲＯ
Ｍ及びＲＡＭ（何れも不図示）を備え、以下に説明する
制御手順を実行するためのプログラムはＲＯＭに格納さ
れている。ステップＳ１において走査カウンタｎを１に
セットする。尚、走査カウンタｎは制御部２１０が有す
るＲＡＭに確保される。

【００８８】次に、ステップＳ２において、ｎ番目の走
査側配線をフォーミング電源２１１と接続する。尚、他
の走査側配線はグランドへ接続される。ステップＳ３で
はフォーミング電源２１１にフォーミング電圧の印加の
開始を指示する。フォーミング電源２１１はこの指示を
受けて、図７で上述した如きフォーミング電圧の印加を
開始する。

【００８９】ステップＳ４において、電流計２１３より
の出力をチェックし、フォーミングの完了を判定する。
フォーミングが完了したと判定されるまで、フォーミン
グ電源２１１によるフォーミング電圧の印加を継続す
る。フォーミングが完了したと判定されたら、ステップ
Ｓ５へ進み、フォーミング電圧の印加を終了する。そし
て、ステップＳ６において、走査カウンタｎを１つイン
クリメントし、ステップＳ７へ進む。ステップＳ７で
は、走査カウンタｎが走査側配線の総数ｊよりも大きい
か否かを判定し、大きければ全走査側配線についてフォ
ーミング処理が完了しているので本処理を終了する。一
方、走査カウンタｎの値がｊよりも小さければ、未処理
の走査側配線が存在するのでステップＳ２へ戻り、上述
の処理を繰り返す。以上のようなフォーミング処理の過
程において、各素子毎に接続された固有抵抗により各素
子間の抵抗値のばらつきが実効的に低減される。

【００９０】以下に本実施例１による具体的な素子の製
造例を説明する。フォーミングにより形成される電子放
出部の特性は、フォーミング前の電子放出部形成用薄膜
の抵抗値により大きく影響される。本実施例１の場合の
各事象での抵抗値は、フォーミング前抵抗値が約５００
Ω、フォーミング後の抵抗値が約５０ｋΩ，固有抵抗の
値が４．５ｋΩであった。即ち、上述のｎは約１００、
ｍは約９という値である。

【００９１】この場合のフォーミング電圧は、フォーミ
ング直後からフォーミング終了直前までは外部印加電圧
の約１／１０が電子放出部形成用薄膜、９／１０が固有
抵抗に印加されている。本実施例でのフォーミング終了
直前での外部印加電圧は、約７０Ｖであった。

【００９２】次に、通電による活性化を行った。即ち、
活性化用の電圧源と全配線とを接続し、全表面伝導型電
子放出素子に同時に一定の電圧を印加した。本実施例で
は、電圧源からは１０Ｖの一定電圧を出力させたが、各
表面伝導型電子放出素子には固有の抵抗とで分圧された
電圧が印加される。活性化が進行するにつれ、各表面伝
導型電子放出素子の抵抗は徐々に減少するが、固有抵抗
が直列接続されていることにより急激な電流変動が抑制
され、どの素子も安定した活性化が行われることにな
る。本実施例の表面伝導型電子放出素子においては、抵
抗が約４．７ｋΩになった時点で、固有抵抗を介した通
電による活性化を完了させた。一般に、フォーミング直
後（活性化開始時）に対して、抵抗値が１／１０以下に
なるまでは、通電による活性化を継続することにより、
好ましい電子放出特性が得られる。

【００９３】以上説明したように、画像表示装置を構成
する各表面伝導型電子放出素子に直列に固有抵抗を接続
する事により、フォーミング時のみかけの各素子の抵抗
値のバラツキを補償でき、かつ、駆動時における印加電
圧の有効率も確保される。この事により、フォーミング
のバラツキが補償される。さらに「活性化」のバラツキ
も補償される。従って、最終的に画像表示装置を構成す
る表面伝導型電子放出素子より放出される電子ビーム量
のバラツキが補償され、輝度分布が改善される。

【００９４】［実施例２］次に実施例２について説明す
る。上述の実施例１では、各電子放出素子の各々に固有
抵抗を接続して、各素子間の抵抗値のばらつきを実効的
に低減している。実施例２では、信号側配線のそれぞれ
に各素子の抵抗値のばらつきを実効的に低減するための
固有抵抗を接続する。

【００９５】まず、図９を参照して実施例２を説明す
る。図９は実施例２の冷陰極電子源の回路構成を説明す
る図である。本実施例２は、信号側側配線の各列に固有
抵抗２２０を形成することにより、各素子の抵抗のばら
つきを実効的に低減するものである。図９において、２
２０は固有抵抗であり、信号側配線（１〜ｊ）のそれぞ
れに１つずつ接続される。

【００９６】次に、各信号側配線に直列接続される固有
抵抗２２０の形成方法を説明する。抵抗の種類として
は、一般に、薄膜プロセスを利用して形成される薄膜抵
抗、抵抗ペースト等の印刷法により形成される厚膜抵
抗、さらには、チップ部品として供給される抵抗等があ
る。本実施例２の如く、信号側配線上のＳＣＥ素子を一
群として固有抵抗を形成する場合は、表面実装用チップ
部品抵抗を用いるのが簡便である。もちろん、薄膜抵
抗、厚膜抵抗を用いても構わない。

【００９７】図１０は実施例２の電子源の製造工程を説
明する図である。各画素を構成する表面伝導型電子放出
素子の作製方法は実施例１の工程より固有抵抗の作製工
程を省いたものである。従って、ここでは固有抵抗２２
０の形成方法について、図１０に従って説明する。図
中、２００はガラス基板、２２１は取り出し配線用電
極、２２３は電気伝導性ペーストだる。２２０は上述の
固有抵抗であり本例ではチップ抵抗器を用いる。また、
２２２はマトリクス部分を示す。

【００９８】マトリクス部分２２２において、フォーミ
ング前の薄膜を形成（図１０（Ａ））後、信号側の取り
出し配線部分の電極２２１に電気伝導性ペースト２２３
を印刷法もしくはディスペンサ等により塗布する（図１
０（Ｂ））。次に、表面実装用チップ抵抗２２０を所定
の位置に部品セットし、熱工程を経る事によりペースト
が硬化し、チップ抵抗２２０が電気的に接続される（図
１０（Ｃ））。

【００９９】本実施例２では、各行に接続される固有抵
抗の形成方法として表面実装用チップ抵抗を電気伝導性
のペーストにより接着される方法を用いた。ここでは、
Amicon製銀ペーストC-990 を用い、２２０℃で１時間加
熱し接着させた。接着の方法には、銀ペーストの他に、
はんだペーストを用いても良いし、また、チップ抵抗２
２０の固定のみを絶縁性ペーストで行ない、ワイヤーボ
ンディング等で電気的に接続するようにしても良い。

【０１００】フォーミング処理は、上述実施例１（図６
〜図８）と同様であるのでここでは詳細な説明は省略す
る。表示駆動時においては、フォーミング処理と同様
に、走査側配線を順次選択し、選択された走査側配線上
の各ＳＣＥ素子に対して駆動信号を印加するように構成
する。このようにすることで、フォーミング処理時及び
表示駆動時における各素子の電気的な接続状態は図２の
如く表わすことができる。即ち、走査側の各行単位にて
フォーミングおよび表示駆動を行なっているので、実施
例２におけるフォーミング時及び駆動時の電圧の関係
は、原理的に実施例１と同様である。従って、搭載すべ
きチップ抵抗２１０の抵抗値は実施例１と同様にして求
めることができる。

【０１０１】以上説明したように、実施例２によれば、
信号側配線に固有抵抗を接続することにより、実施例１
と同様の原理で、フォーミング時における素子間の抵抗
のバラツキによるフォーミング条件のばらつきが低減
し、ひいては画像表示装置形成時の輝度のばらつきを低
減できる。

【０１０２】尚、上記実施例２では、各信号側配線毎に
接続される固有抵抗をパターン上に形成するがこれに限
らない。例えば、図１１に示すように、信号側配線の各
端子に固有抵抗が接続されるようにフォーミング処理装
置を構成してもよい。図１１は実施例２のフォーミング
処理装置の他の構成例を表わす図である。図１１では、
フォーミング電源２１１の出力線に抵抗アレイ２２４を
接続する事で実現した。このような方法によれば、従来
の素子形成プロセスを変更することなく、駆動回路の変
更により、簡便にフォーミング時の特性制御を行なう事
が可能である。また、このように構成することにより、
固有抵抗はフォーミング形成時に機能し、表示駆動時に
は取り外されることになる。即ち、表示駆動時の固有抵
抗の影響を考慮する必要が無くなり、フォーミング時に
おいて最適な抵抗値を選択することができる。

【０１０３】また、上記実施例２によれば、信号側配線
（１〜ｉ）における配線抵抗のばらつきが各ＳＣＥ素子
間のばらつきに比べて大きいような場合に、該配線抵抗
のばらつきを抑えるように機能するという効果もある。

【０１０４】［実施例３］次に実施例３について説明す
る。上記実施例１及び実施例２では各ＳＣＥ素子間の抵
抗値のばらつきを実効的に低減するための構成を説明し
た。実施例３では、配線長に基づく配線抵抗の変化を低
減することを目的としたフォーミング処理を説明する。

【０１０５】図１２は実施例３の冷陰極電子源の回路構
成を説明する図である。本実施例３は、走査側配線の各
行に固有抵抗１３０-1〜１３０-jを形成することによ
り、配線長に起因する配線抵抗のばらつきを実効的に低
減する。図１２において、１３０-1〜１３０-jは固有抵
抗であり、信号側配線（１〜ｊ）のそれぞれに固有抵抗
が接続される。

【０１０６】各走査側配線に接続される固有抵抗（１３
０-1〜１３０-j）の抵抗値は、信号側配線の配線長に基
づいて変化させる。図１２より、１番目の走査側配線上
の各素子の信号側配線上の接続位置と、ｊ番目の走査側
配線上の各素子の信号側配線上の接続位置とでは、フォ
ーミング電圧印加端子よりの信号側配線の配線長が異な
ってくることがわかる。このため信号側配線の配線抵抗
値も、各走査側配線上の素子群毎に異なってくる（例え
ば、フォーミング電圧印加端子より最も遠くに位置する
ｊ番目の走査側配線上の素子との接続位置において、信
号側配線の配線抵抗値が最も大きくなる）。従って、１
番目の走査側配線に接続された固有抵抗１３０-1の抵抗
値を大きくし、ｊ番目の走査側配線に接続された固有抵
抗１３０-jのへ向けて抵抗値を順次小さく設定すること
により、配線長の変化に起因する配線抵抗の変化を相殺
し、フォーミング処理時における配線抵抗のばらつきを
低減することができる。

【０１０７】尚、本実施例３による固有手抵抗の接続処
理は上述した実施例２と同様に、配線パターン上に組み
込んでもよいし、冷陰極電子源に対して外付け（図１１
と同様の構成であるが、固有抵抗は走査回路１１２と電
子源１１４の間に接続される）としてもよい。

【０１０８】以上説明したように、実施例３によれば、
配線長に基づく配線抵抗値の変化を低減するので、各走
査側配線上の素子群間におけるフォーミング条件のばら
つきが低減される。

【０１０９】以上説明したように、上述の各実施例によ
れば、マルチ冷陰極電子源、特に表面伝導型電子放出素
子を用いた画像表示装置において、各画素を構成する表
面伝導型電子放出素子のフォーミング条件のばらつきを
改善され、これにより画像表示装置における輝度のばら
つきを改善する事が可能となる。

【０１１０】尚、上述した各実施例に適用された画像表
示パネルには各種の応用が可能であるが、以下にその代
表的な例を説明する。

【０１１１】図１９は、前記説明のディスプレイパネル
に、たとえばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した表示装置の一例を示すための図である。図中１１
００はディスプレイパネル、１１０１はディスプレイパ
ネルの駆動回路、１１０２はディスプレイコントロー
ラ、１１０３はマルチプレクサ、１１０４はデコーダ、
１１０５は入出力インターフェース回路、１１０６はＣ
ＰＵ、１１０７は画像生成回路、１１０８および１１０
９および１１１０は画像メモリインターフェース回路、
１１１１は画像入力インターフェース回路、１１１２お
よび１１１３はＴＶ信号受信回路、１１１４は入力部で
ある。

【０１１２】（なお、本図においては、テレビジョンを
はじめとする各入力信号の音声成分に関する処理回路や
スピーカなどは省略している。）以下、画像信号の流れに沿って各部の機能を説明してゆ
く。

【０１１３】まず、ＴＶ信号受信回路１１１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これよりさらに多数の走査
線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめと
するいわゆる高品位ＴＶ）は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かすのに好適
な信号源である。ＴＶ信号受信回路１１１３で受信され
たＴＶ信号は、デコーダ１１１４に出力される。

【０１１４】また、ＴＶ信号受信回路１１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路１１１３と同様に、受
信するＴＶ信号の方式は特限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ１１０４に出力
される。

【０１１５】また、画像入力インターフェース回路１１
１１は、たとえばＴＶカメラや画像読み取りスキャナな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ１１０４
に出力される。

【０１１６】また、画像メモリインターフェース回路１
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１１０４に出力される。

【０１１７】また、画像メモリインターフェース回路１
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ１１０４に出力される。

【０１１８】また、画像メモリインターフェース回路１
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ１１
０４に出力される。

【０１１９】また、入出力インターフェース回路１１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ１１０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。

【０１２０】また、画像生成回路１１０７は、前記入出
力インターフェース回路１１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
１１０６より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリや、画像処理を行うためのプロセッサなどを
はじめとして画像の生成に必要な回路が組み込まれてい
る。

【０１２１】本回路により生成された表示用画像データ
は、デコーダ１１０４に出力されるが、場合によっては
前記入出力インターフェース回路１１０５を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。

【０１２２】また、ＣＰＵ１１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１２３】たとえば、マルチプレクサ１１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ１１０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０１２４】また、前記画像生成回路１１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１２５】なお、ＣＰＵ１１０６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１２６】あるいは、前述したように入出力インター
フェース回路１１０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。

【０１２７】また、入力部１１１４は、前記ＣＰＵ１１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダ、音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１２８】また、デコーダ１１０４は、前記１１０７
ないし１１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ１１０４は内部に画像メモリを備えるのが望まし
い。これは、たとえばＭＵＳＥ方式方式をはじめとし
て、逆変換するに際して画像メモリを必要とするような
テレビ信号を扱うためである。また、画像メモリを備え
る事により、静止画の表示が容易になる、あるいは前記
画像生成回路１１０７およびＣＰＵ１１０６と協同して
画像の間引き、補間，拡大，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１２９】また、マルチプレクサ１１０３は、前記Ｃ
ＰＵ１１０６より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ１１０３はデコーダ１１０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路１１０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１３０】また、ディスプレイパネルコントローラ１
１０２は、前記ＣＰＵ１１０６より入力される制御信号
にもとづき駆動回路１１０１の動作を制御するための回
路である。

【０１３１】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路１１０１に対して出力する。

【０１３２】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路１１０１に対して出力す
る。

【０１３３】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１１０１に対して出力する場
合もある。

【０１３４】また、駆動回路１１０１は、ディスプレイ
パネル１１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ１１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１１
０２より入力される制御信号にもとづいて動作するもの
である。

【０１３５】以上、各部の機能を説明したが、図１４に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
１００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ１１
０４において逆変換された後、マルチプレクサ１１０３
において適宜選択され、駆動回路１１０１に入力され
る。一方、ディスプレイコントローラ１１０２は、表示
する画像信号に応じて駆動回路１１０１の動作を制御す
るための制御信号を発生する。駆動回路１１０１は、上
記画像信号と制御信号にもとづいてディスプレイパネル
１１００に駆動信号を印加する。これにより、ディスプ
レイパネル１１００において画像が表示される。これら
の一連の動作は、ＣＰＵ１１０６により統括的に制御さ
れる。

【０１３６】また、本表示装置においては、前記デコー
ダ１１０４に内蔵する画像メモリや、画像生成回路１１
０７およびＣＰＵ１１０６が関与することにより、単に
複数の画像情報の中から全多久したものを表示するだけ
でなく、表示する画像情報に対して、たとえば拡大，縮
小，回転，移動，エッジ強調，間引き，補間，色変換，
画像の縦横比変換などをはじめとする画像処理や、合
成，消去，接続，入れ換え，はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０１３７】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，画像の編集機
器，コンピュータの端末機器，ワードプロセッサをはじ
めとする事務用端末機器，ゲーム機などの機能を一台で
兼ね備えることが可能で、産業用あるいは民生用として
極めて応用範囲が広い。しかも、ディスプレイパネルの
薄形化が容易なため、装置の奥行きを小さくすることが
できる。それに加えて、大画面化が容易で輝度が高く視
野角特性にも優れるため、臨場感あふれる画像を視認性
良く表示する事が可能である。

【０１３８】

【発明の効果】以上説明したように、本発明によれば、
電子放出部形成時におけるフォーミング条件のばらつき
が低減され、画像表示駆動時における輝度のばらつきが
改善される。

【０１３９】又、本発明の他の構成によれば、電子放出
部形成時における活性化が安定し、画像表示駆動時にお
ける輝度のばらつきが改善される。

【０１４０】

【図面の簡単な説明】

【図１】本発明の一実施例であるマルチ冷陰極電子源の
構成を表わす図である。

【図２】本実施例１における動作原理を説明する図であ
る。

【図３】実施例１のマルチ冷陰極電子源の構造をより実
態的に表わす図である。

【図４】実施例１のＳＣＥ素子部分の構造を説明する図
である。

【図５】実施例１における電子源形成プロセスを表わす
図である。

【図６】実施例１におけるフォーミング処理装置の構成
を表わす図である。

【図７】実施例１のフォーミング電源の出力電圧波形を
説明する図である。

【図８】実施例１のフォーミング処理手順を表わすフロ
ーチャートである。

【図９】実施例２の冷陰極電子源の回路構成を説明する
図である。

【図１０】実施例２の電子源の製造工程を説明する図で
ある。

【図１１】実施例２のフォーミング処理装置の他の構成
例を表わす図である。

【図１２】実施例３の冷陰極電子源の回路構成を説明す
る図である。

【図１３】本実施例に用いられる模範的な電子放出素子
の構成を示す図面である。

【図１４】電子放出部を有する電子放出素子の形成方法
の一例を表わす図である。

【図１５】電子放出素子の電子放出特性を測定するため
の測定評価装置の概略構成図である。

【図１６】電子放出素子の放出電流Ｉe 及び素子電流Ｉ
f と素子電圧Ｖf の関係の典型的な例を示す図である。

【図１７】表面伝導型電子放出素子を用いた画像表示パ
ネルの構成例を示す図である。

【図１８】蛍光体膜の形成例を説明する図である。

【図１９】テレビジョン放送をはじめとする種々の画像
情報源より提供される画像情報を表示できるように構成
した表示装置の一例を示す図である。

【図２０】表面伝導型電子放出素子の典型的な素子構成
例を表わす図である。

【符号の説明】

２００ガラス基板２０１ＳＣＥ素子２０２固有抵抗２０３、２０４、２０５配線パターン

Claims

【特許請求の範囲】

【請求項１】複数の行方向配線と該複数の行方向配線
にほぼ直交して配される複数の列方向配線に接続して形
成された複数の薄膜に電子放出部を形成するフォーミン
グにおいて、所定の抵抗値を有する固有抵抗を前記複数の薄膜の各々
に直列に接続して形成する形成工程と、前記複数の行方向配線及び列方向配線を介して前記複数
の薄膜に通電処理を行う通電工程と、を備えることを特徴とする電子放出部形成方法。
【請求項２】前記形成工程において形成される固有抵
抗の抵抗値が、前記複数の薄膜の電子放出部形成前の抵
抗値よりも大きく、電子放出部形成後の抵抗値よりも小
さいことを特徴とする請求項１に記載の電子放出部形成
方法。
【請求項３】前記形成工程において形成される固有抵
抗は薄膜抵抗であることを特徴とする請求項１に記載の
電子放出部形成方法。
【請求項４】前記形成工程において形成される固有抵
抗は厚膜抵抗であることを特徴とする請求項１に記載の
電子放出部形成方法。
【請求項５】前記複数の薄膜のフォーミング後の抵抗
値がフォーミング前の抵抗値の７０倍以上であることを
特徴とする請求項１に記載の電子放出部形成方法。
【請求項６】複数の行方向配線と該複数の行方向配線
にほぼ直交して配される複数の列方向配線に接続して形
成された複数の薄膜に電子放出部を形成するフォーミン
グにおいて、前記複数の列方向配線の各々に所定の抵抗値を有する固
有抵抗を接続する接続工程と、前記複数の行方向配線の１つを順次選択し、選択された
行方向配線に接続された薄膜群に対して前記複数の列方
向配線を介して通電処理を行う通電工程と、を備えることを特徴とする電子放出部形成方法。
【請求項７】前記接続工程において接続される固有抵
抗の抵抗値が、前記複数の薄膜の電子放出部形成前の抵
抗値よりも大きく、電子放出部形成後の抵抗値よりも小
さいことを特徴とする請求項６に記載の電子放出部形成
方法。
【請求項８】前記接続工程において接続される固有抵
抗がチップ部品抵抗であることを特徴とする請求項６に
記載の電子放出部形成方法。
【請求項９】前記接続工程は、前記列方向配線の配線
パターンの一部に前記固有抵抗を接続するためのパター
ンを形成し、この形成されたパターンに抵抗を接続する
ことを特徴とする請求項６に記載の電子放出部形成方
法。
【請求項１０】前記接続工程は、前記列方向配線の配
線パターンの外部に、該配線パターンより切り離し可能
に前記固有抵抗を接続することを特徴とする請求項６に
記載の電子放出部形成方法。
【請求項１１】複数の行方向配線と該複数の行方向配
線にほぼ直交して配される複数の列方向配線に接続して
形成された複数の薄膜に電子放出部を形成するフォーミ
ングにおいて、前記複数の行方向配線の各々に固有抵抗を接続する接続
工程と、前記固有抵抗の抵抗値は、各行方向配線が薄膜を介して
前記複数の列方向配線に接続している位置と、該複数の
列方向配線のフォーミング電圧印加端までの配線距離に
基づいて、その配線距離による抵抗値の変化が相殺され
るように各行配線毎に設定され、前記複数の行方向配線の１つを順次選択し、選択された
行方向配線に接続された薄膜群に対して前記複数の列方
向配線を介して通電処理を行う通電工程とを備えること
を特徴とする電子放出部形成方法。
【請求項１２】前記接続工程において接続される固有
抵抗がチップ部品抵抗であることを特徴とする請求項１
１に記載の電子放出部形成方法。
【請求項１３】前記接続工程は、前記行方向配線の配
線パターンの一部に前記固有抵抗を接続するためのパタ
ーンを形成し、この形成されたパターンに抵抗を接続す
ることを特徴とする請求項１１に記載の電子放出部形成
方法。
【請求項１４】前記接続工程は、前記行方向配線の配
線パターンの外部に、該配線パターンより切り離し可能
に前記固有抵抗を接続することを特徴とする請求項１１
に記載の電子放出部形成方法。
【請求項１５】複数の行方向配線と、前記複数の行方向配線にほぼ直交して配される複数の列
方向配線と、前記複数の行方向配線及び列方向配線に所定の抵抗値を
有する固有抵抗を介して接続された複数の冷陰極電子源
と、を備えることを特徴とするマルチ冷陰極電子源。
【請求項１６】前記固有抵抗の抵抗値が、前記複数の
冷陰極電子源の抵抗値よりも小さく、前記複数の冷陰極
電子源の電子放出部形成前の薄膜状態における抵抗値よ
りも大きいことを特徴とする請求項１５に記載のマルチ
冷陰極電子源。
【請求項１７】複数の行方向配線と、前記複数の行方向配線にほぼ直交して配される複数の列
方向配線と、前記複数の行方向配線及び列方向配線に接続して形成さ
れた複数の冷陰極電子源と、前記複数の列方向配線の各々に接続された所定の抵抗値
を有する固有抵抗とを備え、前記固有抵抗の抵抗値が、前記複数の冷陰極電子源の抵
抗値よりも小さく、前記複数の冷陰極電子源の電子放出
部形成前の薄膜状態における抵抗値よりも大きいことを
特徴とするマルチ冷陰極電子源。
【請求項１８】複数の行方向配線と、前記複数の行方向配線にほぼ直交して配される複数の列
方向配線と、前記複数の行方向配線及び列方向配線に接続して形成さ
れた複数の冷陰極電子源と、前記複数の行方向配線の各々に接続された固有抵抗とを
備え、前記固有抵抗の抵抗値は、各行方向配線が薄膜を介して
前記複数の列方向配線に接続している位置と、該複数の
列方向配線のフォーミング電圧印加端までの配線距離に
基づいて、その配線距離による抵抗値の変化が相殺され
るように各行配線毎に設定されることを特徴とするマル
チ冷陰極電子源。
【請求項１９】複数の行方向配線と、該複数の行方向
配線にほぼ直交して配される複数の列方向配線と、該複
数の行方向配線及び列方向配線に所定の抵抗値を有する
固有抵抗を介して接続された複数の冷陰極電子源とを有
するマルチ冷陰極電子源と、前記マルチ冷陰極電子源の各電子源と対向する位置に配
設された電子ビームの照射により可視光を発する蛍光体
と、前記マルチ冷陰極電子源の各冷陰極電子源を画像信号に
基づいて駆動する駆動手段とを備えることを特徴とする
画像表示装置。
【請求項２０】複数の行方向配線と、該複数の行方向
配線にほぼ直交して配される複数の列方向配線と、該複
数の行方向配線及び列方向配線に接続して形成された複
数の冷陰極電子源と、該複数の列方向配線の各々に接続
された所定の抵抗値を有する固有抵抗とを有するマルチ
冷陰極電子源と、前記マルチ冷陰極電子源の各電子源と対向する位置に配
設された電子ビームの照射により可視光を発する蛍光体
と、前記マルチ冷陰極電子源より行方向配線を１つずつ順次
選択していき、選択された行方向配線に接続された冷陰
極電子源群を画像信号に基づいて駆動する駆動手段とを
備えることを特徴とする画像表示装置。
【請求項２１】複数の行方向配線と、該複数の行方向
配線にほぼ直交して配される複数の列方向配線と、該複
数の行方向配線及び列方向配線に接続して形成された複
数の冷陰極電子源と、該複数の行方向配線の各々に接続
された固有抵抗とを有するマルチ冷陰極電子源と、前記固有抵抗の抵抗値は、各行方向配線が薄膜を介して
前記複数の列方向配線に接続している位置と、該複数の
列方向配線のフォーミング電圧印加端までの配線距離に
基づいて、その配線距離による抵抗値の変化が相殺され
るように各行配線毎に設定され、前記マルチ冷陰極電子源の各電子源と対向する位置に配
設された電子ビームの照射により可視光を発する蛍光体
と、前記マルチ冷陰極電子源より行方向配線を１つずつ順次
選択していき、選択された行方向配線に接続された冷陰
極電子源群を画像信号に基づいて駆動する駆動手段とを
備えることを特徴とする画像表示装置。
【請求項２２】複数の行方向配線と、該複数の行方向
配線にほぼ直行して配される複数の列方向配線に接続さ
れた複数の薄膜にフォーミングを行って形成された複数
の電子放出部に、電子放出特性を改善するための通電を
行う活性化において、前記通電が、前記複数の電子放出部の各々に直列に接続
された所定の抵抗値を有する固有抵抗を介して行われる
ことを特徴とする電子放出部形成方法。
【請求項２３】前記通電工程で使用される固有抵抗の
抵抗値が、フォーミングを行って電子放出部を形成する
前における薄膜の抵抗値の１倍乃至７０倍であることを
特徴とする請求項２２に記載の電子放出部形成方法。
【請求項２４】前記固有抵抗はチップ抵抗であること
を特徴とする請求項２２に記載の電子放出部形成方法。
【請求項２５】前記固有抵抗は薄膜抵抗であることを
特徴とする請求項２２に記載の電子放出部形成方法。
【請求項２６】前記複数の電子放出部の活性化後の抵
抗値が活性化前の抵抗値の１／１０以下であることを特
徴とする請求項２２に記載の電子放出部形成方法。