JPH09270972A - 速度変調回路 - Google Patents

速度変調回路

Info

Publication number
JPH09270972A
JPH09270972A JP8078560A JP7856096A JPH09270972A JP H09270972 A JPH09270972 A JP H09270972A JP 8078560 A JP8078560 A JP 8078560A JP 7856096 A JP7856096 A JP 7856096A JP H09270972 A JPH09270972 A JP H09270972A
Authority
JP
Japan
Prior art keywords
signal
video
mode
video signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8078560A
Other languages
English (en)
Inventor
Tsutomu Gotanda
力 五反田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8078560A priority Critical patent/JPH09270972A/ja
Priority to TW085115426A priority patent/TW373402B/zh
Priority to EP97100011A priority patent/EP0784402A3/en
Priority to US08/780,253 priority patent/US5982449A/en
Priority to CNB971021015A priority patent/CN1148957C/zh
Priority to MYPI97000068A priority patent/MY115654A/en
Priority to KR1019970000340A priority patent/KR100338901B1/ko
Publication of JPH09270972A publication Critical patent/JPH09270972A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【課題】 従来の速度変調回路は、複数の映像モ−ドに
対応した処理を行おうとすると各モ−ドに対応した回路
が必要であり回路規模がその分大きくなったが、本発明
の速度変調回路はプログラマブルな手段を使用すること
により回路規模を増やすことなく複数の映像モ−ドに対
応した処理を行うことができる。 【解決手段】 入力映像のモ―ド（ｅｘＭＵＳＥ，ＮＴ
ＳＣ）を判別する映像モ−ド判別手段と、ＣＰＵから与
えられたプログラムに応じて様々な特性を実現するプロ
グラマブルフィルタ手段と、映像信号のモ−ドに応じた
複数のプログラムを格納するプログラムメモリ−手段
と、前記映像モ−ド判別手段からの判別信号に応じて前
記プログラムメモリ−手段からプログラムを選択して前
記プログラマブルフィルタ手段に与える制御手段と、走
査速度変調用コイルを駆動するドライブ手段を備えるこ
とで複数のモ−ドに対応した処理を行えるようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、映像信号のモード
に応じた複数のプログラムに応じて動作するプログラマ
ブルフィルタ手段或いはプログラマブルゲイン調整手段
を備えた速度変調回路に関するものである。
【０００２】
【従来の技術】図５に、従来の速度変調回路の一例を示
し、この図を用いてその動作を説明する。図５におい
て、２１はある特性を有する第１のフィルタ手段、２２
は前記２１に示した第１のフィルタ手段と異なる特性を
有する第２のフィルタ手段、２３はマイコンからの選択
制御信号によって前記第１のフィルタ手段からの出力信
号と前記第２のフィルタ手段からの出力信号を切り換え
て出力する選択手段、２４は前記選択手段からの出力信
号の振幅調整を行うゲイン調整手段、２５は前記ゲイン
調整手段からの出力信号に応じて走査速度変調用コイル
を駆動するドライブ手段、２６は映像信号のモードに応
じて前記選択手段に選択制御信号を送るマイコンであ
る。
【０００３】従来の回路において、入力されたアナログ
映像信号は第１のフィルタ手段２１及び第２のフィルタ
手段２２に送られる。
【０００４】それぞれ異なる特性を有する第１のフィル
タ手段２１と第２のフィルタ手段２２は、それぞれの有
する特性に従い入力されたアナログ映像信号にフィルタ
リング処理を施し、それぞれ異なる出力信号を選択手段
に出力する。
【０００５】選択手段２３では、それぞれ異なるフィル
タ手段からの出力信号が入力され、マイコンからの選択
制御信号により選択してドライブ手段２５に出力する。
【０００６】ドライブ手段２５では、ゲイン調整手段２
４からの出力信号に応じて走査速度変調用コイルを駆動
して速度変調を行っている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
構成では複数の映像信号のモードに応じてフィルタリン
グ処理を行う際、それぞれのモードに応じたフィルタ手
段をハード的に用意する必要がありその分回路規模が大
きくなるという問題を有していた。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の速度変調回路は、入力された映像信号のモ
―ド（例えば、ＭＵＳＥ方式信号，ＮＴＳＣ方式信号な
ど）を判別する映像モード判別手段と、映像信号のモー
ドに応じた複数のプログラムを格納するプログラムメモ
リー手段と、ＣＰＵから与えられたプログラムに応じて
様々な特性を実現するプログラマブルフィルタ手段と、
前記映像モード判別手段からの判別信号に応じて前記プ
ログラムメモリー手段からプログラムを選択して前記プ
ログラマブルフィルタ手段に与える制御手段と、走査速
度変調用コイルを駆動するドライブ手段を備えたことを
特徴とするものである。
【０００９】また、入力された映像信号のモ―ド（例え
ばＭＵＳＥ，ＮＴＳＣ）を判別する映像モード判別手段
と、ＣＰＵから与えられたプログラムに応じて様々なゲ
イン調整を実現するプログラマブルゲイン調整手段と、
映像信号のモードに応じた複数のプログラムを格納する
プログラムメモリー手段と、前記映像モード判別手段か
らの判別信号に応じて前記プログラムメモリー手段から
プログラムを選択して前記プログラマブルゲイン調整手
段に与える制御手段と、走査速度変調用コイルを駆動す
るドライブ手段を備えたことを特徴とするものである。
【００１０】本発明によれば、複数の映像信号のモード
に応じた速度変調処理を行う際、それぞれのモードに応
じた速度変調手段（例えばフィルタ手段）をハード的に
用意する必要がなく、１つのプログラマブルな速度変調
手段（例えばプログラマブルフィルタ手段）で複数の映
像信号のモードに応じた速度変調処理を行うことができ
る。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の速度変
調回路は、入力された映像信号のモ―ド（例えばＭＵＳ
Ｅ，ＮＴＳＣ）を判別する映像モード判別手段と、ＣＰ
Ｕから与えられたプログラムに応じて様々な特性を実現
するプログラマブルフィルタ手段と、映像信号のモード
に応じた複数のプログラムを格納するプログラムメモリ
ー手段と、前記映像モード判別手段からの判別信号に応
じて前記プログラムメモリー手段からプログラムを選択
して前記プログラマブルフィルタ手段に与える制御手段
と、走査速度変調用コイルを駆動するドライブ手段を備
えたことを特徴としたものであり、複数の映像信号のモ
ードに応じた速度変調処理を行う際、それぞれのモード
に応じた速度変調手段（例えばフィルタ手段）をハード
的に用意する必要がなく、１つのプログラマブルな速度
変調手段（例えばプログラマブルフィルタ手段）で複数
の映像信号のモードに応じた速度変調処理を行うことが
できる。
【００１２】つぎに、本発明の請求項２に記載の速度変
調回路は、入力されたアナログ映像信号をデジタル映像
信号に変換するアナログ／デジタル（以下Ａ／Ｄ）変換
手段と、入力されたアナログ映像信号または前記Ａ／Ｄ
変換手段からのデジタル映像信号から映像信号のモード
を判別する映像モード判別手段と、映像信号のモードに
応じた複数のプログラムを格納するプログラムメモリー
手段と、前記映像モード判別手段からの判別信号に応じ
て前記プログラムメモリー手段からプログラムを選択し
てプログラマブルフィルタ手段に与えるＣＰＵと、前記
ＣＰＵから与えられたプログラムに応じて前記Ａ／Ｄ変
換手段からのデジタル信号にフィルタリング処理を行う
プログラマブルフィルタ手段と、前記プログラマブルフ
ィルタ手段からの出力信号に振幅調整を行うゲイン調整
手段と、前記ゲイン調整手段からの出力信号をアナログ
信号に変換するデジタル／アナログ（以下Ｄ／Ａ）変換
手段と、前記Ｄ／Ａ変換手段からの出力信号により走査
速度変調用コイル（以下ＶＭコイル）を駆動するドライ
ブ手段とを備えたことを特徴としたものであり、複数の
映像信号のモードに応じた速度変調処理を行う際、それ
ぞれのモードに応じた速度変調手段（例えばフィルタ手
段）をハード的に用意する必要がなく、１つのプログラ
マブルな速度変調手段（例えばプログラマブルフィルタ
手段）で複数の映像信号のモードに応じた速度変調処理
を行うことができる。
【００１３】つぎに、本発明の請求項３に記載の速度変
調回路は、入力されたアナログ映像信号をデジタル映像
信号に変換する第１のアナログ／デジタル（以下Ａ／
Ｄ）変換手段と、入力されたアナログ映像信号または前
記第１のＡ／Ｄ変換手段からのデジタル映像信号から映
像信号のモードを判別する映像モード判別手段と、映像
信号のモードに応じた複数のプログラムを格納するプロ
グラムメモリー手段と、前記映像モード判別手段からの
判別信号に応じて前記プログラムメモリー手段からプロ
グラムを選択してプログラマブルフィルタ手段に与える
ＣＰＵと、前記ＣＰＵから与えられたプログラムに応じ
て前記Ａ／Ｄ変換手段からのデジタル信号にフィルタリ
ング処理を行うプログラマブルフィルタ手段と、前記プ
ログラマブルフィルタ手段からの出力信号に振幅調整を
行うゲイン調整手段と、前記ゲイン調整手段からの出力
信号をアナログ信号に変換するデジタル／アナログ（以
下Ｄ／Ａ）変換手段と、前記Ｄ／Ａ変換手段からの出力
信号により走査速度変調用コイル（以下ＶＭコイル）を
駆動するドライブ手段と、前記ドライブ手段からＶＭコ
イルに流れる電流を読みとり電流値を電圧値に変換する
電流／電圧変換手段と、前記電流／電圧変換手段からの
出力信号をデジタル値に変換する第２のアナログ／デジ
タル変換手段と、前記第２のＡ／Ｄ変換手段からの出力
信号の電圧レベルを検出し前記ＣＰＵに検出信号を出力
するレベル検出手段を備えたことを特徴としたものであ
り、複数の映像信号のモードに応じた速度変調処理を行
う際、それぞれのモードに応じた速度変調手段（例えば
フィルタ手段）をハード的に用意する必要がなく、１つ
のプログラマブルな速度変調手段（例えばプログラマブ
ルフィルタ手段）で複数の映像信号のモードに応じた速
度変調処理を行うことができ、また、前記ドライブ手段
の中のドライブ電流に応じて前記プログラマブルな速度
変調手段の特性を変更することができる。
【００１４】つぎに、本発明の請求項４に記載の速度変
調回路は、入力された映像信号のモ―ド（例えばＭＵＳ
Ｅ，ＮＴＳＣ）を判別する映像モード判別手段と、ＣＰ
Ｕから与えられたプログラムに応じて様々なゲイン調整
を実現するプログラマブルゲイン調整手段と、映像信号
のモードに応じた複数のプログラムを格納するプログラ
ムメモリー手段と、前記映像モード判別手段からの判別
信号に応じて前記プログラムメモリー手段からプログラ
ムを選択して前記プログラマブルゲイン調整手段に与え
る制御手段と、走査速度変調用コイルを駆動するドライ
ブ手段を備えたことを特徴としたものであり、複数の映
像信号のモードに応じた速度変調処理を行う際、それぞ
れのモードに応じた速度変調手段（例えばゲイン調整手
段）をハード的に用意する必要がなく、１つのプログラ
マブルな速度変調手段（例えばプログラマブルゲイン調
整手段）で複数の映像信号のモードに応じた速度変調処
理を行うことができる。
【００１５】つぎに、本発明の請求項５に記載の速度変
調回路は、入力されたアナログ映像信号をデジタル映像
信号に変換するアナログ／デジタル（以下Ａ／Ｄ）変換
手段と、入力されたアナログ映像信号または前記Ａ／Ｄ
変換手段からのデジタル映像信号から映像信号のモード
を判別する映像モード判別手段と、映像信号のモードに
応じた複数のプログラムを格納するプログラムメモリー
手段と、前記映像モード判別手段からの判別信号に応じ
て前記プログラムメモリー手段からプログラムを選択し
てプログラマブルゲイン調整手段に与えるＣＰＵと、前
記Ａ／Ｄ変換手段からのデジタル信号にフィルタリング
処理を行うフィルタ手段と、前記フィルタ手段からの出
力信号に前記ＣＰＵから与えられたプログラムに応じて
振幅調整を行うプログラマブルゲイン調整手段と、前記
プログラマブルゲイン調整手段からの出力信号をアナロ
グ信号に変換するデジタル／アナログ（以下Ｄ／Ａ）変
換手段と、前記Ｄ／Ａ変換手段からの出力信号により走
査速度変調用コイル（以下ＶＭコイル）を駆動するドラ
イブ手段とを備えたことを特徴としたものであり、複数
の映像信号のモードに応じた速度変調処理を行う際、そ
れぞれのモードに応じた速度変調手段（例えばゲイン調
整手段）をハード的に用意する必要がなく、１つのプロ
グラマブルな速度変調手段（例えばプログラマブルゲイ
ン調整手段）で複数の映像信号のモードに応じた速度変
調処理を行うことができる。
【００１６】つぎに、本発明の請求項６に記載の速度変
調回路は、入力されたアナログ映像信号をデジタル映像
信号に変換する第１のアナログ／デジタル（以下Ａ／
Ｄ）変換手段と、入力されたアナログ映像信号または前
記第１のＡ／Ｄ変換手段からのデジタル映像信号から映
像信号のモードを判別する映像モード判別手段と、映像
信号のモードに応じた複数のプログラムを格納するプロ
グラムメモリー手段と、前記映像モード判別手段からの
判別信号に応じて前記プログラムメモリー手段からプロ
グラムを選択してプログラマブルゲイン調整手段に与え
るＣＰＵと、前記Ａ／Ｄ変換手段からのデジタル信号に
フィルタリング処理を行うフィルタ手段と、前記フィル
タ手段からの出力信号に前記ＣＰＵから与えられたプロ
グラムに応じて振幅調整を行うプログラマブルゲイン調
整手段と、前記プログラマブルゲイン調整手段からの出
力信号をアナログ信号に変換するデジタル／アナログ
（以下Ｄ／Ａ）変換手段と、前記Ｄ／Ａ変換手段からの
出力信号により走査速度変調用コイル（以下ＶＭコイ
ル）を駆動するドライブ手段と、前記ドライブ手段から
ＶＭコイルに流れる電流を読みとり電流値を電圧値に変
換する電流／電圧変換手段と、前記電流／電圧変換手段
からの出力信号をデジタル値に変換する第２のアナログ
／デジタル変換手段と、前記第２のＡ／Ｄ変換手段から
の出力信号の電圧レベルを検出し前記ＣＰＵに検出信号
を出力するレベル検出手段を備えたことを特徴としたも
のであり、複数の映像信号のモードに応じた速度変調処
理を行う際、それぞれのモードに応じた速度変調手段
（例えばゲイン調整手段）をハード的に用意する必要が
なく、１つのプログラマブルな速度変調手段（例えばプ
ログラマブルゲイン調整手段）で複数の映像信号のモー
ドに応じた速度変調処理を行うことができ、また、前記
ドライブ手段の中のドライブ電流に応じて前記プログラ
マブルな速度変調手段の特性を変更することができる。
【００１７】（実施の形態１）以下、本発明の第１の実
施の形態について図面を参照しながら説明する。
【００１８】図１において、１はアナログ／デジタル変
換（以下、Ａ／Ｄ変換と記す）手段、２は映像モード判
別手段、３はプログラマブルフィルタ手段、４はゲイン
調整手段、５はＣＰＵ、６はプログラマブルＲＯＭ（以
下、ＰＲＯＭと記す）、７はＲＡＭ、８はデジタル／ア
ナログ変換（以下、Ｄ／Ａ変換と記す）手段、９はドラ
イブ手段である。
【００１９】以上のように構成された速度変調回路につ
いて、その動作を説明する。入力されたアナログ映像信
号はＡ／Ｄ変換手段１及び映像モード判別手段２に入力
される。Ａ／Ｄ変換手段１では、送られてきたアナログ
映像信号をデジタル映像信号に変換し、プログラマブル
フィルタ手段３と映像モード判別手段２に出力される。
映像モード判別手段２では、送られてきたアナログ映像
信号またはデジタル映像信号から入力された映像信号の
モードを判別し、ＣＰＵ５にその情報を出力する。
【００２０】ＣＰＵ５では、ＰＲＯＭ６の中にあらかじ
め記憶されている複数のプログラムの中から、送られて
きた映像モードに応じたプログラムを選択して読み出し
を行いＲＡＭに書き込む。その後、ＣＰＵ５はＲＡＭ７
に書き込んだプログラムを読み出してプログラマブルフ
ィルタ手段３に出力する。プログラマブルフィルタ手段
３では送られてきたプログラムに応じてフィルタ回路を
構成し、Ａ／Ｄ変換手段１から送られてきたデジタル映
像信号に映像信号のモードに応じたフィルタリング処理
を行ってゲイン調整手段４に出力する。
【００２１】ゲイン調整手段４では、プログラマブルフ
ィルタ手段３から送られてきた信号にゲイン調整を行っ
てＤ／Ａ変換手段８に出力する。Ｄ／Ａ変換手段８では
ゲイン調整手段４から送られてきた信号をアナログ信号
に変換して、ドライブ手段９に出力する。ドライブ手段
９では、Ｄ／Ａ変換手段８から送られてきた信号に応じ
てＶＭコイルを駆動し走査速度変調を行う。
【００２２】以上のように本実施形態によれば、複数の
映像信号のモードに応じた速度変調処理を行う際、それ
ぞれのモードに応じた速度変調手段（例えばフィルタ手
段）をハード的に用意する必要がなく、１つのプログラ
マブルな速度変調手段（例えばプログラマブルフィルタ
手段）で複数の映像信号のモードに応じた速度変調処理
を行うことができる。
【００２３】（実施の形態２）つぎに、本発明の第２の
実施の形態について図面を参照しながら説明する。
【００２４】図２において、１’は第１のアナログ／デ
ジタル変換（以下Ａ／Ｄ変換）手段、１０は電流／電圧
変換手段、１１は第２のＡ／Ｄ変換手段、１２はレベル
検出手段である。ここで、前述した実施の形態１と同じ
構成については同じ符号を用い、説明を省略する。
【００２５】以上のように構成された速度変調回路につ
いて、その動作を説明する。入力された映像信号のモー
ドに応じて走査速度変調処理を行う動作は（実施の形態
１）で述べた動作と同じである。この時、ドライブ手段
９においてＶＭコイルを駆動した時の駆動電流の電流値
を電流／電圧変換手段に出力する。電流／電圧変換手段
では、送られてきた駆動電流の電流値を電圧値に変換し
第２のＡ／Ｄ変換手段１１に出力する。Ａ／Ｄ変換手段
１１では、送られてきた電圧値をデジタルデータに変換
しレベル検出手段１２に出力する。レベル検出手段１２
では、送られてきたデジタルデータのレベルを検出し、
その検出結果をＣＰＵ５に出力する。ここでＣＰＵ５
は、レベル検出手段１２の検出結果をもとに、必要に応
じてプログラマブルフィルタ手段３の特性を変化させ
る。この一連の動作を繰り返し行うことにより良好な特
性を有した走査速度変調処理を実現することができる。
【００２６】以上のように本実施形態によれば、複数の
映像信号のモードに応じた速度変調処理を行う際、それ
ぞれのモードに応じた速度変調手段（例えばフィルタ手
段）をハード的に用意する必要がなく、１つのプログラ
マブルな速度変調手段（例えばプログラマブルフィルタ
手段）で複数の映像信号のモードに応じた速度変調処理
を行うことができるとともに、ドライブ電流を検出する
ことにより常に良好な特性を有した走査速度変調処理を
行うことができる。
【００２７】（実施の形態３）つぎに、本発明の第３の
実施の形態について図面を参照しながら説明する。
【００２８】図３において、１はアナログ／デジタル変
換（以下Ａ／Ｄ変換）手段、２は映像モード判別手段、
３’はフィルタ手段、４’はプログラマブルゲイン調整
手段、５はＣＰＵ、６はプログラマブルＲＯＭ（以下Ｐ
ＲＯＭ）、７はＲＡＭ、８はデジタル／アナログ変換
（以下Ｄ／Ａ変換）手段、９はドライブ手段である。
【００２９】以上のように構成された速度変調回路にお
いて、その動作を説明する。入力されたアナログ映像信
号はＡ／Ｄ変換手段１及び映像モード判別手段２に入力
される。Ａ／Ｄ変換手段１では、送られてきたアナログ
映像信号をデジタル映像信号に変換し、フィルタ手段と
映像モード判別手段２に出力される。映像モード判別手
段２では、送られてきたアナログ映像信号かデジタル映
像信号から入力された映像信号のモードを判別しＣＰＵ
５に出力する。ＣＰＵ５では、ＰＲＯＭ６の中にあらか
じめ記憶されている複数のプログラムの中から送られて
きた映像モードに応じたプログラムを選択して読み出し
を行いＲＡＭ７に書き込む。その後、ＣＰＵ５はＲＡＭ
７に書き込んだプログラムを読み出してプログラマブル
ゲイン調整手段４’に出力する。
【００３０】フィルタ手段３’ではＡ／Ｄ変換手段１か
ら送られてきたデジタル映像信号にフィルタリング処理
を行ってプログラマブルゲイン調整手段４’に出力す
る。プログラマブルゲイン調整手段４’では、ＣＰＵ５
から送られてきたプログラムに応じたゲイン調整回路を
構成し、フィルタ手段３’から送られてきた信号に映像
信号のモードに応じたゲイン調整を行って、Ｄ／Ａ変換
手段８に出力する。Ｄ／Ａ変換手段８ではプログラマブ
ルゲイン調整手段４’から送られてきた信号をアナログ
信号に変換してドライブ手段９に出力する。ドライブ手
段９では、Ｄ／Ａ変換手段８から送られてきた信号に応
じてＶＭコイルを駆動し、走査速度変調を行う。
【００３１】以上のように本実施形態によれば、複数の
映像信号のモードに応じた速度変調処理を行う際、それ
ぞれのモードに応じた速度変調手段（例えばゲイン調整
手段）をハード的に用意する必要がなく、１つのプログ
ラマブルな速度変調手段（例えばプログラマブルゲイン
調整手段）で複数の映像信号のモードに応じた速度変調
処理を行うことができる。
【００３２】（実施の形態４）つぎに、本発明の第４の
実施の形態について図面を参照しながら説明する。
【００３３】図４において、１’は第１のアナログ／デ
ジタル変換（以下Ａ／Ｄ変換）手段、１０は電流／電圧
変換手段、１１は第２のＡ／Ｄ変換手段、１２はレベル
検出手段である。ここで、前述した実施の形態３と同じ
構成については同じ符号を用い、説明を省略する。
【００３４】以上のように構成された速度変調回路につ
いて、その動作を説明する。入力された映像信号のモー
ドに応じて走査速度変調処理を行う動作は実施の形態３
で述べた動作と同じである。この時、ドライブ手段９に
おいてＶＭコイルを駆動した時の駆動電流の電流値を電
流／電圧変換手段１０に出力する。電流／電圧変換手段
１０では、送られてきた駆動電流の電流値を電圧値に変
換し、第２のＡ／Ｄ変換手段１１に出力する。
【００３５】Ａ／Ｄ変換手段１１では、送られてきた電
圧値をデジタルデータに変換しレベル検出手段１２に出
力する。レベル検出手段１２では、送られてきたデジタ
ルデータのレベルを検出し、その検出結果をＣＰＵ５に
出力する。ここでＣＰＵ５は、レベル検出手段の検出結
果をもとに必要に応じてプログラマブルゲイン調整手段
の特性を変化させる。この一連の動作を繰り返し行うこ
とにより良好な特性を有した走査速度変調処理を実現す
ることができる。
【００３６】以上のように本実施形態によれば、複数の
映像信号のモードに応じた速度変調処理を行う際、それ
ぞれのモードに応じた速度変調手段（例えばゲイン調整
手段）をハード的に用意する必要がなく、１つのプログ
ラマブルな速度変調手段（例えばプログラマブルゲイン
調整手段）で複数の映像信号のモードに応じた速度変調
処理を行うことができるとともに、ドライブ電流を検出
することにより常に良好な特性を有した走査速度変調処
理を行うことができる。
【００３７】
【発明の効果】以上のように、本発明の速度変調回路に
よれば、複数の映像信号のモードに応じた速度変調処理
を行う際、それぞれのモードに応じた速度変調手段をハ
ード的に用意する必要がなく、１つのプログラマブルな
速度変調手段で複数の映像信号のモードに応じた速度変
調処理を行うことができるとともに、ドライブ電流を検
出することにより常に良好な特性を有した走査速度変調
処理を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における速度変調回路ブ
ロック図
【図２】本発明の実施の形態２における速度変調回路ブ
ロック図
【図３】本発明の実施の形態３における速度変調回路ブ
ロック図
【図４】本発明の実施の形態４における速度変調回路ブ
ロック図
【図５】従来の速度変調回路の一例を示す図
【符号の説明】
１，１’ アナログ／デジタル変換手段 ２ 映像モード判別手段 ３ プログラマブルフィルタ手段 ３’ フィルタ手段 ４，２４ ゲイン調整手段 ４’ プログラマブルゲイン調整手段 ５ ＣＰＵ ６ プログラマブルＲＯＭ ７ ＲＡＭ ８ デジタル／アナログ変換手段 ９ ドライブ手段 １０ 電流／電圧変換手段 １１ 第２のアナログ／デジタル変換手段 １２ レベル検出手段 ２１ 第１のフィルタ手段 ２２ 第２のフィルタ手段 ２３ 選択手段 ２５ ドライブ手段 ２６ マイコン

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 入力された映像信号のモ―ドを判別する
    映像モード判別手段と、映像信号のモードに応じた複数
    のプログラムを格納するプログラムメモリー手段と、Ｃ
    ＰＵから与えられたプログラムに応じて様々な特性を実
    現するプログラマブルフィルタ手段と、前記映像モード
    判別手段からの判別信号に応じて前記プログラムメモリ
    ー手段からプログラムを選択して前記プログラマブルフ
    ィルタ手段に与える制御手段と、走査速度変調用コイル
    を駆動するドライブ手段を備えたことを特徴とする速度
    変調回路。
  2. 【請求項２】 入力されたアナログ映像信号またはデジ
    タル映像信号から映像信号のモードを判別する映像モー
    ド判別手段と、映像信号のモードに応じた複数のプログ
    ラムを格納するプログラムメモリー手段と、前記映像モ
    ード判別手段からの判別信号に応じて前記プログラムメ
    モリー手段からプログラムを選択してプログラマブルフ
    ィルタ手段に与えるＣＰＵと、前記ＣＰＵから与えられ
    たプログラムに応じて前記Ａ／Ｄ変換手段からのデジタ
    ル信号にフィルタリング処理を行うプログラマブルフィ
    ルタ手段と、前記プログラマブルフィルタ手段からの出
    力信号に振幅調整を行うゲイン調整手段と、前記ゲイン
    調整手段からの出力信号をアナログ信号に変換するＤ／
    Ａ変換手段と、前記Ｄ／Ａ変換手段からの出力信号によ
    り走査速度変調用コイルを駆動するドライブ手段とを備
    えたことを特徴とする速度変調回路。
  3. 【請求項３】 入力されたアナログ映像信号またはデジ
    タル映像信号から映像信号のモードを判別する映像モー
    ド判別手段と、映像信号のモードに応じた複数のプログ
    ラムを格納するプログラムメモリー手段と、前記映像モ
    ード判別手段からの判別信号に応じて前記プログラムメ
    モリー手段からプログラムを選択してプログラマブルフ
    ィルタ手段に与えるＣＰＵと、前記ＣＰＵから与えられ
    たプログラムに応じて前記デジタル映像信号にフィルタ
    リング処理を行うプログラマブルフィルタ手段と、前記
    プログラマブルフィルタ手段からの出力信号に振幅調整
    を行うゲイン調整手段と、前記ゲイン調整手段からの出
    力信号をアナログ信号に変換するＤ／Ａ変換手段と、前
    記Ｄ／Ａ変換手段からの出力信号により走査速度変調用
    コイルを駆動するドライブ手段と、前記ドライブ手段か
    ら走査速度変調用コイルに流れる電流を読みとり電流値
    を電圧値に変換する電流／電圧変換手段と、前記電流／
    電圧変換手段からの出力信号をデジタル値に変換するＡ
    ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からの出力信号の
    電圧レベルを検出し前記ＣＰＵに検出信号を出力するレ
    ベル検出手段を備えたことを特徴とする速度変調回路。
  4. 【請求項４】 入力された映像信号のモ―ドを判別する
    映像モード判別手段と、ＣＰＵから与えられたプログラ
    ムに応じて様々なゲイン調整を実現するプログラマブル
    ゲイン調整手段と、映像信号のモードに応じた複数のプ
    ログラムを格納するプログラムメモリー手段と、前記映
    像モード判別手段からの判別信号に応じて前記プログラ
    ムメモリー手段からプログラムを選択して前記プログラ
    マブルゲイン調整手段に与える制御手段と、走査速度変
    調用コイルを駆動するドライブ手段を備えたことを特徴
    とする速度変調回路。
  5. 【請求項５】 入力されたアナログ映像信号をデジタル
    映像信号に変換するアナログ／デジタル（以下Ａ／Ｄ）
    変換手段と、入力されたアナログ映像信号または前記Ａ
    ／Ｄ変換手段からのデジタル映像信号から映像信号のモ
    ードを判別する映像モード判別手段と、映像信号のモー
    ドに応じた複数のプログラムを格納するプログラムメモ
    リー手段と、前記映像モード判別手段からの判別信号に
    応じて前記プログラムメモリー手段からプログラムを選
    択してプログラマブルゲイン調整手段に与えるＣＰＵ
    と、前記Ａ／Ｄ変換手段からのデジタル信号にフィルタ
    リング処理を行うフィルタ手段と、前記フィルタ手段か
    らの出力信号に前記ＣＰＵから与えられたプログラムに
    応じて振幅調整を行うプログラマブルゲイン調整手段
    と、前記プログラマブルゲイン調整手段からの出力信号
    をアナログ信号に変換するデジタル／アナログ（以下Ｄ
    ／Ａ）変換手段と、前記Ｄ／Ａ変換手段からの出力信号
    により走査速度変調用コイル（以下ＶＭコイル）を駆動
    するドライブ手段とを備えたことを特徴とする速度変調
    回路。
  6. 【請求項６】 入力されたアナログ映像信号をデジタル
    映像信号に変換する第１のアナログ／デジタル（以下Ａ
    ／Ｄ）変換手段と、入力されたアナログ映像信号または
    前記第１のＡ／Ｄ変換手段からのデジタル映像信号から
    映像信号のモードを判別する映像モード判別手段と、映
    像信号のモードに応じた複数のプログラムを格納するプ
    ログラムメモリー手段と、前記映像モード判別手段から
    の判別信号に応じて前記プログラムメモリー手段からプ
    ログラムを選択してプログラマブルゲイン調整手段に与
    えるＣＰＵと、前記Ａ／Ｄ変換手段からのデジタル信号
    にフィルタリング処理を行うフィルタ手段と、前記フィ
    ルタ手段からの出力信号に前記ＣＰＵから与えられたプ
    ログラムに応じて振幅調整を行うプログラマブルゲイン
    調整手段と、前記プログラマブルゲイン調整手段からの
    出力信号をアナログ信号に変換するデジタル／アナログ
    （以下Ｄ／Ａ）変換手段と、前記Ｄ／Ａ変換手段からの
    出力信号により走査速度変調用コイル（以下ＶＭコイ
    ル）を駆動するドライブ手段と、前記ドライブ手段から
    ＶＭコイルに流れる電流を読みとり電流値を電圧値に変
    換する電流／電圧変換手段と、前記電流／電圧変換手段
    からの出力信号をデジタル値に変換する第２のアナログ
    ／デジタル変換手段と、前記第２のＡ／Ｄ変換手段から
    の出力信号の電圧レベルを検出し前記ＣＰＵに検出信号
    を出力するレベル検出手段を備えたことを特徴とする速
    度変調回路。
JP8078560A 1996-01-10 1996-04-01 速度変調回路 Pending JPH09270972A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP8078560A JPH09270972A (ja) 1996-04-01 1996-04-01 速度変調回路
TW085115426A TW373402B (en) 1996-01-10 1996-12-13 Television receiver
EP97100011A EP0784402A3 (en) 1996-01-10 1997-01-02 Television receiver
US08/780,253 US5982449A (en) 1996-01-10 1997-01-08 Television receiver that provides gradation correction using a CPU
CNB971021015A CN1148957C (zh) 1996-01-10 1997-01-08 电视接收机
MYPI97000068A MY115654A (en) 1996-01-10 1997-01-08 Television receiver
KR1019970000340A KR100338901B1 (ko) 1996-01-10 1997-01-09 텔레비젼수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8078560A JPH09270972A (ja) 1996-04-01 1996-04-01 速度変調回路

Publications (1)

Publication Number Publication Date
JPH09270972A true JPH09270972A (ja) 1997-10-14

Family

ID=13665299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8078560A Pending JPH09270972A (ja) 1996-01-10 1996-04-01 速度変調回路

Country Status (1)

Country Link
JP (1) JPH09270972A (ja)

Similar Documents

Publication Publication Date Title
US20060114334A1 (en) Image pickup apparatus with function of rate conversion processing and control method therefor
JPH04318516A (ja) 液晶パネル駆動装置
JPS63257330A (ja) 各種レベルを有する信号のａ／ｄ変換回路装置
JPH09270972A (ja) 速度変調回路
JP4900265B2 (ja) 画像処理装置、画像処理方法およびプログラム
KR950014899B1 (ko) 비디오 테이프 녹화상태 판별회로
JP2603961B2 (ja) 電子スチルカメラ
KR100200865B1 (ko) 문서화상 독취장치
JP2002320168A (ja) 映像表示装置
JPH06333068A (ja) データシンボル読み取り装置
JP3392934B2 (ja) データシンボル読み取り装置
JPS62235974A (ja) 光量制御装置
JPH06333079A (ja) データシンボル読み取り装置
JPH0723418A (ja) 映像信号記録装置
JP2746083B2 (ja) Ｄ／ａ変換回路
JPH09200607A (ja) 撮像装置
JPH08321049A (ja) フォーカスバランス自動調整装置
JPH07302489A (ja) ビデオデッキ用ｃｄ−ｒｏｍアダプタ
JPH1138045A (ja) デジタルオシロスコープ
JPH06333078A (ja) データシンボル読み取り装置
JPH06333077A (ja) データシンボル読み取り装置
JPH05207278A (ja) 画像読取装置
JPH0772377A (ja) 顕微鏡自動焦点装置
JPH06333075A (ja) データシンボル読み取り装置
JPH01269103A (ja) 状態遷移制御装置