JPH09270555A - 発光素子駆動回路及びこれを有する発光装置 - Google Patents
発光素子駆動回路及びこれを有する発光装置Info
- Publication number
- JPH09270555A JPH09270555A JP7794196A JP7794196A JPH09270555A JP H09270555 A JPH09270555 A JP H09270555A JP 7794196 A JP7794196 A JP 7794196A JP 7794196 A JP7794196 A JP 7794196A JP H09270555 A JPH09270555 A JP H09270555A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- circuit
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/395—Linear regulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明は発光素子駆動回路及びこれを有する
発光装置に関し、正電源で発光素子を駆動した場合に雑
音の影響を受けることなく高速に動作できるようにする
ことを課題とする。 【解決手段】 発光素子３１のアノード側に接続され、
入力信号に応じて前記発光素子にパルス電流及びバイア
ス電流を供給する駆動トランジスタ３３と、駆動トラン
ジスタのパルス電流及びバイアス電流を調整するための
抵抗３２とを有し、前記発光素子のカソード側は接地
（ＧＮＤ）されている。
発光装置に関し、正電源で発光素子を駆動した場合に雑
音の影響を受けることなく高速に動作できるようにする
ことを課題とする。 【解決手段】 発光素子３１のアノード側に接続され、
入力信号に応じて前記発光素子にパルス電流及びバイア
ス電流を供給する駆動トランジスタ３３と、駆動トラン
ジスタのパルス電流及びバイアス電流を調整するための
抵抗３２とを有し、前記発光素子のカソード側は接地
（ＧＮＤ）されている。
Description
【０００１】
【発明の属する技術分野】本発明は発光素子駆動回路及
びこれを有する発光装置に関し、特に正電源で発光素子
を駆動した場合に雑音の影響を受けることなく高速に動
作できる発光素子駆動回路及びこれを有する発光装置に
関する。
びこれを有する発光装置に関し、特に正電源で発光素子
を駆動した場合に雑音の影響を受けることなく高速に動
作できる発光素子駆動回路及びこれを有する発光装置に
関する。
【０００２】近年、光通信や光ディスク装置等の発達に
伴い、半導体レーザ等の発光素子が多用されている。例
えば、光中継器において、電気信号を光信号に変換する
のに半導体レーザ等の発光素子が使用されている。発光
素子駆動回路は、発光素子特に半導体レーザを駆動する
ための回路で、信号となるパルス（駆動）電流と発光獅
子にしきい値を与えるためのバイアス電流を供給してい
る。従来、装置の電源として負電源を用い、発光素子の
駆動方式として電流引き込み型を用いるのが一般的であ
ったが、近年の電源の正電源化に伴い、高速動作可能な
電流流し込み型の回路構成が必要とされている。また、
加入者系や装置内接続等に光素子及びモジュールを用い
るためには低コスト化が必須であるが、従来は発光素子
を駆動するために専用の発光素子駆動用ＩＣを使用する
ことが多く、低コスト化が難しい。
伴い、半導体レーザ等の発光素子が多用されている。例
えば、光中継器において、電気信号を光信号に変換する
のに半導体レーザ等の発光素子が使用されている。発光
素子駆動回路は、発光素子特に半導体レーザを駆動する
ための回路で、信号となるパルス（駆動）電流と発光獅
子にしきい値を与えるためのバイアス電流を供給してい
る。従来、装置の電源として負電源を用い、発光素子の
駆動方式として電流引き込み型を用いるのが一般的であ
ったが、近年の電源の正電源化に伴い、高速動作可能な
電流流し込み型の回路構成が必要とされている。また、
加入者系や装置内接続等に光素子及びモジュールを用い
るためには低コスト化が必須であるが、従来は発光素子
を駆動するために専用の発光素子駆動用ＩＣを使用する
ことが多く、低コスト化が難しい。
【０００３】
【従来の技術】図１８は、従来の発光素子駆動回路を示
す図である。図１８に示す構成は負電源で発光素子を駆
動する電流引き込み型である。発光素子１３のアノード
はグランド（接地）ＧＮＤに接続され、カソードは定電
流源１２に接続された発光素子駆動回路１１に接続され
ている。定電流源１２の一端は負電源Ｖssに接続されて
いる。入力信号ＤＡＴＡが発光素子駆動回路１１に与え
られ、発光素子１３をオン・オフする。発光素子駆動回
路１１が電流を引き込む。この電流はパルス電流Ｉp と
バイアス電流Ｉb である。
す図である。図１８に示す構成は負電源で発光素子を駆
動する電流引き込み型である。発光素子１３のアノード
はグランド（接地）ＧＮＤに接続され、カソードは定電
流源１２に接続された発光素子駆動回路１１に接続され
ている。定電流源１２の一端は負電源Ｖssに接続されて
いる。入力信号ＤＡＴＡが発光素子駆動回路１１に与え
られ、発光素子１３をオン・オフする。発光素子駆動回
路１１が電流を引き込む。この電流はパルス電流Ｉp と
バイアス電流Ｉb である。
【０００４】図１９は、従来の罰の発光素子駆動回路を
示す図である。発光素子のカソードは負電源Ｖssに接続
され、アノードが発光素子駆動回路１１に接続されてい
る。図１９に示す構成では、発光素子駆動回路１１はＰ
ＮＰトランジスタ１４と抵抗Ｒとを有する。エミッタは
抵抗Ｒを介してグランドＧＮＤに接続され、コレクタは
発光素子１３のアノードに接続されている。入力信号Ｄ
ＡＴＡはトランジスタ１４のベースに与えられている。
発光素子駆動回路１１は発光素子１３に電流を供給する
電流流し込み型である。
示す図である。発光素子のカソードは負電源Ｖssに接続
され、アノードが発光素子駆動回路１１に接続されてい
る。図１９に示す構成では、発光素子駆動回路１１はＰ
ＮＰトランジスタ１４と抵抗Ｒとを有する。エミッタは
抵抗Ｒを介してグランドＧＮＤに接続され、コレクタは
発光素子１３のアノードに接続されている。入力信号Ｄ
ＡＴＡはトランジスタ１４のベースに与えられている。
発光素子駆動回路１１は発光素子１３に電流を供給する
電流流し込み型である。
【０００５】図１８及び図１９に示す構成はいずれも負
電源の利用を前提に設計されたものであるが、図中のか
っこ中に示すように、グランドＧＮＤに代えて正電源Ｖ
ccを接続し、負電源Ｖssに代えてグランドＧＮＤに接続
することが考えられる。
電源の利用を前提に設計されたものであるが、図中のか
っこ中に示すように、グランドＧＮＤに代えて正電源Ｖ
ccを接続し、負電源Ｖssに代えてグランドＧＮＤに接続
することが考えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ようにして正電源を用いた場合には以下の問題点が生じ
る。図１８に示す電流引き込み型の回路を正電源で使用
すると、発光素子１３のカソード及びアノードとも接地
されなくなり、いわゆるフローティング状態となる。発
光素子１３がフローティング状態にあると、電源ノイズ
等の影響を受け、動作の安定性に問題がある。
ようにして正電源を用いた場合には以下の問題点が生じ
る。図１８に示す電流引き込み型の回路を正電源で使用
すると、発光素子１３のカソード及びアノードとも接地
されなくなり、いわゆるフローティング状態となる。発
光素子１３がフローティング状態にあると、電源ノイズ
等の影響を受け、動作の安定性に問題がある。
【０００７】図１９に示す電流流し込み型の回路を正電
源で使用すると、発光素子駆動回路１１のトランジスタ
１４をＰＮＰトランジスタで構成しなければならず、高
速動作ができないという問題点がある。従って、本発明
は上記従来技術の問題点を解決し、正電源で発光素子を
駆動した場合に雑音の影響を受けることなく高速に動作
できる発光素子駆動回路及びこれを有する発光装置を提
供することを目的とする。
源で使用すると、発光素子駆動回路１１のトランジスタ
１４をＰＮＰトランジスタで構成しなければならず、高
速動作ができないという問題点がある。従って、本発明
は上記従来技術の問題点を解決し、正電源で発光素子を
駆動した場合に雑音の影響を受けることなく高速に動作
できる発光素子駆動回路及びこれを有する発光装置を提
供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発光素
子駆動回路は、発光素子のアノード側に接続され、入力
信号に応じて前記発光素子にパルス電流及びバイアス電
流を供給する駆動トランジスタ（発明の実施の形態中の
駆動トランジスタ３３に相当する）と、該駆動トランジ
スタのパルス電流及びバイアス電流を調整するための抵
抗（抵抗３２に相当する）とを有し、前記発光素子のカ
ソード側は最低電位に接続されている（例えば接地され
ている（ＧＮＤ））ことを特徴とする。これにより、正
電源で発光素子を駆動してもカソード側が最低電位に接
続されている（接地されている）ので雑音の影響を受け
ることなく、また駆動トランジスタを高速動作可能なタ
イプのトランジスタ（例えば、ＮＰＮトランジスタ）で
構成できる。更に、抵抗の値を選択することで所要のパ
ルス電流及びバイアス電流を設定することができる。
子駆動回路は、発光素子のアノード側に接続され、入力
信号に応じて前記発光素子にパルス電流及びバイアス電
流を供給する駆動トランジスタ（発明の実施の形態中の
駆動トランジスタ３３に相当する）と、該駆動トランジ
スタのパルス電流及びバイアス電流を調整するための抵
抗（抵抗３２に相当する）とを有し、前記発光素子のカ
ソード側は最低電位に接続されている（例えば接地され
ている（ＧＮＤ））ことを特徴とする。これにより、正
電源で発光素子を駆動してもカソード側が最低電位に接
続されている（接地されている）ので雑音の影響を受け
ることなく、また駆動トランジスタを高速動作可能なタ
イプのトランジスタ（例えば、ＮＰＮトランジスタ）で
構成できる。更に、抵抗の値を選択することで所要のパ
ルス電流及びバイアス電流を設定することができる。
【０００９】請求項２に記載の発明は、請求項１の駆動
トランジスタが、前記入力信号に所定の信号処理を施す
ロジック回路（ロジック回路３４に相当）に含まれるト
ランジスタであることを特徴とする。すなわち、直接発
光素子を駆動（変調）することができるので、従来必要
であった駆動用のＩＣを用いる必要がなくなり、回路を
小型化することができる。
トランジスタが、前記入力信号に所定の信号処理を施す
ロジック回路（ロジック回路３４に相当）に含まれるト
ランジスタであることを特徴とする。すなわち、直接発
光素子を駆動（変調）することができるので、従来必要
であった駆動用のＩＣを用いる必要がなくなり、回路を
小型化することができる。
【００１０】請求項３に記載の発明は、請求項１又は２
の記載において、前記発光素子に接続され、前記パルス
電流及びバイアス電流の少なくとも一方を調整するため
の回路（ダイオード３５、定電流源３６、π型抵抗減衰
器３７、抵抗分割回路３８、差動増幅回路３９、定電圧
源４１に相当する）を有することを特徴とする。前記抵
抗に加え、このような回路を設けることにより、パルス
電流又はバイアス電流の設定範囲を拡大することができ
る。
の記載において、前記発光素子に接続され、前記パルス
電流及びバイアス電流の少なくとも一方を調整するため
の回路（ダイオード３５、定電流源３６、π型抵抗減衰
器３７、抵抗分割回路３８、差動増幅回路３９、定電圧
源４１に相当する）を有することを特徴とする。前記抵
抗に加え、このような回路を設けることにより、パルス
電流又はバイアス電流の設定範囲を拡大することができ
る。
【００１１】請求項４に記載の発明は、請求項１又は２
の記載において、レベルシフト回路（ダイオード３５に
相当する）を前記抵抗と直列に設けることで、前記バイ
アス電流を調整可能としたものである。これにより、抵
抗で設定されるバイアス電流の範囲をレベルシフト回路
のレベルシフト量に応じて調整することができる。
の記載において、レベルシフト回路（ダイオード３５に
相当する）を前記抵抗と直列に設けることで、前記バイ
アス電流を調整可能としたものである。これにより、抵
抗で設定されるバイアス電流の範囲をレベルシフト回路
のレベルシフト量に応じて調整することができる。
【００１２】請求項５に記載の発明は、請求項１又は２
の記載において、前記発光素子に接続される定電流源
（定電流源３６に相当）を設け、該定電流源から前記発
光素子にバイアス電流を供給することで、前記抵抗によ
りパルス電流の値を設定可能とすることを特徴とする。
の記載において、前記発光素子に接続される定電流源
（定電流源３６に相当）を設け、該定電流源から前記発
光素子にバイアス電流を供給することで、前記抵抗によ
りパルス電流の値を設定可能とすることを特徴とする。
【００１３】請求項６に記載の発明は、請求項１の記載
において、前記駆動トランジスタのバイアス電圧を制御
する制御回路（π型抵抗減衰器３７、抵抗分割回路３
８、差動増幅回路３９、定電圧源４１に相当する）を設
け、該バイアス電圧により前記パルス電流の値を調整可
能とすることを特徴とする。
において、前記駆動トランジスタのバイアス電圧を制御
する制御回路（π型抵抗減衰器３７、抵抗分割回路３
８、差動増幅回路３９、定電圧源４１に相当する）を設
け、該バイアス電圧により前記パルス電流の値を調整可
能とすることを特徴とする。
【００１４】請求項７に記載の発明は、請求項６の記載
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を減衰させる抵抗減衰器（π
型抵抗減衰器３７に相当）を有し、該抵抗減衰器で設定
される電圧に応じて前記駆動トランジスタのバイアス電
圧を制御することを特徴とする。
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を減衰させる抵抗減衰器（π
型抵抗減衰器３７に相当）を有し、該抵抗減衰器で設定
される電圧に応じて前記駆動トランジスタのバイアス電
圧を制御することを特徴とする。
【００１５】請求項８に記載の発明は、請求項６の記載
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を抵抗分割する抵抗分割回路
（抵抗分割回路３８に相当）を有し、該抵抗分割回路で
設定される電圧に応じて前記駆動トランジスタのバイア
ス電圧を制御することを特徴とする。
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を抵抗分割する抵抗分割回路
（抵抗分割回路３８に相当）を有し、該抵抗分割回路で
設定される電圧に応じて前記駆動トランジスタのバイア
ス電圧を制御することを特徴とする。
【００１６】請求項９に記載の発明は、請求項６の記載
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を入力とする差動増幅回路
（差動増幅回路３９に相当）を有し、該差動増幅回路が
出力する電圧に応じて前記駆動トランジスタのバイアス
電圧を制御することを特徴とする。
において、前記制御回路は、入力信号に所定の信号処理
を施すロジック回路の出力を入力とする差動増幅回路
（差動増幅回路３９に相当）を有し、該差動増幅回路が
出力する電圧に応じて前記駆動トランジスタのバイアス
電圧を制御することを特徴とする。
【００１７】請求項１０に記載の発明は、請求項６ない
し９のいずれか一項記載において、前記制御回路が出力
するバイアス電圧を電源の変動にかかわらず一定に制御
する電源変動補償回路（電源変動補償回路４０に相当す
る）を有することを特徴とする。
し９のいずれか一項記載において、前記制御回路が出力
するバイアス電圧を電源の変動にかかわらず一定に制御
する電源変動補償回路（電源変動補償回路４０に相当す
る）を有することを特徴とする。
【００１８】請求項１１に記載の発明は、請求項８の記
載において、前記抵抗分割回路が設定するバイアス電圧
を調整するための定電圧源（定電圧源４１に相当する）
を該抵抗分割回路に直列に接続したことを特徴とする。
請求項１２に記載の発明は、請求項８の記載において、
前記抵抗分割回路は可変抵抗を含むことを特徴とする。
これにより、バイアス電圧の調整を容易に行うことがで
きる。
載において、前記抵抗分割回路が設定するバイアス電圧
を調整するための定電圧源（定電圧源４１に相当する）
を該抵抗分割回路に直列に接続したことを特徴とする。
請求項１２に記載の発明は、請求項８の記載において、
前記抵抗分割回路は可変抵抗を含むことを特徴とする。
これにより、バイアス電圧の調整を容易に行うことがで
きる。
【００１９】請求項１３に記載の発明は、前記駆動トラ
ンジスタがＮＰＮトランジスタであることを特徴とす
る。これにより、発光素子を高速に駆動できる。請求項
１４に記載の発明は、前記電源は正電源であることを特
徴とする。これにより、近年の電源電圧の正電源化に対
応することができる。
ンジスタがＮＰＮトランジスタであることを特徴とす
る。これにより、発光素子を高速に駆動できる。請求項
１４に記載の発明は、前記電源は正電源であることを特
徴とする。これにより、近年の電源電圧の正電源化に対
応することができる。
【００２０】請求項１５に記載の発明は、請求項４ない
し１４のいずれか一項記載において、発光素子駆動回路
の入力信号に所定の信号処理を施して前記駆動トランジ
スタのオン・オフを制御するロジック回路（ロジック回
路３４に相当する）を有することを特徴とする。ロジッ
ク回路内のトランジスタを駆動トランジスタとして利用
する構成ではないが、駆動トランジスタと抵抗とを有す
る簡易な回路で、請求項１に記載の発明と同様の効果が
得られる。
し１４のいずれか一項記載において、発光素子駆動回路
の入力信号に所定の信号処理を施して前記駆動トランジ
スタのオン・オフを制御するロジック回路（ロジック回
路３４に相当する）を有することを特徴とする。ロジッ
ク回路内のトランジスタを駆動トランジスタとして利用
する構成ではないが、駆動トランジスタと抵抗とを有す
る簡易な回路で、請求項１に記載の発明と同様の効果が
得られる。
【００２１】請求項１６に記載の発光装置は、発光素子
（発光素子３１に相当）と、入力信号を受ける入力端子
（入力端子５２に相当）と、前記発光素子を駆動する発
光素子駆動回路（図１ないし図１６の構成及びこれらの
任意な組み合わせに相当）と、前記発光素子が発光した
光を外部に出力するための出力部（コネクタ５５又はコ
ネクタ５５に代わるウィンドウに相当）とを有し、前記
発光素子駆動回路は請求項１ないし１５のいずれか一項
記載のものであることを特徴とする。これにより、請求
項１ないし１５に記載の発明の効果を具備する発光装置
が得られる。
（発光素子３１に相当）と、入力信号を受ける入力端子
（入力端子５２に相当）と、前記発光素子を駆動する発
光素子駆動回路（図１ないし図１６の構成及びこれらの
任意な組み合わせに相当）と、前記発光素子が発光した
光を外部に出力するための出力部（コネクタ５５又はコ
ネクタ５５に代わるウィンドウに相当）とを有し、前記
発光素子駆動回路は請求項１ないし１５のいずれか一項
記載のものであることを特徴とする。これにより、請求
項１ないし１５に記載の発明の効果を具備する発光装置
が得られる。
【００２２】
【発明の実施の形態】図１は、本発明の第１の実施の形
態の概要を示す図である。本発明の発光素子駆動回路は
発光素子３１を駆動するもので、抵抗３２及び駆動トラ
ンジスタ３３を有する。発光素子３１は、例えば波長７
８０ｎｍの半導体レーザダイオードである。駆動トラン
ジスタ３３はロジック回路３４の出力段（出力バッフ
ァ）のトランジスタであり、ＮＰＮバイポーラトランジ
スタ又は電界効果トランジスタである。この駆動トラン
ジスタ３３は、正電源Ｖccに接続されている。ロジック
回路３３は、入力信号ＤＡＴＡに所定の信号処理（例え
ば、波形整形、符号化、多重化等）を施すものである。
発光素子３１を駆動する（パルス電流Ｉp 及びバイアス
電流Ｉb を供給する）駆動トランジスタ３３がロジック
回路３４の一部のトランジスタを利用している（直接駆
動又は直接変調）点は、第１の実施の形態の特徴の１つ
である。すなわち、ロジック回路３４で直接発光素子３
１を駆動することで構成が簡単になる。
態の概要を示す図である。本発明の発光素子駆動回路は
発光素子３１を駆動するもので、抵抗３２及び駆動トラ
ンジスタ３３を有する。発光素子３１は、例えば波長７
８０ｎｍの半導体レーザダイオードである。駆動トラン
ジスタ３３はロジック回路３４の出力段（出力バッフ
ァ）のトランジスタであり、ＮＰＮバイポーラトランジ
スタ又は電界効果トランジスタである。この駆動トラン
ジスタ３３は、正電源Ｖccに接続されている。ロジック
回路３３は、入力信号ＤＡＴＡに所定の信号処理（例え
ば、波形整形、符号化、多重化等）を施すものである。
発光素子３１を駆動する（パルス電流Ｉp 及びバイアス
電流Ｉb を供給する）駆動トランジスタ３３がロジック
回路３４の一部のトランジスタを利用している（直接駆
動又は直接変調）点は、第１の実施の形態の特徴の１つ
である。すなわち、ロジック回路３４で直接発光素子３
１を駆動することで構成が簡単になる。
【００２３】ロジック回路３４の出力は抵抗３２で終端
されている。後述するように、抵抗３２によりパルス電
流及びバイアス電流を供給することが可能となる。発光
素子３１のアノードは抵抗３２の一端に接続され、カソ
ードは接地（ＧＮＤ）されている。発光素子３１のカソ
ードが接地されているので、フローティング状態を回避
でき、電源雑音等の影響を受けることがない。
されている。後述するように、抵抗３２によりパルス電
流及びバイアス電流を供給することが可能となる。発光
素子３１のアノードは抵抗３２の一端に接続され、カソ
ードは接地（ＧＮＤ）されている。発光素子３１のカソ
ードが接地されているので、フローティング状態を回避
でき、電源雑音等の影響を受けることがない。
【００２４】ここで、抵抗３２の作用について詳述す
る。正電源の電源電圧をＶcc、ロジック回路３４の出力
ハイレベルをＶout(H)、出力ローレベルをＶout(L)、発
光素子３１のビルト・イン電圧をφLD、Ｉp 及びＩ b の
電流値を設定するための抵抗３２の抵抗値をＲＬＤとす
ると、パスル電流Ｉ p 及びバイアス電流Ｉb は以下の式
で表される。 Ｉb ＝（Ｖcc−Ｖout(L)−φLD）／ＲＬＤ （１） Ｉp ＝（Ｖcc−Ｖout(H)−φLD）／ＲＬＤ−Ｉb （２） 例えば、Ｖcc＝５Ｖ、所要バイアス電流Ｉb ＝３０ｍＡ
とすると、ロジック回路３４がＰ−ＥＣＬロジック回路
の場合、その出力ローレベルはおよそ３．３Ｖであるか
ら、抵抗３２の抵抗値はＲＬＤ＝７５Ωと算出できる。
これより、パルス電流Ｉp は１１ｍＡとなる。ロジック
回路３４の出力振幅幅は一般に０．８Ｖ〜１．０Ｖであ
ることから、パルス電流Ｉp とバイアス電流Ｉb のどち
らかを決めると他方も一意的に決まる。
る。正電源の電源電圧をＶcc、ロジック回路３４の出力
ハイレベルをＶout(H)、出力ローレベルをＶout(L)、発
光素子３１のビルト・イン電圧をφLD、Ｉp 及びＩ b の
電流値を設定するための抵抗３２の抵抗値をＲＬＤとす
ると、パスル電流Ｉ p 及びバイアス電流Ｉb は以下の式
で表される。 Ｉb ＝（Ｖcc−Ｖout(L)−φLD）／ＲＬＤ （１） Ｉp ＝（Ｖcc−Ｖout(H)−φLD）／ＲＬＤ−Ｉb （２） 例えば、Ｖcc＝５Ｖ、所要バイアス電流Ｉb ＝３０ｍＡ
とすると、ロジック回路３４がＰ−ＥＣＬロジック回路
の場合、その出力ローレベルはおよそ３．３Ｖであるか
ら、抵抗３２の抵抗値はＲＬＤ＝７５Ωと算出できる。
これより、パルス電流Ｉp は１１ｍＡとなる。ロジック
回路３４の出力振幅幅は一般に０．８Ｖ〜１．０Ｖであ
ることから、パルス電流Ｉp とバイアス電流Ｉb のどち
らかを決めると他方も一意的に決まる。
【００２５】図１に示す構成では、ロジック回路３４の
出力ローレベルが決まっているために、バイアス電流の
取りうる値が制限されている。また、バイアス電流Ｉb
の値より抵抗３２の値ＲＬＤを決めた場合には、ロジッ
ク回路３４の出力振幅が一定であるため、パルス電流の
取りうる値が制限されてしまう。この点を考慮して、以
下に説明する回路を設け、パルス電流及びバイアス電流
の少なくとも一方を調整可能とすることができる。
出力ローレベルが決まっているために、バイアス電流の
取りうる値が制限されている。また、バイアス電流Ｉb
の値より抵抗３２の値ＲＬＤを決めた場合には、ロジッ
ク回路３４の出力振幅が一定であるため、パルス電流の
取りうる値が制限されてしまう。この点を考慮して、以
下に説明する回路を設け、パルス電流及びバイアス電流
の少なくとも一方を調整可能とすることができる。
【００２６】図２は、本発明の第２の実施の形態を示す
図である。なお、図１に示す構成要素と同一のものには
同一の参照番号を付けてある。図２に示す構成は、図１
に示す構成においては、ロジック回路３４の出力ローレ
ベルが決まっているため、非常に小さいバイアス電流Ｉ
b を設定することが難しいという点を考慮したものであ
る。図２に示すように、すくなくとも１つ（１段）のダ
イオード３５を有するレベルシフト回路を抵抗３２に直
列に接続することで抵抗３２のロジック回路３４側の電
位を下げ、バイアス電流Ｉb を小さな値に設定可能とす
る。このときのバイアス電流Ｉb は、 Ｉb ＝（Ｖcc−Ｖout(L)−ｎ×φB −φLD）／ＲＬＤ （３） で表される。ここで、ｎはダイオードの段数、φB は１
つのダイオードのビルト・イン電圧である。なお、（Ｖ
cc−Ｖout(L)−ｎ×φB ）＜φLDとなるようにｎを設定
すれば、無バイアス変調も可能である。
図である。なお、図１に示す構成要素と同一のものには
同一の参照番号を付けてある。図２に示す構成は、図１
に示す構成においては、ロジック回路３４の出力ローレ
ベルが決まっているため、非常に小さいバイアス電流Ｉ
b を設定することが難しいという点を考慮したものであ
る。図２に示すように、すくなくとも１つ（１段）のダ
イオード３５を有するレベルシフト回路を抵抗３２に直
列に接続することで抵抗３２のロジック回路３４側の電
位を下げ、バイアス電流Ｉb を小さな値に設定可能とす
る。このときのバイアス電流Ｉb は、 Ｉb ＝（Ｖcc−Ｖout(L)−ｎ×φB −φLD）／ＲＬＤ （３） で表される。ここで、ｎはダイオードの段数、φB は１
つのダイオードのビルト・イン電圧である。なお、（Ｖ
cc−Ｖout(L)−ｎ×φB ）＜φLDとなるようにｎを設定
すれば、無バイアス変調も可能である。
【００２７】図３は、本発明の第３の実施の形態を示す
図である。なお、前述した図に示す構成要素と同一のも
のには同一の参照番号を付けてある。図３に示す構成
は、図１に示す構成において電源電圧Ｖccに対し、抵抗
３２では所要の大きなバイアス電流Ｉb を得ることがで
きない場合を考慮したものである。図３に示すように、
定電流源３６が電源Ｖccと発光素子３１のアノードとの
間に接続され、定電流源３６が所要のバイアス電流Ｉb
のかなりの部分を供給する。大きなバイアス電流Ｉb を
抵抗３２のみで生成しようとすると、発光素子３１のア
ノード電位が下がり、所要の出力ハイレベルが得られな
くなる可能性があるが、定電流源３６を設けることで、
抵抗３２による電圧降下を防ぎ、所要のパルス電流Ｉp
及びバイアス電流Ｉb を供給することができる。なお、
定電流源３６に温度特性を持たせて、温度変動による電
流量の変動を補償するようにすることができる。具体的
には、発光沿い３１の温度特性に対し正の特性を持たせ
ることで、温度の変動にかかわらず一定の光出力を得る
ことができる。
図である。なお、前述した図に示す構成要素と同一のも
のには同一の参照番号を付けてある。図３に示す構成
は、図１に示す構成において電源電圧Ｖccに対し、抵抗
３２では所要の大きなバイアス電流Ｉb を得ることがで
きない場合を考慮したものである。図３に示すように、
定電流源３６が電源Ｖccと発光素子３１のアノードとの
間に接続され、定電流源３６が所要のバイアス電流Ｉb
のかなりの部分を供給する。大きなバイアス電流Ｉb を
抵抗３２のみで生成しようとすると、発光素子３１のア
ノード電位が下がり、所要の出力ハイレベルが得られな
くなる可能性があるが、定電流源３６を設けることで、
抵抗３２による電圧降下を防ぎ、所要のパルス電流Ｉp
及びバイアス電流Ｉb を供給することができる。なお、
定電流源３６に温度特性を持たせて、温度変動による電
流量の変動を補償するようにすることができる。具体的
には、発光沿い３１の温度特性に対し正の特性を持たせ
ることで、温度の変動にかかわらず一定の光出力を得る
ことができる。
【００２８】ここで、図１に示す構成において、パルス
電流Ｉp は前記（１）及び（２）式より、 Ｉp ＝（Ｖout(H)−Ｖout(L)）／ＲＬＤ （４） と表すことができる。図１の構成においてバイアス電流
Ｉb の値により抵抗３２の抵抗値ＲＬＤを決めた場合に
は、ロジック回路３４の出力振幅（Ｖout(H)−
Ｖ out(L)）が一定であるため、式（４）で規定されるパ
ルス電流Ｉp の取りうる値が制限されてしまう。以下に
説明する本発明の第４の実施の形態以降の構成は、バイ
アス電流Ｉb の設定とは別にパルス電流Ｉp をよりフレ
キシブルに設定できるようにしてある。
電流Ｉp は前記（１）及び（２）式より、 Ｉp ＝（Ｖout(H)−Ｖout(L)）／ＲＬＤ （４） と表すことができる。図１の構成においてバイアス電流
Ｉb の値により抵抗３２の抵抗値ＲＬＤを決めた場合に
は、ロジック回路３４の出力振幅（Ｖout(H)−
Ｖ out(L)）が一定であるため、式（４）で規定されるパ
ルス電流Ｉp の取りうる値が制限されてしまう。以下に
説明する本発明の第４の実施の形態以降の構成は、バイ
アス電流Ｉb の設定とは別にパルス電流Ｉp をよりフレ
キシブルに設定できるようにしてある。
【００２９】図４は、本発明の第４の実施の形態を示す
図である。図４において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図４に示
すπ型抵抗減衰器３７は、ロジック回路３４の出力振幅
（Ｖout(H)−Ｖout(L)）を減少（減衰）させ、パルス電
流Ｉp を減少させる。ロジック回路３４の出力振幅を減
少させることで、駆動トランジスタ３３のバイアス電圧
（ベース電圧又はゲート電圧）を減少させ、パルス電流
Ｉp を減少させる。π型抵抗減衰器３７は３つの抵抗Ｒ
１、Ｒ２及びＲ３を有する。抵抗Ｒ１とＲ２との接続点
は駆動トランジスタ３３の制御端子（ベース又はゲート
に相当）に接続され、抵抗Ｒ２とＲ３の接続点はロジッ
ク回路３４の出力端子に接続されている。更に、抵抗Ｒ
１の他端は電源Ｖccに接続され、抵抗Ｒ３の他端はグラ
ンドＧＮＤに接続されている。
図である。図４において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図４に示
すπ型抵抗減衰器３７は、ロジック回路３４の出力振幅
（Ｖout(H)−Ｖout(L)）を減少（減衰）させ、パルス電
流Ｉp を減少させる。ロジック回路３４の出力振幅を減
少させることで、駆動トランジスタ３３のバイアス電圧
（ベース電圧又はゲート電圧）を減少させ、パルス電流
Ｉp を減少させる。π型抵抗減衰器３７は３つの抵抗Ｒ
１、Ｒ２及びＲ３を有する。抵抗Ｒ１とＲ２との接続点
は駆動トランジスタ３３の制御端子（ベース又はゲート
に相当）に接続され、抵抗Ｒ２とＲ３の接続点はロジッ
ク回路３４の出力端子に接続されている。更に、抵抗Ｒ
１の他端は電源Ｖccに接続され、抵抗Ｒ３の他端はグラ
ンドＧＮＤに接続されている。
【００３０】なお、図４に示す構成では、ロジック回路
３４の出力振幅を減少させるために、駆動トランジスタ
３３をロジック回路３４とは別に設けている。また、抵
抗Ｒ１、Ｒ２及びＲ３のいずれか又は全てを可変抵抗と
することで、ロジック回路３４の出力振幅、よってパル
ス電流Ｉp を調整可能とするように構成することもでき
る。
３４の出力振幅を減少させるために、駆動トランジスタ
３３をロジック回路３４とは別に設けている。また、抵
抗Ｒ１、Ｒ２及びＲ３のいずれか又は全てを可変抵抗と
することで、ロジック回路３４の出力振幅、よってパル
ス電流Ｉp を調整可能とするように構成することもでき
る。
【００３１】図５は、本発明の第５の実施の形態を示す
図である。図５において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図５に示
す抵抗分割回路３８は、ロジック回路３４の出力電圧を
抵抗分割し、分割された電圧を駆動トランジスタ３３に
供給するものである。分割された電圧は、ロジック回路
３４の出力振幅（Ｖout(H)−Ｖout(L)）を減少させたも
のであり、図４に示す構成と同様に、パルス電流Ｉp を
減少させることができる。なお、図５に示す抵抗分割回
路３８は直列に接続された２つの抵抗Ｒ４及びＲ５を有
し、これらの接続点を駆動トランジスタ３３の制御端子
に接続されている。また、抵抗Ｒ４又はＲ５を可変抵抗
とし、ロジック回路３４の出力振幅、よってパルス電流
Ｉp を調整可能とするように構成することもできる。
図である。図５において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図５に示
す抵抗分割回路３８は、ロジック回路３４の出力電圧を
抵抗分割し、分割された電圧を駆動トランジスタ３３に
供給するものである。分割された電圧は、ロジック回路
３４の出力振幅（Ｖout(H)−Ｖout(L)）を減少させたも
のであり、図４に示す構成と同様に、パルス電流Ｉp を
減少させることができる。なお、図５に示す抵抗分割回
路３８は直列に接続された２つの抵抗Ｒ４及びＲ５を有
し、これらの接続点を駆動トランジスタ３３の制御端子
に接続されている。また、抵抗Ｒ４又はＲ５を可変抵抗
とし、ロジック回路３４の出力振幅、よってパルス電流
Ｉp を調整可能とするように構成することもできる。
【００３２】図６は、本発明の第６の実施の形態を示す
図である。図６において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。差動増幅
回路３９は電源ＶccとグランドＧＮＤとの間に設けら
れ、ロジック回路３４の出力を入力し、差動増幅出力を
駆動トランジスタ３３に与える。差動増幅出力は、ロジ
ック回路３４の出力振幅（Ｖout(H)−Ｖout(L)）を減少
させたものであり、図４又は図５に示す構成と同様に、
パルス電流Ｉp を減少させることができる。なお、差動
増幅回路３９の回路構成例については後述する。
図である。図６において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。差動増幅
回路３９は電源ＶccとグランドＧＮＤとの間に設けら
れ、ロジック回路３４の出力を入力し、差動増幅出力を
駆動トランジスタ３３に与える。差動増幅出力は、ロジ
ック回路３４の出力振幅（Ｖout(H)−Ｖout(L)）を減少
させたものであり、図４又は図５に示す構成と同様に、
パルス電流Ｉp を減少させることができる。なお、差動
増幅回路３９の回路構成例については後述する。
【００３３】図７は、本発明の第７の実施の形態を示す
図である。図７において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図７に示
す構成は、図４に示す構成に電源変動補償回路４０を設
けたものである。π型抵抗減衰器３７の出力（抵抗Ｒ１
とＲ２との接続点の電圧）は、電源変動補償回路４０で
電源Ｖccの電圧変動を補償する処理が施された後、駆動
トランジスタ３３にバイアス電圧として供給される。図
４に示す構成では、電源Ｖccが変動すると抵抗Ｒ１とＲ
２の接続点の電位も変動するので、パルス電流Ｉp も変
動していまう。電源変動補償回路４０はこのような電源
変動を補償して、駆動トランジスタ３３に与えるバイア
ス電圧を一定に保つ作用をする。なお、電源変動補償回
路４０の回路構成例については後述する。
図である。図７において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図７に示
す構成は、図４に示す構成に電源変動補償回路４０を設
けたものである。π型抵抗減衰器３７の出力（抵抗Ｒ１
とＲ２との接続点の電圧）は、電源変動補償回路４０で
電源Ｖccの電圧変動を補償する処理が施された後、駆動
トランジスタ３３にバイアス電圧として供給される。図
４に示す構成では、電源Ｖccが変動すると抵抗Ｒ１とＲ
２の接続点の電位も変動するので、パルス電流Ｉp も変
動していまう。電源変動補償回路４０はこのような電源
変動を補償して、駆動トランジスタ３３に与えるバイア
ス電圧を一定に保つ作用をする。なお、電源変動補償回
路４０の回路構成例については後述する。
【００３４】図８は、本発明の第８の実施の形態を示す
図である。図８において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図８に示
す構成は、図５に示す構成に定電圧源４１をグランドＧ
ＮＤと抵抗分割回路３８との間に設けたものである。図
５に示す構成では、抵抗Ｒ４に流れる電流値によって
は、抵抗Ｒ４とＲ５との接続点の電位が下がり、バイア
ス電流Ｉb を大きく設定することができない場合があ
る。定電圧源４１は上記接続点の電位、換言すれば駆動
トランジスタ３３のバイアス電圧を持ち上げる作用をす
る。これにより、駆動トランジスタ３３は適切なバイア
ス電圧で駆動され、バイアス電流Ｉb を所要の値に設定
することができる。
図である。図８において、前述した図に示す構成要素と
同一のものには同一の参照番号を付けてある。図８に示
す構成は、図５に示す構成に定電圧源４１をグランドＧ
ＮＤと抵抗分割回路３８との間に設けたものである。図
５に示す構成では、抵抗Ｒ４に流れる電流値によって
は、抵抗Ｒ４とＲ５との接続点の電位が下がり、バイア
ス電流Ｉb を大きく設定することができない場合があ
る。定電圧源４１は上記接続点の電位、換言すれば駆動
トランジスタ３３のバイアス電圧を持ち上げる作用をす
る。これにより、駆動トランジスタ３３は適切なバイア
ス電圧で駆動され、バイアス電流Ｉb を所要の値に設定
することができる。
【００３５】なお、定電圧源４１を可変定電圧源とする
ことにより、バイアス電流Ｉb をここの発光素子３１の
最適な値に調整することができる。図９は、図１に示す
構成の詳細を示す図である。ロジック回路３４として
は、例えば、モトローラ社製のＭＣ１００Ｅ４１６であ
る。この出力バッファはＮＰＮトランジスタで構成さ
れ、これを駆動トランジスタ３３として利用する。回路
構成が簡単になるとともに、ＮＰＮトランジスタは高速
で動作するので、発光素子３１を高速に駆動することが
できる。また、正電源Ｖccで駆動する構成でありなが
ら、発光素子３１のカソードはグランドＧＮＤに接続さ
れているので、雑音等の影響を受けにくい。
ことにより、バイアス電流Ｉb をここの発光素子３１の
最適な値に調整することができる。図９は、図１に示す
構成の詳細を示す図である。ロジック回路３４として
は、例えば、モトローラ社製のＭＣ１００Ｅ４１６であ
る。この出力バッファはＮＰＮトランジスタで構成さ
れ、これを駆動トランジスタ３３として利用する。回路
構成が簡単になるとともに、ＮＰＮトランジスタは高速
で動作するので、発光素子３１を高速に駆動することが
できる。また、正電源Ｖccで駆動する構成でありなが
ら、発光素子３１のカソードはグランドＧＮＤに接続さ
れているので、雑音等の影響を受けにくい。
【００３６】図１０は、図２に示す構成の実施例を示す
図である。図９と同様に、駆動トランジスタ３３は、ロ
ジック回路３４の出力バッファのＮＰＮトランジスタで
構成されている。図１１は、図３に示す構成の実施例を
示す図である。図９と同様に、駆動トランジスタ３３
は、ロジック回路３４の出力バッファのＮＰＮトランジ
スタで構成されている。また、定電流源３６はＰＮＰト
ランジスタＱ１と抵抗Ｒ６及びＲ７でこうせいされてい
る。トランジスタＱ１のエミッタとコレクタはそれぞ
れ、電源Ｖccと発光素子３１のアノードに接続されてい
る。抵抗Ｒ６はトランジスタＱ１のエミッタとベースと
の間に接続され、抵抗Ｒ７はトランジスタＱ１のベース
とコレクタとの間に接続され、これらの抵抗でトランジ
スタＱ１のバイアス電圧を発生させる。トランジスタＱ
１は発光素子３１に定電流を供給する。この定電流は、
発光素子３１のバイアス電流Ｉb となる。
図である。図９と同様に、駆動トランジスタ３３は、ロ
ジック回路３４の出力バッファのＮＰＮトランジスタで
構成されている。図１１は、図３に示す構成の実施例を
示す図である。図９と同様に、駆動トランジスタ３３
は、ロジック回路３４の出力バッファのＮＰＮトランジ
スタで構成されている。また、定電流源３６はＰＮＰト
ランジスタＱ１と抵抗Ｒ６及びＲ７でこうせいされてい
る。トランジスタＱ１のエミッタとコレクタはそれぞ
れ、電源Ｖccと発光素子３１のアノードに接続されてい
る。抵抗Ｒ６はトランジスタＱ１のエミッタとベースと
の間に接続され、抵抗Ｒ７はトランジスタＱ１のベース
とコレクタとの間に接続され、これらの抵抗でトランジ
スタＱ１のバイアス電圧を発生させる。トランジスタＱ
１は発光素子３１に定電流を供給する。この定電流は、
発光素子３１のバイアス電流Ｉb となる。
【００３７】図１２は、図４に示す構成の実施例を示す
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。前述したように、図１２
に示す構成ではロジック回路３４の出力バッファのトラ
ンジスタとは別に、ＮＰＮトランジスタを駆動トランジ
スタ３３として設けてある。
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。前述したように、図１２
に示す構成ではロジック回路３４の出力バッファのトラ
ンジスタとは別に、ＮＰＮトランジスタを駆動トランジ
スタ３３として設けてある。
【００３８】図１３は、図５に示す構成の実施例を示す
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。図１４は、図６に示
す構成の実施例を示す図である。ロジック回路３４は例
えば、モトローラ社製のＭＣ１００Ｅ４１６である。ま
た、駆動トランジスタ３３はＮＰＮトランジスタであ
る。差動増幅回路３９はトランジスタＱ２、Ｑ３、Ｑ４
と、抵抗Ｒ８〜Ｒ１４とを有する。トランジスタＱ２の
ベースはロジック回路３４の出力に接続され、トランジ
スタＱ３のベースには抵抗Ｒ１１とＲ１４で抵抗分割さ
れた基準電圧が与えられる。この基準電圧に応じた出力
電圧がトランジスタＱ３のコレクタから得られ、これが
トランジスタ３３のベースに与えられる。この出力電圧
は、ロジック回路３４の出力振幅（Ｖout(H)−
Ｖout(L)）を制限したものに相当する。よって、パルス
電流Ｉp を所要の小さい値に設定可能である。
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。図１４は、図６に示
す構成の実施例を示す図である。ロジック回路３４は例
えば、モトローラ社製のＭＣ１００Ｅ４１６である。ま
た、駆動トランジスタ３３はＮＰＮトランジスタであ
る。差動増幅回路３９はトランジスタＱ２、Ｑ３、Ｑ４
と、抵抗Ｒ８〜Ｒ１４とを有する。トランジスタＱ２の
ベースはロジック回路３４の出力に接続され、トランジ
スタＱ３のベースには抵抗Ｒ１１とＲ１４で抵抗分割さ
れた基準電圧が与えられる。この基準電圧に応じた出力
電圧がトランジスタＱ３のコレクタから得られ、これが
トランジスタ３３のベースに与えられる。この出力電圧
は、ロジック回路３４の出力振幅（Ｖout(H)−
Ｖout(L)）を制限したものに相当する。よって、パルス
電流Ｉp を所要の小さい値に設定可能である。
【００３９】図１５は、図７に示す構成の実施例を示す
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。電源変動補償回路４
０はトランジスタＱ５、Ｑ６及び抵抗Ｒ１５〜Ｒ１８と
を有する。今、例えば電源電圧Ｖccが増加したとする
と、トランジスタＱ５を流れる電流は増大するので、ト
ランジスタＱ６のコレクタ電位は下がる。一方、トラン
ジスタＱ６のベース電位も電源電圧Ｖccが増大すること
で上昇し、トランジスタＱ６のコレクタ電位は上昇す
る。よって、結果的にトランジスタＱ６のコレクタ電位
は一定に保たれ、電源Ｖccの変動にかかわらず、バイア
ス電流Ｉb を一定に保持することができる。
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。電源変動補償回路４
０はトランジスタＱ５、Ｑ６及び抵抗Ｒ１５〜Ｒ１８と
を有する。今、例えば電源電圧Ｖccが増加したとする
と、トランジスタＱ５を流れる電流は増大するので、ト
ランジスタＱ６のコレクタ電位は下がる。一方、トラン
ジスタＱ６のベース電位も電源電圧Ｖccが増大すること
で上昇し、トランジスタＱ６のコレクタ電位は上昇す
る。よって、結果的にトランジスタＱ６のコレクタ電位
は一定に保たれ、電源Ｖccの変動にかかわらず、バイア
ス電流Ｉb を一定に保持することができる。
【００４０】図１６は、図８に示す構成の実施例を示す
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。定電圧源４１は、ツ
ェナーダイオードで構成されている。なお、交流電圧を
バイパスするために、ツェナーダイオードにコンデンサ
をパラレルに接続しても良い。
図である。ロジック回路３４は例えば、モトローラ社製
のＭＣ１００Ｅ４１６である。また、駆動トランジスタ
３３はＮＰＮトランジスタである。定電圧源４１は、ツ
ェナーダイオードで構成されている。なお、交流電圧を
バイパスするために、ツェナーダイオードにコンデンサ
をパラレルに接続しても良い。
【００４１】図１７は、本発明の発光装置の一実施例を
示す図である。図示する発光装置は、図１６に示す構成
を例えばモールドパッケージ５１内に収容して、モジュ
ール化したものである。パッケージ５１は、入力信号Ｄ
ＡＴＡを受ける入力端子５２、正電源電圧Ｖccを受ける
電源端子５３、グランドに接続されるグランド端子５
４、及び発光素子３１が発光した光を外部に出力するた
めのコネクタ５５が設けられている。このコネクタ５５
には、プラスチックファイバ等の光ファイバケーブルが
接続可能である。また、コネクタ５５に代えて、光を外
部に直接出力するためのウィンドウをパッケージ５１に
設けてもよい。また、各回路素子はパッケージ５１内の
基板上に取り付けられる。
示す図である。図示する発光装置は、図１６に示す構成
を例えばモールドパッケージ５１内に収容して、モジュ
ール化したものである。パッケージ５１は、入力信号Ｄ
ＡＴＡを受ける入力端子５２、正電源電圧Ｖccを受ける
電源端子５３、グランドに接続されるグランド端子５
４、及び発光素子３１が発光した光を外部に出力するた
めのコネクタ５５が設けられている。このコネクタ５５
には、プラスチックファイバ等の光ファイバケーブルが
接続可能である。また、コネクタ５５に代えて、光を外
部に直接出力するためのウィンドウをパッケージ５１に
設けてもよい。また、各回路素子はパッケージ５１内の
基板上に取り付けられる。
【００４２】以上、本発明の実施の形態及び実施例を説
明した。上記実施の形態及び実施例は任意に組み合わせ
ることができる。この組み合わせは上記説明から明らか
であるので、説明は省略する。
明した。上記実施の形態及び実施例は任意に組み合わせ
ることができる。この組み合わせは上記説明から明らか
であるので、説明は省略する。
【００４３】
【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１に記載の発明によれば、
正電源で発光素子を駆動してもカソード側が接地されて
いるので雑音の影響を受けることなく、また駆動トラン
ジスタを高速動作可能なタイプのトランジスタ（例え
ば、ＮＰＮトランジスタ）で構成できる。更に、抵抗の
値を選択することで所要のパルス電流及びバイアス電流
を設定することができる。
下の効果が得られる。請求項１に記載の発明によれば、
正電源で発光素子を駆動してもカソード側が接地されて
いるので雑音の影響を受けることなく、また駆動トラン
ジスタを高速動作可能なタイプのトランジスタ（例え
ば、ＮＰＮトランジスタ）で構成できる。更に、抵抗の
値を選択することで所要のパルス電流及びバイアス電流
を設定することができる。
【００４４】請求項２に記載の発明によれば、従来必要
であった駆動用のＩＣを用いる必要がなくなり、回路を
小型化することができる。請求項３に記載の発明によれ
ば、パルス電流又はバイアス電流の設定範囲を拡大する
ことができる。
であった駆動用のＩＣを用いる必要がなくなり、回路を
小型化することができる。請求項３に記載の発明によれ
ば、パルス電流又はバイアス電流の設定範囲を拡大する
ことができる。
【００４５】請求項４に記載の発明によれば、抵抗で設
定されるバイアス電流の範囲をレベルシフト回路のレベ
ルシフト量に応じて調整することができる。請求項５に
記載の発明によれば、定電流源から前記発光素子にバイ
アス電流を供給することで、抵抗によりパルス電流の値
を設定できる。
定されるバイアス電流の範囲をレベルシフト回路のレベ
ルシフト量に応じて調整することができる。請求項５に
記載の発明によれば、定電流源から前記発光素子にバイ
アス電流を供給することで、抵抗によりパルス電流の値
を設定できる。
【００４６】請求項６に記載の発明によれば、バイアス
電圧によりパルス電流の値を調整できる。請求項７に記
載の発明によれば、抵抗減衰器で設定される電圧に応じ
て駆動トランジスタのバイアス電圧を制御することがで
きる。
電圧によりパルス電流の値を調整できる。請求項７に記
載の発明によれば、抵抗減衰器で設定される電圧に応じ
て駆動トランジスタのバイアス電圧を制御することがで
きる。
【００４７】請求項８に記載の発明によれば、請求項６
の記載において、抵抗分割回路で設定される電圧に応じ
て前記駆動トランジスタのバイアス電圧を制御すること
ができる。請求項９に記載の発明によれば、差動増幅回
路が出力する電圧に応じて駆動トランジスタのバイアス
電圧を制御することができる。
の記載において、抵抗分割回路で設定される電圧に応じ
て前記駆動トランジスタのバイアス電圧を制御すること
ができる。請求項９に記載の発明によれば、差動増幅回
路が出力する電圧に応じて駆動トランジスタのバイアス
電圧を制御することができる。
【００４８】請求項１０に記載の発明によれば、前記制
御回路が出力するバイアス電圧を電源の変動にかかわら
ず一定に制御することができる。請求項１１に記載の発
明によれば、前記抵抗分割回路が設定するバイアス電圧
を調整することができる。
御回路が出力するバイアス電圧を電源の変動にかかわら
ず一定に制御することができる。請求項１１に記載の発
明によれば、前記抵抗分割回路が設定するバイアス電圧
を調整することができる。
【００４９】請求項１２に記載の発明によれば、バイア
ス電圧の調整を容易に行うことができる。請求項１３に
記載の発明によれば、ＮＰＮトランジスタを駆動トラン
ジスタとすることで、発光素子を高速に駆動できる。
ス電圧の調整を容易に行うことができる。請求項１３に
記載の発明によれば、ＮＰＮトランジスタを駆動トラン
ジスタとすることで、発光素子を高速に駆動できる。
【００５０】請求項１４に記載の発明によれば、近年の
電源電圧の正電源化に対応することができる。請求項１
５に記載の発明によれば、ロジック回路内のトランジス
タを駆動トランジスタとして利用する構成ではないが、
駆動トランジスタと抵抗とを有する簡易な回路で、請求
項１に記載の発明と同様の効果が得られる。
電源電圧の正電源化に対応することができる。請求項１
５に記載の発明によれば、ロジック回路内のトランジス
タを駆動トランジスタとして利用する構成ではないが、
駆動トランジスタと抵抗とを有する簡易な回路で、請求
項１に記載の発明と同様の効果が得られる。
【００５１】請求項１６に記載の発明によれば、請求項
１ないし１５に記載の発明の効果を具備する発光装置が
得られる。
１ないし１５に記載の発明の効果を具備する発光装置が
得られる。
【図１】本発明の第１の実施の形態を示す図である。
【図２】本発明の第２の実施の形態を示す図である。
【図３】本発明の第３の実施の形態を示す図である。
【図４】本発明の第４の実施の形態を示す図である。
【図５】本発明の第５の実施の形態を示す図である。
【図６】本発明の第６の実施の形態を示す図である。
【図７】本発明の第７の実施の形態を示す図である。
【図８】本発明の第８の実施の形態を示す図である。
【図９】本発明の第１の実施の形態の実施例を示す図で
ある。
ある。
【図１０】本発明の第２の実施の形態の実施例を示す図
である。
である。
【図１１】本発明の第３の実施の形態の実施例を示す図
である。
である。
【図１２】本発明の第４の実施の形態の実施例を示す図
である。
である。
【図１３】本発明の第５の実施の形態の実施例を示す図
である。
である。
【図１４】本発明の第６の実施の形態の実施例を示す図
である。
である。
【図１５】本発明の第７の実施の形態の実施例を示す図
である。
である。
【図１６】本発明の第８の実施の形態の実施例を示す図
である。
である。
【図１７】本発明の発光装置の実施例を示す図である。
【図１８】従来の発光素子駆動回路を示す図である。
【図１９】従来の別の発光素子駆動回路を示す図であ
る。
る。
３１ 発光素子 ３２ 抵抗 ３３ 駆動トランジスタ ３４ ロジック回路
Claims (16)
- 【請求項１】 発光素子のアノード側に接続され、入力
信号に応じて前記発光素子にパルス電流及びバイアス電
流を供給する駆動トランジスタと、 該駆動トランジスタのパルス電流及びバイアス電流を調
整するための抵抗とを有し、 前記発光素子のカソード側は最低電位に接続されている
ことを特徴とする発光素子駆動回路。 - 【請求項２】 前記駆動トランジスタは、前記入力信号
に所定の信号処理を施すロジック回路に含まれるトラン
ジスタであることを特徴とする請求項１記載の発光素子
駆動回路。 - 【請求項３】 前記発光素子に接続され、前記パルス電
流及びバイアス電流の少なくとも一方を調整するための
回路を有することを特徴とする請求項１又は２記載の発
光素子駆動回路。 - 【請求項４】 レベルシフト回路を前記抵抗と直列に設
け、前記バイアス電流を調整可能としたことを特徴とす
る請求項１又は２記載の発光素子駆動回路。 - 【請求項５】 前記発光素子に接続される定電流源を設
け、該定電流源から前記発光素子にバイアス電流を供給
することで、前記抵抗によりパルス電流の値を設定可能
とすることを特徴とする請求項１又は２記載の発光素子
駆動回路。 - 【請求項６】 前記駆動トランジスタのバイアス電圧を
制御する制御回路を設け、該バイアス電圧により前記パ
ルス電流の値を調整可能とすることを特徴とする請求項
１記載の発光素子駆動回路。 - 【請求項７】 前記制御回路は、入力信号に所定の信号
処理を施すロジック回路の出力を減衰させる抵抗減衰器
を有し、該抵抗減衰器で設定される電圧に応じて前記駆
動トランジスタのバイアス電圧を制御することを特徴と
する請求項６記載の発光素子駆動回路。 - 【請求項８】 前記制御回路は、入力信号に所定の信号
処理を施すロジック回路の出力を抵抗分割する抵抗分割
回路を有し、該抵抗分割回路で設定される電圧に応じて
前記駆動トランジスタのバイアス電圧を制御することを
特徴とする請求項６記載の発光素子駆動回路。 - 【請求項９】 前記制御回路は、入力信号に所定の信号
処理を施すロジック回路の出力を入力とする差動増幅回
路を有し、該差動増幅回路が出力する電圧に応じて前記
駆動トランジスタのバイアス電圧を制御することを特徴
とする請求項６記載の発光素子駆動回路。 - 【請求項１０】 前記制御回路が出力するバイアス電圧
を電源の変動にかかわらず一定に制御する電源変動補償
回路を有することを特徴とする請求項６ないし９のいず
れか一項記載の発光素子駆動回路。 - 【請求項１１】 前記抵抗分割回路が設定するバイアス
電圧を調整するための定電圧源を該抵抗分割回路に直列
に接続したことを特徴とする請求項８記載の発光素子駆
動回路。 - 【請求項１２】 前記抵抗分割回路は可変抵抗を含むこ
とを特徴とする請求項８記載の発光素子駆動回路。 - 【請求項１３】 前記駆動トランジスタはＮＰＮトラン
ジスタであることを特徴とする請求項１ないし１２のい
ずれか一項記載の発光素子駆動回路。 - 【請求項１４】 前記電源は正電源であることを特徴と
する請求項１ないし１３のいずれか一項記載の発光素子
駆動回路。 - 【請求項１５】 発光素子駆動回路の入力信号に所定の
信号処理を施して前記駆動トランジスタのオン・オフを
制御するロジック回路を有することを特徴とする請求項
４ないし１４のいずれか一項記載の発光素子駆動回路。 - 【請求項１６】 発光素子と、入力信号を受ける入力端
子と、前記発光素子を駆動する発光素子駆動回路と、前
記発光素子が発光した光を外部に出力するための出力部
とを有し、前記発光素子駆動回路は請求項１ないし１５
のいずれか一項記載のものであることを特徴とする発光
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7794196A JP3725235B2 (ja) | 1996-03-29 | 1996-03-29 | 発光素子駆動回路及びこれを有する発光装置 |
| US08/810,710 US6031855A (en) | 1996-03-29 | 1997-03-03 | Light emitting element driving circuit and light emitting device having the same |
| EP97103637A EP0798828A3 (en) | 1996-03-29 | 1997-03-05 | Light emitting element driving circuit and light emitting device having the same |
| CN97109924A CN1172369A (zh) | 1996-03-29 | 1997-03-28 | 发光元件驱动电路及具有该电路的发光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7794196A JP3725235B2 (ja) | 1996-03-29 | 1996-03-29 | 発光素子駆動回路及びこれを有する発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270555A true JPH09270555A (ja) | 1997-10-14 |
| JP3725235B2 JP3725235B2 (ja) | 2005-12-07 |
Family
ID=13648091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7794196A Expired - Fee Related JP3725235B2 (ja) | 1996-03-29 | 1996-03-29 | 発光素子駆動回路及びこれを有する発光装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6031855A (ja) |
| EP (1) | EP0798828A3 (ja) |
| JP (1) | JP3725235B2 (ja) |
| CN (1) | CN1172369A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728494B2 (en) | 2000-06-08 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device drive circuit, and optical transmission system using the circuit |
| JP2010519774A (ja) * | 2007-02-27 | 2010-06-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御方法、制御装置および制御装置の製造方法 |
| WO2014126258A1 (ja) * | 2013-02-18 | 2014-08-21 | シチズンホールディングス株式会社 | Ｌｅｄ駆動回路 |
| JP2018500769A (ja) * | 2014-12-19 | 2018-01-11 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | レーザービームの漏れを防止するための光モジュールおよびその制御方法 |
| US10451665B2 (en) | 2017-05-26 | 2019-10-22 | Fuji Electric Co., Ltd. | Pulse current application circuit and control method thereof |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3449898B2 (ja) * | 1997-10-16 | 2003-09-22 | 富士通株式会社 | 発光素子駆動回路 |
| DE19835392A1 (de) * | 1998-08-06 | 2000-02-10 | Mannesmann Vdo Ag | Ansteuerschaltung für Leuchtdioden |
| US6563849B2 (en) * | 2000-07-19 | 2003-05-13 | Hamamatsu Photonics K.K. | Drive circuit for light emitting device |
| JP2002158395A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 半導体レーザのレーザパワー制御方法及び制御装置並びに光磁気記録媒体の記録再生方法及び記録再生装置並びに光記録媒体の記録再生方法及び記録再生装置 |
| US6798801B2 (en) * | 2001-10-03 | 2004-09-28 | Dorsal Networks, Inc. | Pump laser current driver |
| JP2005057094A (ja) * | 2003-08-05 | 2005-03-03 | Agilent Technologies Japan Ltd | 発光ダイオードの駆動回路 |
| JP2005294758A (ja) * | 2004-04-05 | 2005-10-20 | Toshiba Corp | 発光素子駆動回路 |
| TWM274702U (en) * | 2005-03-04 | 2005-09-01 | Sheng-He Chen | Voltage-dividing apparatus for prevention of power surge from laser diode |
| WO2008155385A1 (de) * | 2007-06-19 | 2008-12-24 | Silicon Line Gmbh | Schaltungsanordnung und verfahren zur ansteuerung von lichtemittierenden bauelementen |
| JP5738589B2 (ja) * | 2007-06-19 | 2015-06-24 | シリコン・ライン・ゲー・エム・ベー・ハー | 発光部品を制御する回路装置及び方法 |
| EP2177000B1 (de) * | 2007-07-12 | 2014-04-16 | Silicon Line GmbH | Schaltungsanordnung und Verfahren zum Treiben mindestens einer differentiellen Leitung |
| EP2269193A1 (de) * | 2008-04-16 | 2011-01-05 | Silicon Line Gmbh | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben |
| EP2294729B1 (de) * | 2008-05-21 | 2016-01-06 | Silicon Line GmbH | Schaltungsanordnung und verfahren zum ansteuern lichtemittierender bauelemente zur datenübertragung |
| US7863831B2 (en) * | 2008-06-12 | 2011-01-04 | 3M Innovative Properties Company | AC illumination apparatus with amplitude partitioning |
| EP2359502B1 (de) | 2008-10-09 | 2017-04-05 | Silicon Line GmbH | Schaltungsanordnung und verfahren zum übertragen von tmds-kodierten signalen |
| CN105739031B (zh) * | 2016-04-19 | 2017-11-03 | 武汉电信器件有限公司 | 基于cob贴装的激光二极管接口匹配装置 |
| CN111029897B (zh) * | 2019-11-29 | 2020-12-29 | 长飞光纤光缆股份有限公司 | 一种vcsel阳极驱动电路及方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4182977A (en) * | 1978-06-01 | 1980-01-08 | Trw Inc. | Constant output light emitting device |
| JPS57171854A (en) * | 1981-04-16 | 1982-10-22 | Nec Corp | Laser diode driving circuit |
| JPS5814584A (ja) * | 1981-07-17 | 1983-01-27 | Ricoh Co Ltd | 発光素子駆動装置 |
| JPS58190085A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体レ−ザ高速変調回路 |
| JPS5950586A (ja) * | 1982-09-17 | 1984-03-23 | Nippon Kogaku Kk <Nikon> | 半導体レ−ザ駆動回路 |
| JPS62296574A (ja) * | 1986-06-17 | 1987-12-23 | Nec Corp | レ−ザダイオ−ド駆動装置 |
| JPS63285990A (ja) * | 1987-05-18 | 1988-11-22 | Nippon Telegr & Teleph Corp <Ntt> | レ−ザダイオ−ド駆動回路 |
| JPS63312687A (ja) * | 1987-06-15 | 1988-12-21 | Nippon Telegr & Teleph Corp <Ntt> | レ−ザダイオ−ド駆動回路 |
| JP2830180B2 (ja) * | 1989-10-11 | 1998-12-02 | 松下電器産業株式会社 | 発光ダイオードの点灯制御回路 |
| JPH05315686A (ja) * | 1992-04-14 | 1993-11-26 | Sony Corp | レーザダイオード駆動回路 |
| JPH06139607A (ja) * | 1992-10-22 | 1994-05-20 | Sony Corp | レーザダイオードの駆動回路 |
-
1996
- 1996-03-29 JP JP7794196A patent/JP3725235B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-03 US US08/810,710 patent/US6031855A/en not_active Expired - Fee Related
- 1997-03-05 EP EP97103637A patent/EP0798828A3/en not_active Withdrawn
- 1997-03-28 CN CN97109924A patent/CN1172369A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728494B2 (en) | 2000-06-08 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device drive circuit, and optical transmission system using the circuit |
| JP2010519774A (ja) * | 2007-02-27 | 2010-06-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御方法、制御装置および制御装置の製造方法 |
| US8519633B2 (en) | 2007-02-27 | 2013-08-27 | Osram Opto Semiconductor Gmbh | Method for producing a control device for operating a radiation-emitting semiconductor component |
| WO2014126258A1 (ja) * | 2013-02-18 | 2014-08-21 | シチズンホールディングス株式会社 | Ｌｅｄ駆動回路 |
| US9277615B2 (en) | 2013-02-18 | 2016-03-01 | Citizen Holdings Co., Ltd. | LED drive circuit |
| JPWO2014126258A1 (ja) * | 2013-02-18 | 2017-02-02 | シチズン時計株式会社 | Ｌｅｄ駆動回路 |
| JP2018500769A (ja) * | 2014-12-19 | 2018-01-11 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | レーザービームの漏れを防止するための光モジュールおよびその制御方法 |
| US10451665B2 (en) | 2017-05-26 | 2019-10-22 | Fuji Electric Co., Ltd. | Pulse current application circuit and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1172369A (zh) | 1998-02-04 |
| JP3725235B2 (ja) | 2005-12-07 |
| EP0798828A2 (en) | 1997-10-01 |
| US6031855A (en) | 2000-02-29 |
| EP0798828A3 (en) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09270555A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| US7269194B2 (en) | High speed laser array driver | |
| US6097159A (en) | Drive circuit of light emitting element | |
| JP5337886B2 (ja) | Ｄｃ結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法 | |
| JP3449898B2 (ja) | 発光素子駆動回路 | |
| EP0441965A1 (en) | Light-emitting diode drive circuit | |
| JPH0945979A (ja) | 電圧制御型レーザダイオード駆動回路 | |
| JPH08172401A (ja) | 光送信機及びレーザダイオードモジュール | |
| US6028871A (en) | Driver circuit for a solid state optical emitter device | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| US5646560A (en) | Integrated low-power driver for a high-current laser diode | |
| US6560258B1 (en) | Direct-coupled laser diode driver structures and methods | |
| US6879608B1 (en) | High compliance laser driver | |
| JPH11121851A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| JP3457763B2 (ja) | 発光素子駆動回路 | |
| US6806770B2 (en) | Operational amplifier | |
| JP3672424B2 (ja) | レーザダイオード駆動回路 | |
| JPH0738185A (ja) | 発光素子の駆動回路 | |
| JPH10303485A (ja) | レーザーモジュールの制御回路 | |
| US20040156412A1 (en) | Driving device and light-emitting system for a laser diode | |
| JP4283454B2 (ja) | 半導体レーザ制御装置及び方法 | |
| JPH06140700A (ja) | 半導体発光素子駆動回路 | |
| JPH05211364A (ja) | レーザダイオードの光出力制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |