JPH09260500A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09260500A
JPH09260500A JP8096093A JP9609396A JPH09260500A JP H09260500 A JPH09260500 A JP H09260500A JP 8096093 A JP8096093 A JP 8096093A JP 9609396 A JP9609396 A JP 9609396A JP H09260500 A JPH09260500 A JP H09260500A
Authority
JP
Japan
Prior art keywords
fuse element
nitride
semiconductor device
polysilicon
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8096093A
Other languages
English (en)
Inventor
Hidekazu Konogi
秀和 此木
Shoichi Iwasa
昇一 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP8096093A priority Critical patent/JPH09260500A/ja
Publication of JPH09260500A publication Critical patent/JPH09260500A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 金属珪素化合物あるいはポリシリコンより低
抵抗で高速動作が可能であり、アルミニウムよりも反射
率が低くレーザー光線を吸収しやすいヒューズ素子を有
する半導体装置を得る。 【解決手段】 ヒューズ素子11の材料として、金属窒
化物である窒化チタンと高融点金属であるタングステン
との積層膜を用いた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、冗長回路の一部分
を構成するヒューズ素子を有する半導体装置に関するも
のである。
【0002】
【従来の技術】DRAM(Dynamic Random Access Memo
ry)は、メモリセルに欠陥がある場合、欠陥メモリセル
を救済するために、予備のメモリセルによって欠陥メモ
リセルを置換する機能をもつ冗長回路を備えている。欠
陥メモリセルから予備メモリセルへの置換は、冗長回路
中のヒューズ素子をレーザービームにより切断すること
によって行われる。従来のヒューズ素子の形成技術は、
特公平5−78187号公報記載のように、ヒューズ素
子をビット線と同一層に同一材料によって形成し、その
材料に金属珪素化合物、ポリシリコンと金属珪素化合物
二重層、のうちいずれか一つを用いたものである。
【0003】次に従来のヒューズ素子の形成手順をメモ
リセルとヒューズ素子の断面図である図6を参照しなが
ら、ヒューズ素子として金属珪素化合物をヒューズ材料
とした場合について説明する。
【0004】図6において、半導体基板31上に分離絶
縁膜32が形成される。次に、第1ゲート絶縁膜33を
形成し、さらに容量素子の一方の電極となる第1ポリシ
リコン34を形成してパターニングを行う。次に、第2
ゲート絶縁膜35を形成し、さらに絶縁ゲート電界効果
トランジスタのゲート36となる第2のポリシリコンを
形成してパターニングを行う。次に、N型拡散層37を
形成するためイオン注入を行い、さらに絶縁膜38を形
成する。次にコンタクトホール39を形成するため絶縁
膜38のパターニングを行った後、ビット線40および
ヒューズ素子41となる金属珪素化合物もしくはポリシ
リコンと金属珪素化合物の二重層を形成しパターニング
を行う。
【0005】次に、絶縁膜42を形成し、さらにコンタ
クトホール43、44、45を形成するため、絶縁膜4
2のパターニングを行う。次に、アルミニウム層を形成
した後パターニングを行って、絶縁ゲート電界効果トラ
ンジスタのゲート36と接続されたワード線46および
ヒューズ素子41と接続された配線層47および48を
形成し、最後に絶縁膜49を形成することによって、図
6に示す構造となる。そして、ヒューズ素子41の溶断
は、図6に示すように、レーザービーム20をヒューズ
素子41に照射することで、ヒューズ素子41を溶解さ
せて行われる。
【0006】
【発明が解決しようとする課題】従来は、ヒューズ材料
として配線材料の一部を形成する金属珪素化合物あるい
は、ポリシリコン等が用いられてきた。しかしながら、
金属珪素化合物あるいはポリシリコンは、いずれもアル
ミニウムより高抵抗な物質であるため時定数が大きく半
導体装置の高速動作上好ましくない。また、一般的に、
金属珪素化合物あるいはポリシリコンは、アルミニウム
よりも下層の配線として使用されるため、これをヒュー
ズ素子として用いた場合、ヒューズ素子上に金属珪素化
合物あるいはポリシリコンとアルミニウムの絶縁のため
に層間絶縁膜が必要となる。したがって、ヒューズ素子
にレーザービームを照射する場合、層間絶縁膜にレーザ
ービームが反射および吸収される分、ヒューズ素子に吸
収されるレーザービーム量が減少し、結果としてヒュー
ズ素子は溶断されにくくなるという問題が生じる。
【0007】一方、一般に金属珪素化合物あるいはポリ
シリコンより上層の配線材料として用いられているアル
ミニウムでヒューズ素子を形成した場合、レーザーに対
するアルミニウムの反射率が高いため、救済可能な欠陥
メモリセルに対して予備メモリセルへの置換を行う際
に、ヒューズ素子にレーザービームが十分に吸収されず
ヒューズ素子が溶断されにくく、ひいては、溶断できず
欠陥メモリセルの救済ができないことがよくある。この
ため、アルミニウムはヒューズ材料としては用いられ
ず、配線層の一部に高抵抗である金属珪素化合物あるい
はポリシリコンを適用し、これをヒューズ材料としてい
た。
【0008】そこで、本発明は、金属珪素化合物あるい
はポリシリコンより低抵抗な物質の配線層をヒューズ材
料として用いてレーザーで確実に溶断できるヒューズ素
子を形成した半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記課題を解
決するために、半導体基板上に形成された、コンタクト
ホールを介して配線層と接触しているヒューズ素子を有
する半導体装置において、前記ヒューズ素子は、金属窒
化物及び高融点金属の2層からなる。
【0010】また、半導体基板上に形成された、コンタ
クトホールを介して配線層と接触しているヒューズ素子
を有する半導体装置において、前記ヒューズ素子上に1
層の絶縁膜を有する。
【0011】また、好ましくは、前記金属窒化物が、窒
化チタン、窒化モリブデン、窒化タンタル、窒化タング
ステン及びこれらの合金からなる群より選ばれた少なく
とも1種の材料を含んでおり、前記高融点金属が、モリ
ブデン、白金、タンタル、チタン及びこれらの合金から
なる群より選ばれた少なくとも1種の材料を含んでい
る。
【0012】具体的には、(A)レーザービームの吸収
率がアルミニウムよりも高く、かつ金属珪素化合物ある
いはポリシリコンよりも低抵抗なタングステンあるいは
それを含む積層配線をヒューズ材料として用い、(B)
前記タングステンあるいはそれを含む積層配線を、ビッ
ト線あるいはそれより上部の配線として形成する。
【0013】上記(A)によると、従来に比べヒューズ
素子のレーザービーム吸収率が向上するので確実にヒュ
ーズ素子が溶断すると同時に、時定数を小さくするた
め、ビット線あるいはそれより上部の層でヒューズ素子
を形成した場合においても、デバイスの動作速度が改善
される。上記(B)によると、ヒューズ素子上に形成さ
れる層の数を低減させ、ひいては、ヒューズ素子へ到達
するレーザービームのエネルギーを増大させる。以上
(A)(B)により、レーザービームによるヒューズ素
子の溶断が容易になる。
【0014】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を参照して説明する。
【0015】図1(a)は、本発明の第1実施形態によ
る半導体装置の概略断面図であり、左側はメモリセル領
域で、右側がヒューズ素子領域の断面図である。また、
図1(b)は図1(a)のヒューズ素子領域の概略平面
図である。
【0016】ヒューズ素子11は、絶縁膜8上に形成さ
れ、金属窒化物である窒化チタンと高融点金属であるタ
ングステンの2重層で構成し、コンタクトホール14、
15を介して配線層17、18と接触している。
【0017】次に、図1の半導体装置の製造方法を図2
〜図4に基づいて説明する。
【0018】まず、図2(a)に示すように、シリコン
基板1の上に、素子分離絶縁膜2を熱酸化法で形成す
る。
【0019】次に、図2(b)に示すように、シリコン
基板1の全面に第1ゲート絶縁膜3を熱酸化法で形成す
る。
【0020】次に、図2(c)に示すように、メモリセ
ル領域に形成された第1ゲート絶縁膜3の全面に容量素
子の一方の電極となる第1ポリシリコン4を減圧CVD
法で形成する。
【0021】次に、図2(d)に示すように、メモリセ
ル領域に形成した第1ゲート絶縁膜3及び第1ポリシリ
コン4をフォトレジスト(図示せず)を用いたフォトリ
ソグラフィで所望の形状にエッチング除去し、しかる
後、フォトレジストを除去する。
【0022】次に、図3(a)に示すように、全面に第
2ゲート絶縁膜5を熱酸化法で形成する。
【0023】次に、図3(b)に示すように、メモリセ
ル領域に絶縁ゲート電界効果トランジスタのゲートとな
る第2ポリシリコン6を減圧CVD法で形成し、フォト
レジスト(図示せず)を用いたフォトリソグラフィで所
望の形状にエッチング除去し、しかる後、フォトレジス
トを除去する。次に、第2ポリシリコン6をマスクと
し、加速エネルギー50keV、ドーズ量2.0×10
15cm-2の条件で砒素(As)をシリコン基板1中にイ
オン注入し、N型拡散層7を形成する。
【0024】次に、図3(c)に示すように、全面に絶
縁膜8を減圧CVD法で形成する。
【0025】次に、図4(a)に示すように、フォトレ
ジスト(図示せず)を用いたフォトリソグラフィで絶縁
膜8をエッチング除去し、しかる後、フォトレジストを
除去することにより、コンタクトホール9を形成する。
【0026】次に、図4(b)に示すように、全面に窒
化チタンとタングステンの積層膜をスパッタ法で形成
し、フォトレジスト(図示せず)を用いたフォトリソグ
ラフィでエッチング除去し、しかる後、フォトレジスト
を除去することにより、ビット線10及びヒューズ素子
11を形成する。
【0027】次に、図4(c)に示すように、全面に絶
縁膜12を減圧CVD法で形成しフォトレジスト(図示
せず)を用いたフォトリソグラフィで絶縁膜12をエッ
チング除去し、しかる後、フォトレジストを除去するこ
とにより、コンタクトホール13、14、15を形成す
る。
【0028】次に、図4(d)に示すように、全面にア
ルミニウムをスパッタ法で形成し、フォトレジスト(図
示せず)を用いたフォトリソグラフィでエッチング除去
し、しかる後、フォトレジストを除去することにより、
絶縁ゲート電界効果トランジスタのゲート6と接続され
たワード線16及びヒューズ素子11と接続された配線
層17、18を形成する。しかる後、全面に絶縁膜(図
示せず)を減圧CVD法で形成することにより、図1に
示すような半導体装置が完成する。
【0029】以上説明したように、本実施形態の半導体
装置においては、ヒューズ素子11が窒化チタンとタン
グステンの積層膜で構成されているので、レーザビーム
の吸収率がアルミニウムより高く、かつ金属珪素化合物
あるいはポリシリコンよりも低抵抗である。従って、図
1(b)に示したように、レーザビーム20でヒューズ
素子11を溶断する場合に、レーザビーム20により確
実にヒューズ素子11が溶断されると同時に、デバイス
の動作速度が改善される。
【0030】なお、本実施形態では、ヒューズ素子11
の上部に絶縁膜12、19を形成しているが、第2実施
形態として図5に示すように絶縁膜19を除去すれば、
より一層ヒューズ素子11の溶断が容易になる。
【0031】更に、本実施形態では、ヒューズ素子11
を金属窒化物として窒化チタン、高融点金属としてタン
グステンの積層膜を用いているが、金属窒化物として
は、窒化モリブデン、窒化タンタル、窒化タングステン
又はこれらの混合物、高融点金属としては、モリブデ
ン、白金、タンタル、チタン、又はこれらの合金又は混
合物を用いてもよい。
【0032】
【発明の効果】以上に説明したように本発明によれば、
従来技術に比べレーザービームによるヒューズ素子の溶
断を確実とし、欠陥メモリ・セルの救済率を上げること
ができ、更に、デバイスの動作速度が改善される。結果
的に、半導体装置の歩留りを向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示す半導体装置の概略
構成を示す断面図及び平面図である。
【図2】本発明の第1実施形態の半導体装置を製造工程
順に示す断面図である。
【図3】本発明の第1実施形態の半導体装置を製造工程
順に示す断面図である。
【図4】本発明の第1実施形態の半導体装置を製造工程
順に示す断面図である。
【図5】本発明の第2実施形態の半導体装置を示す断面
図である。
【図6】従来の半導体装置を示す断面図である。
【符号の説明】
1 シリコン基板 2 シリコン酸化膜(二酸化シリコン膜) 3 シリコン酸化膜 4 ポリシリコン 5 シリコン酸化膜 6 ポリシリコン 7 N型拡散層 8 シリコン酸化膜 9 コンタクトホール 10 ビット線(窒化チタンとタングステンの二重層) 11 ヒューズ素子(窒化チタンとタングステンの二重
層) 12 シリコン酸化膜 13 コンタクトホール 14 コンタクトホール 15 コンタクトホール 16 ワード線 17 配線層 18 配線層 19 シリコン酸化膜 20 レーザー光線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/088 27/10 491

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された、コンタクト
    ホールを介して配線層と接触しているヒューズ素子を有
    する半導体装置において、 前記ヒューズ素子は、金属窒化物及び高融点金属の2層
    からなることを特徴とする半導体装置。
  2. 【請求項2】 半導体基板上に形成された、コンタクト
    ホールを介して配線層と接触しているヒューズ素子を有
    する半導体装置において、 前記ヒューズ素子上に1層の絶縁膜を有することを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記金属窒化物が、窒化チタン、窒化モ
    リブデン、窒化タンタル、窒化タングステン及びこれら
    の合金からなる群より選ばれた少なくとも1種の材料を
    含んでおり、前記高融点金属が、モリブデン、白金、タ
    ンタル、チタン及びこれらの合金からなる群より選ばれ
    た少なくとも1種の材料を含んでいることを特徴とする
    請求項1又は2に記載の半導体装置。
JP8096093A 1996-03-26 1996-03-26 半導体装置 Withdrawn JPH09260500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8096093A JPH09260500A (ja) 1996-03-26 1996-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8096093A JPH09260500A (ja) 1996-03-26 1996-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH09260500A true JPH09260500A (ja) 1997-10-03

Family

ID=14155789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8096093A Withdrawn JPH09260500A (ja) 1996-03-26 1996-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH09260500A (ja)

Similar Documents

Publication Publication Date Title
US5888851A (en) Method of manufacturing a semiconductor device having a circuit portion and redundant circuit portion coupled through a meltable connection
US4455194A (en) Method for producing a semiconductor device
US4503315A (en) Semiconductor device with fuse
JP2713178B2 (ja) 半導体記憶装置およびその製造方法
JP3255524B2 (ja) 冗長回路を有する半導体装置およびその製造方法
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
JPH07307387A (ja) 半導体装置
US6562674B1 (en) Semiconductor integrated circuit device and method of producing the same
EP0999592B1 (en) Fuse layout for improved fuse blow process window
JP2579235B2 (ja) 半導体装置およびその製造方法
US20020171119A1 (en) Semiconductor device with copper fuse section
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
JPH09260500A (ja) 半導体装置
JPH0352254A (ja) Mos型半導体装置およびその製造方法
JP2000268699A (ja) フューズ回路
JPH09172087A (ja) 半導体装置
JPH09260601A (ja) 半導体集積回路装置
US20010021560A1 (en) Redundancy structure in self-aligned contact process
JP2000031416A (ja) 半導体装置及びその製造方法
JPH02186660A (ja) 多層配線半導体装置
JP2719751B2 (ja) 半導体集積回路装置の製造方法
JPS60261154A (ja) 半導体集積回路装置の製造方法
JPH01298738A (ja) 半導体装置の製造方法
JPH05166935A (ja) 半導体装置およびその製造方法
KR19990085774A (ko) 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603