JPH09258261A

JPH09258261A - 液晶パネル

Info

Publication number: JPH09258261A
Application number: JP6294596A
Authority: JP
Inventors: Yoshinori Tanaka; 義規田中; Yoji Nagase; 洋二長瀬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-03-19
Filing date: 1996-03-19
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】フィールドスルー電圧の増大を招くことなく
画素への信号書込みの正常化を図る。【解決手段】交差状に配列した多数のゲートバスライ
ン及び多数のデータバスラインと、ゲートバスラインと
データバスラインの各交差点に配置した画素とを有し、
各画素はゲート電極をゲートバスライン接続しドレイン
電極をデータバスラインに接続しソース電極を画素電極
に接続したＴＦＴを含む液晶パネルにおいて、ゲートバ
スラインにつながる各ＴＦＴのサイズをゲートバスライ
ンの末端になるにつれて拡大する。ＴＦＴの駆動能力が
アップし、ゲートバスライン末端付近の画素に対する速
やかな書込みを達成できるとともに、１ラインあたりの
ゲート−ソース間容量の増加を抑えてフィールドスルー
電圧の増大問題も回避できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
にＴＦＴ（thin film transistor）を用いたアクティブ
マトリクス方式の液晶パネルに関し、特に、高精細・大
画面化に寄与する液晶パネルの改良技術に関する。

【０００２】

【背景説明】ＴＦＴを用いたアクティブマトリクス方式
の液晶パネルは、画素電極とデータバスラインとの間を
完全に切り離すことができ、画素電極に書き込まれた表
示電圧をリフレッシュするまで正確に保持できることか
ら、微妙な中間調の表現を必要とする用途（例えば、映
像表示用途）に向いており、すでに、ＥＤＴＶ（extend
ed definition television）の要求を満たす１２０〜１
６０万画素の１４インチクラスが実用化されているが、
より高精細な表示を行う、例えば、ＨＤＴＶ（high def
inition television）やＳＸＧＡに適用するには不十分
を否めず、大幅な画素数の増大と、さらなる大画面化に
寄与する有益な技術が求められている。

【０００３】

【従来の技術】図５は、従来の液晶パネルの平面レイア
ウト概略図である。この図では、図示の都合上、実際よ
りもはるかに少ない画素数（６×６画素）としている。
図５において、１は液晶パネルであり、液晶パネル１
は、画面の縦方向にレイアウトされた６本のデータバス
ライン２₁ 〜２₆ と、横方向にレイアウトされた６本の
ゲートバスライン３₁ 〜３₆ と、各ラインの交点にレイ
アウトされた６×６個の画素とを有し、各画素は全て同
サイズ及び同一構成で、ＩＴＯ等の透明導電材料からな
る画素電極４及びＴＦＴ５で構成されている。

【０００４】６は図示を略した水平走査信号に同期して
全てのデータバスライン２_i （ｉは１〜６；以下同様）
に１ライン（６画素）分の表示電圧を出力するデータラ
イン駆動回路、７は同じく水平走査信号に同期して線順
次で各ゲートバスライン３_iに所定の“ＴＦＴオン信
号”（後述）を出力するゲートライン駆動回路である。
図６は、各画素の詳細レイアウト図である。この図では
ＴＦＴ５を、データバスライン２_i 及びゲートバスライ
ン３_i の各一部をドレイン電極やゲート電極とすると共
に、ガラス基板上に形成されたアモーファスＳｉ８をチ
ャネル層とするアモーファスＳｉＴＦＴとしている
が、これに限らない。多結晶ＳｉＴＦＴであってもよ
い。

【０００５】また、この図では、次順のゲートバスライ
ン３_i+1 の一部を拡大し、その拡大部分と画素電極４と
を対向させることにより、画素電極４に書き込まれた表
示電圧を保持するための付加容量Ｃ_ADDiを形成している
（付加容量方式）が、これに限らない。画素電極４の対
向電極をゲートバスラインとは別の端子で引き出すよう
にした「蓄積容量方式」でも構わない。但し、ゲートバ
スラインの寄生容量は、付加容量方式の方が大きく、後
述のゲートバスラインの信号遅延問題を引き起こしやす
い点を強調する。

【０００６】図７は、付加容量方式の回路図である。な
お、図６と共通する要素には同一の符号を付してある。
図７において、Ｃ_ADDi及びＣ_ADDi+1は上述の付加容量、
Ｃ_LC _i 及びＣ_LCi+1 は液晶電極４と共通電極（コモン電
極とも言う）Ｖ_COMMとの間に形成される液晶容量、Ｃ
_gdi 、Ｃ_gdi+1 、Ｃ_gsi 、Ｃ_gsi+1 、Ｃ_dsi 及びＣ_dsi+
₁ はそれぞれＴＦＴ５の電極間容量、Ｃ_gCOMMi及びＣ
_gCOMMi+1は共通電極Ｖ_COMMとゲートバスライン２_i 、２
_i+1 との間に形成される容量である。符号の添え字の
「ｇ」はＴＦＴ５のゲート電極、「ｓ」はソース電極、
「ｄ」はドレイン電極を表している。

【０００７】図８は、図７のモデル図であり、ｉ＋１番
目のゲートバスライン３_i+1 に注目したものである。こ
のモデル図によれば、ゲートバスライン３_i+1 のトータ
ルの寄生容量Ｃは、次式で与えられる。

【０００８】

【数１】

【０００９】因みに、図９及び次式は、蓄積容量方式
におけるモデル図と、そのゲートバスライン３_i+1 の寄
生容量Ｃ′の算出式である。図９及び次式において、
Ｃ_STは蓄積容量である。

【００１０】

【数２】

【００１１】

【発明が解決しようとする課題】ところで、液晶パネル
における１ラインの書込み時間は、ゲートバスライン駆
動回路（図５符号７参照）からの「ＴＦＴオン信号」の
幅で決まる“ある時間”内に完了しなければならない。
しかしながら、ＴＦＴオン信号は、水平走査周波数によ
ってその幅が一義的に決まる矩形状パルスであり、一般
に、矩形状パルスでは、その立ち上がりや立ち下がりの
電流変化分（ｄｉ／ｄｔ）が大きいため、信号経路中の
時定数の影響を受けやすく、実際の立ち上がりや立ち下
がり波形が時定数カーブに沿った曲線的な波形（以下、
この曲線的な波形のことを“波形なまり”と称し曲率が
大きい波形のことを“波形なまりが大きい”と言う）に
なるから、しかも、その波形なまりは信号経路の末端に
なるにつれて大きくなるから、結局、上述のＴＦＴオン
信号の有効なパルス幅はゲートバスラインの末端になる
につれて狭くなり、その結果、実質的な書込み時間が減
少し、ゲートバスライン末端付近の画素電極に充分な表
示電圧を書き込めなくなることがあるという問題点があ
った。

【００１２】かかる問題点は、特に、画素数を増大した
場合や画面サイズ（横サイズ）を大きくした場合に顕著
である。上式及びに示すゲートバスラインの寄生容
量Ｃ、Ｃ′が画素数や画面サイズに比例して大きくなる
からである。以下、上記問題点を具体的に説明する。図
１０は、液晶パネルの１ライン分の等価回路である。こ
の図において、１０はＴＦＴオン信号の入力端子（すな
わち図５のゲートバスライン駆動回路７の出力端子）で
あり、この端子１０は、ゲートバスライン駆動回路７と
液晶パネルとの間の配線１１を通して、液晶パネルのゲ
ートバスライン１２に接続されている。Ｒ₁₁及びＣ₁₁は
配線１１の抵抗分と容量分をそれぞれ表している。ゲー
トバスライン１２は画素単位に等価されており、各画素
のＲ₁₂及びＣ₁₂は各画素の抵抗分と容量分（上述のＣま
たはＣ′に相当）をそれぞれ表している。

【００１３】今、データバスライン１２の二つの点ａ、
ｂに注目し、それぞれの点におけるＴＦＴオン信号の波
形遅延を考える。ａは端子１０に最も近い点である。こ
の点ａのＴＦＴオン信号を便宜的にＳａとする。ｂは端
子１０から最も遠い（言い換えればライン末端の）点で
ある。この点ｂのＴＦＴオン信号を便宜的にＳｂとす
る。

【００１４】図１１は、二つのＴＦＴオン信号Ｓａ、Ｓ
ｂの波形比較図である。いずれの信号Ｓａ、Ｓｂも、１
水平走査期間内に割当てられた所定の書込み期間Ｔｘで
立ち上がりから立ち下がりまで変化する矩形パルスであ
る。信号Ｓａの波形なまりは、Ｒ₁₁とＣ₁₁の時定数によ
って生じた微小なものであるが、信号Ｓｂの波形なまり
は、このＲ₁₁とＣ₁₁の時定数に、さらにライン画素数分
のＲ₁₂とＣ₁₂を加えた時定数によって生じた大きなもの
である。このため、信号Ｓａに比べて信号Ｓｂの立ち上
がりが相当に遅くなっている。遅れの程度（Ｔｘ−Ｔ
ｂ）は、次式のように近似でき、画素数が増えるほ
ど、また、画面サイズが大きくなるほど顕著になる。上
述のＣまたはＣ′（すなわちＣ₁₂）が増大するからであ
る。

【００１５】Ｔｘ−Ｔｂ≒（１／２）×Ｒ₁₂×Ｃ₁₂（１ラインの画素数） ……… ここで、簡単化のために、ＴＦＴのオン電圧を、信号Ｓ
ａ、Ｓｂのピーク電圧とすると、信号Ｓａをゲートに受
けるＴＦＴ（点ａに近い側のＴＦＴ）のオン期間はＴａ
となり、一方、信号Ｓｂをゲートに受けるＴＦＴ（点ｂ
に近い側のＴＦＴ）のオン期間はＴｂとなる。すなわ
ち、Ｔａ＞Ｔｂの関係となり、その差は主に上述のＣま
たはＣ′の大きさに依存する。Ｔｂが小さすぎると、ゲ
ートバスライン末端付近の画素電極に充分な表示電圧を
書き込めない。

【００１６】上述の問題点を解決するためには、次の二
つの手段が考えられる。第１の手段は、ゲートバスライ
ンの材料に比抵抗値の低いものを使用することであり、
第２の手段は、すべてのＴＦＴの駆動能力を“一律”に
高めることである。第１の手段によれば、時定数を下げ
て波形なまりを減少できる。例えば、Ａｌ（アルミニウ
ム）は、他のゲートバスライン材料であるＣｒ（クロ
ム）に比べて１桁以上低い抵抗値（３μΩ・ｃｍ）を示
す。しかしながら、Ａｌをゲートバスラインに用いるた
めには、エッチング時の電気的反応、ＩＴＯとのコンタ
クト抵抗、絶縁膜へのヒロック形成、テーパ形状の制御
など様々なプロセス課題を克服しなければならず問題が
多い。なお、陽極酸化技術などのプロセス追加で上記課
題を克服できるが、コストアップを否めない。

【００１７】一方、第２の手段によれば、短い時間で画
素電極を駆動できるようになるため、波形なまりが大き
い（言い換えれば実質的パルス幅の小さい）ＴＦＴオン
信号であっても、画素電極への書込みを支障なく行うこ
とができる。しかしながら、ＴＦＴの駆動能力向上（Ｔ
ＦＴのサイズ拡大）は、ＴＦＴの電極間容量の増大を招
くから、次に述べる「フィールドスルー電圧」が大きく
なり、この電圧によって引き起こされるパネル特性への
様々な悪影響（焼き付き、フリッカまたは残像など）が
大きくなるという新たな不都合を招く。

【００１８】図１２は、ＴＦＴの各電極波形図である。
ＴＦＴのドレイン電極に任意階調の電位（便宜的にＶｄ
とする）を有する表示電圧を与えた状態で、ゲート電極
にＴＦＴオン信号を与えると、ＴＦＴは、ＴＦＴオン信
号が充分に高くなった時点（便宜的にピーク電圧Ｖｇに
一致した時点ｔ０）で直ちにオンする。このため、ソー
ス電極（すなわち画素電極）の電位がドレイン電極の電
位Ｖｄに向けて変化を開始し、時点ｔ１でＶｄに到達し
た後、ＴＦＴオン信号の立ち下がりの時点ｔ２で、所定
電圧だけ下がった電位で安定する。この所定電圧とＶｇ
との電位差がフィールドスルー電圧である。フィールド
スルー電圧は、次式で表される電圧である。

【００１９】

【数３】

【００２０】ここに、Ｃ_gsはＴＦＴのゲート−ソース間
容量、Ｃ_dsはドレイン−ソース間容量、Ｃ_LCは画素電極
容量、Ｃ_ADD は付加容量、ΔＶｇはＴＦＴオン信号の振
幅である。式から理解されるように、フィールドスル
ー電圧はＴＦＴの電極間容量のうち、特にゲート−ソー
ス間容量Ｃ_gsの影響を受ける。この容量を通して、ゲー
トバスライン上の急激な電位変化成分（ＦＥＴオン信号
の立ち上がり立ち下がり）が画素電極に飛び込むからで
ある。立ち上がり分はデータバスラインからの信号書込
みによって打ち消されるが、立ち下がり分はそのまま残
る。一般に液晶パネルでは信頼性改善の点から交流電圧
が印加される（ＡＣ駆動方式）ため、この残余成分が直
流分（フィールドスルー電圧）となって現れる。したが
って、液晶には常時直流電圧が印加される状態となり、
パネル特性に上述の様々な悪影響を及ぼす結果になる。

【００２１】そこで、本発明は、フィールドスルー電圧
の増大を招くことなく、画素への信号書込みの正常化を
図ることを目的とする。

【００２２】

【課題を解決するための手段】請求項１記載の発明は、
交差状に配列した多数のゲートバスライン及び多数のデ
ータバスラインと、該ゲートバスラインとデータバスラ
インの各交差点に配置した画素とを有し、各画素は、ゲ
ート電極を前記ゲートバスライン接続し、ドレイン電極
を前記データバスラインに接続し、且つ、ソース電極を
画素電極に接続したＴＦＴを含む液晶パネルにおいて、
前記ゲートバスラインにつながる各ＴＦＴのサイズを、
該ゲートバスラインの末端になるにつれて拡大したこと
を特徴とする。

【００２３】請求項２記載の発明は、交差状に配列した
多数のゲートバスライン及び多数のデータバスライン
と、該ゲートバスラインとデータバスラインの各交差点
に配置した画素とを有し、各画素は、ゲート電極を前記
ゲートバスライン接続し、ドレイン電極を前記データバ
スラインに接続し、且つ、ソース電極を画素電極に接続
したＴＦＴを含む液晶パネルにおいて、前記ゲートバス
ラインにＴＦＴを介してつながる各画素電極のサイズ
を、該ゲートバスラインの末端になるにつれて縮小した
ことを特徴とする。

【００２４】請求項３記載の発明は、請求項１または請
求項２記載の発明において、前記ゲートバスラインの方
向にパネル面を複数領域に分け、前記ＴＦＴまたは前記
画素電極のサイズを各領域ごとに段階的に変えたことを
特徴とする。請求項１記載の発明では、ゲートバスライ
ンの末端になるにつれてＴＦＴの駆動能力がアップし、
または、請求項２記載の発明では、ゲートバスラインの
末端になるにつれて画素電極容量が減少する。

【００２５】したがって、いずれも、ゲートバスライン
末端付近の画素に対する速やかな書込みを行うことがで
き、画素への信号書込みの正常化を図ることができる。
しかも、請求項１記載の発明では、ＴＦＴのサイズ拡大
を一律に行っていないため、１ラインあたりのＣ_gsの増
加が抑えられ、フィールドスルー電圧の増大問題も回避
できる。

【００２６】また、請求項３記載の発明では、各領域内
のＴＦＴまたは画素電極のサイズを揃えることができる
ため、設計の容易化を図ることができる。

【００２７】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１〜図４は本発明に係る液晶パネル
の一実施例を示す図である。図１は、本実施例における
液晶パネルの１ライン分の等価回路（従来の図１０に対
応）である。

【００２８】図１において、２０はＴＦＴオン信号の入
力端子（すなわち図５のゲートバスライン駆動回路７の
出力端子）であり、この端子２０は、図示を略した配線
（図１０の符号１１参照）を通して、液晶パネルのゲー
トバスライン２１に接続されている。ここで、本実施例
のポイントは、液晶パネルをゲートバスライン２１の長
手方向に複数の領域（図では三つの領域２２、２３、２
４）に分け、各領域ごとのＴＦＴのサイズを異ならせた
点にある。例えば、入力端子２０に近い側の領域２２を
「左領域」、中央の領域２３を「中領域」、ゲートバス
ライン２１の末端の領域２４を「右領域」とすると、左
領域２２の全てのＴＦＴのチャネル幅を１２μｍとし、
中領域２３の全てのＴＦＴのチャネル幅を１７μｍと
し、さらに、右領域２４の全てのＴＦＴのチャネル幅を
２６μｍにしている。すなわち、チャネル幅と駆動能力
とは比例関係にあるから、本実施例のポイントは、ゲー
トバスライン２１の末端に位置する右領域２４内の全て
のＴＦＴの駆動能力を最大にし、中領域２３内の全ての
ＴＦＴの駆動能力をそれに次ぐものとし、さらに、入力
端子２０に近い側の左領域２３内の全てのＴＦＴの駆動
能力を最低とするものである。

【００２９】これによれば、例えば、ゲートバスライン
２１の末端にいくにつれてＴＦＴの駆動能力が段階的に
増大し、実質的な書込み時間（図１２のｔ０〜ｔ１）の
短縮化が図られるから、ＴＦＴオン信号の波形なまりに
伴う書込み時間の減少があっても、画素に対する信号電
圧の書込みを支障なく行うことができる。図２は、本実
施例の具体的な効果例である。ＴＦＴのチャネル幅は上
記例示のとおりである。左領域２２の実質的な書込み時
間（２０．６７μｓ）に対して、中領域２３のそれは
３．５５μｓも短く、左領域２４に至っては６．４１μ
ｓも短くなっている。しかも、各領域ごとにＴＦＴのサ
イズを変えているため、また、各領域の付加容量を最適
化しているため、例えば、最大サイズの右領域２４のフ
ィールドスルー電圧は、最小サイズの左領域２２よりも
高々０．１７６Ｖ増えるだけあり、パネル特性に大きな
影響を与えることはない。

【００３０】なお、上記実施例では、「入力端子２０に
近い領域２２から遠い領域２４へと段階的にＴＦＴサイ
ズを“拡大”」しているが、これは、「入力端子２０に
遠い領域２４から近い領域２２へと段階的にＴＦＴサイ
ズを“縮小”」することと同じ意味である。但し、入力
端子２０に遠い領域２４のＴＦＴを従来と同じサイズに
した場合、「入力端子２０に遠い領域２４から近い領域
２２へと段階的にＴＦＴサイズを“縮小”」した方が、
ゲートバスラインの容量負荷を小さくしてＴＦＴオン信
号の波形なまりを少なくできる。図３において、ケース
αは全てのＴＦＴのチャネル幅を２６μｍに統一した場
合（従来技術）、ケースβは上記実施例の場合である。
表内の値は、ゲートバスラインの末端における値であ
る。τ１はＴＦＴオン信号の立ち上がり開始から立ち下
がり開始までの時間、τ２はＴＦＴオン信号の立ち上が
り開始からピーク電圧到達までの時間、τ４はＴＦＴソ
ース電圧の変化開始からピーク電圧到達までの時間（図
１２のｔ０〜ｔ１）、τ５はＴＦＴソース電圧のピーク
電圧到達からＴＦＴオン信号の立ち下がり開始までの時
間（図１２のｔ１〜ｔ２）である。ケースαとβの間で
変化が認められるのはτ２とτ５である。τ２は波形な
まりの程度を示す時間であり、このτ２が小さくなると
必然的にτ５が大きくなる。τ５は０以上の正の値でな
ければならない。ケースαのような負の値（−０．０４
μｓ）だと、その時間だけ書込み不足になるからであ
る。

【００３１】因みに、図４は上記実施例（ＦＥＴサイズ
を異ならせたもの）と従来例（ＦＥＴサイズを一様とし
たもの）とのゲート波形シミュレーション結果比較図で
ある。液晶パネルの画素密度はＸＧＡクラスである。１
００ＶピークのＴＦＴオン信号を用いた。実線は本実施
例のシミュレーション結果、一点鎖線は従来例のシミュ
レーション結果である。時点ｔ１０は本実施例の書込み
開始タイミング、それよりも遅い時点ｔ１１は従来例の
書込み開始タイミングである。上記実施例によれば、ｔ
１１−ｔ１０の改善効果が得られる。

【００３２】なお、上記実施例では、ＴＦＴの駆動能力
（サイズ）を変えることによってＴＦＴオン信号の波形
なまりに対処しているが、本発明の意図する範囲はこれ
に限らない。例えば、ゲートバスラインにつながる画素
電極のサイズを異ならせてもよい。但し、この場合、ゲ
ートバスラインの末端になるにつれて画素電極のサイズ
を縮小する。このようにすると、ゲートバスラインの末
端になる程、容量負荷が減少するから、ＴＦＴの駆動能
力を変えるのと同等の効果が得られる。

【００３３】ＴＦＴまたは画素電極のサイズをライン方
向に変えた場合、対向基板側のブラックマスクのレイア
ウトも変えなければならない。ブラックマスクは、画素
電極と同一面積の開口であり、その開口の位置は正確に
画素電極に一致していなければならないが、例えば、限
られた画素面積内でＴＦＴサイズを拡大すると、その拡
大分を画素電極の縮小で補わなければならず、このた
め、対向するブラックマスクの面積も同様に縮小する必
要があるからである。

【００３４】

【発明の効果】本発明によれば、フィールドスルー電圧
の増大問題を回避しつつ、ゲートバスライン末端付近の
画素に対する速やかな書込みを行うことができ、画素へ
の信号書込みの正常化を図ることができるという従来技
術にない格別有利な効果か得られ、特に、高画質・大画
面の液晶パネルに適用して好ましい技術を提供できる。

【図面の簡単な説明】

【図１】一実施例における液晶パネルの１ライン分の等
価回路図である。

【図２】一実施例の効果を示す図である。

【図３】一実施例の従来技術との効果比較図である。

【図４】一実施例の従来技術との特性比較図である。

【図５】従来の液晶パネルの平面レイアウト概略図であ
る。

【図６】画素の詳細レイアウト図である。

【図７】付加容量方式の回路図である。

【図８】付加容量方式のモデル図である。

【図９】蓄積容量方式のモデル図である。

【図１０】従来の液晶パネルの１ライン分の等価回路図
である。

【図１１】二つのＴＦＴオン信号Ｓａ、Ｓｂの波形比較
図である。

【図１２】ＴＦＴの各電極波形図である。

【符号の説明】

２_i ：データバスライン３_i ：ゲートバスライン４：画素電極５：ＴＦＴ２１：ゲートバスライン２２〜２４：領域

Claims

【特許請求の範囲】

【請求項１】交差状に配列した多数のゲートバスライン
及び多数のデータバスラインと、該ゲートバスラインと
データバスラインの各交差点に配置した画素とを有し、
各画素は、ゲート電極を前記ゲートバスライン接続し、
ドレイン電極を前記データバスラインに接続し、且つ、
ソース電極を画素電極に接続したＴＦＴを含む液晶パネ
ルにおいて、前記ゲートバスラインにつながる各ＴＦＴ
のサイズを、該ゲートバスラインの末端になるにつれて
拡大したことを特徴とする液晶パネル。
【請求項２】交差状に配列した多数のゲートバスライン
及び多数のデータバスラインと、該ゲートバスラインと
データバスラインの各交差点に配置した画素とを有し、
各画素は、ゲート電極を前記ゲートバスライン接続し、
ドレイン電極を前記データバスラインに接続し、且つ、
ソース電極を画素電極に接続したＴＦＴを含む液晶パネ
ルにおいて、前記ゲートバスラインにＴＦＴを介してつ
ながる各画素電極のサイズを、該ゲートバスラインの末
端になるにつれて縮小したことを特徴とする液晶パネ
ル。
【請求項３】前記ゲートバスラインの方向にパネル面を
複数領域に分け、前記ＴＦＴまたは前記画素電極のサイ
ズを各領域ごとに段階的に変えたことを特徴とする請求
項１または請求項２記載の液晶パネル。