JPH09247927A - 降圧チョッパ回路 - Google Patents
降圧チョッパ回路Info
- Publication number
- JPH09247927A JPH09247927A JP5432996A JP5432996A JPH09247927A JP H09247927 A JPH09247927 A JP H09247927A JP 5432996 A JP5432996 A JP 5432996A JP 5432996 A JP5432996 A JP 5432996A JP H09247927 A JPH09247927 A JP H09247927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- parallel
- chopper circuit
- down chopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 負荷回路に過電圧が印加される時間を最小に
できる降圧チョッパ回路を提供する。 【解決手段】 入力段である直流コンデンサ１側に第１
スイッチ素子５を接続し、このスイッチ素子を介して還
流ダイオード６を並列接続してなるチョッパ回路におい
て、還流ダイオード６に第２のスイッチ素子８を並列接
続して並列回路９を形成するとともに、この並列回路９
と第１のスイッチ素子からなる電流ループ内に保護ヒュ
ーズ７を接続する。
できる降圧チョッパ回路を提供する。 【解決手段】 入力段である直流コンデンサ１側に第１
スイッチ素子５を接続し、このスイッチ素子を介して還
流ダイオード６を並列接続してなるチョッパ回路におい
て、還流ダイオード６に第２のスイッチ素子８を並列接
続して並列回路９を形成するとともに、この並列回路９
と第１のスイッチ素子からなる電流ループ内に保護ヒュ
ーズ７を接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、降圧チョッパ回路
に係り、例えば誘導加熱分野に適用される高周波電源装
置においてその電圧又は電力制御部を受け持つ降圧チョ
ッパ回路の負荷（インバータ等）の過電圧保護に用いて
有効な降圧チョッパ回路に関する。
に係り、例えば誘導加熱分野に適用される高周波電源装
置においてその電圧又は電力制御部を受け持つ降圧チョ
ッパ回路の負荷（インバータ等）の過電圧保護に用いて
有効な降圧チョッパ回路に関する。
【０００２】
【従来の技術】通常、降圧チョッパ回路は図３に示す回
路で構成される。すなわち、図３において１は直流コン
デンサ、２は直流リアクトル、３は平滑コンデンサ、４
は負荷、５はスイッチ素子、６は還流ダイオードであっ
て、スイッチ素子５はトランジスタやＩＧＢＴ等の半導
体素子からなる。
路で構成される。すなわち、図３において１は直流コン
デンサ、２は直流リアクトル、３は平滑コンデンサ、４
は負荷、５はスイッチ素子、６は還流ダイオードであっ
て、スイッチ素子５はトランジスタやＩＧＢＴ等の半導
体素子からなる。
【０００３】図３の降圧チョッパ回路において、スイッ
チ素子５のオン，オフ時間を制御し、Ｖｏ＝｛ＴON／
（ＴON＋ＴOFF）｝×Ｖｉの出力電圧を得る。ここで、
Ｖｉは入力電圧、Ｖｏは出力電圧、ＴONはオン時間、Ｔ
OFFはオフ時間である。
チ素子５のオン，オフ時間を制御し、Ｖｏ＝｛ＴON／
（ＴON＋ＴOFF）｝×Ｖｉの出力電圧を得る。ここで、
Ｖｉは入力電圧、Ｖｏは出力電圧、ＴONはオン時間、Ｔ
OFFはオフ時間である。
【０００４】この場合、オン，オフ制御を行うスイッチ
素子５がショートモードで破損すると、降圧チョッパ回
路の入力電圧Ｖｉがそのまま出力電圧Ｖｏとなり、負荷
回路（インバータ等）へ印加される。
素子５がショートモードで破損すると、降圧チョッパ回
路の入力電圧Ｖｉがそのまま出力電圧Ｖｏとなり、負荷
回路（インバータ等）へ印加される。
【０００５】
【発明が解決しようとする課題】１００ＫＨｚを越える
周波数を必要とする高周波電源装置においては、降圧チ
ョッパ回路の負荷回路（インバータ）としてＭＯＳＦＥ
Ｔが使用される場合が多く、降圧チョッパ回路の入力電
圧が、通常運転中にそのままインバータへ印加されると
スイッチ素子の破損につながる。したがって、印加され
ても問題のない高耐圧素子を選定する必要がある。
周波数を必要とする高周波電源装置においては、降圧チ
ョッパ回路の負荷回路（インバータ）としてＭＯＳＦＥ
Ｔが使用される場合が多く、降圧チョッパ回路の入力電
圧が、通常運転中にそのままインバータへ印加されると
スイッチ素子の破損につながる。したがって、印加され
ても問題のない高耐圧素子を選定する必要がある。
【０００６】本発明は上述の問題点に鑑みてなされたも
ので、その目的とするところは、負荷回路に過電圧が印
加される時間を最小にできる降圧チョッパ回路を提供す
ることである。
ので、その目的とするところは、負荷回路に過電圧が印
加される時間を最小にできる降圧チョッパ回路を提供す
ることである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の降圧チョッパ回路は、直流入力段に第１
のスイッチ素子を接続し、この第１のスイッチ素子を介
して前記直流入力段に還流素子を並列接続してなるチョ
ッパ回路において、前記還流素子に第２のスイッチ素子
を並列接続して並列回路を形成するとともに、この直列
回路の第２のスイッチ素子を前記第１のスイッチ素子と
相反してオン，オフ動作させることを特徴とする。
めに、本発明の降圧チョッパ回路は、直流入力段に第１
のスイッチ素子を接続し、この第１のスイッチ素子を介
して前記直流入力段に還流素子を並列接続してなるチョ
ッパ回路において、前記還流素子に第２のスイッチ素子
を並列接続して並列回路を形成するとともに、この直列
回路の第２のスイッチ素子を前記第１のスイッチ素子と
相反してオン，オフ動作させることを特徴とする。
【０００８】また、前記第１のスイッチ素子と前記並列
回路からなる電流ループに保護ヒューズを設ける。
回路からなる電流ループに保護ヒューズを設ける。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態につい
て図１と図２を参照しながら説明する。
て図１と図２を参照しながら説明する。
【００１０】図１は本発明の実施の形態を示す降圧チョ
ッパ回路を示すもので、直流コンデンサ１には保護ヒュ
ーズ７を介してスイッチ素子５が接続されているととも
に、保護ヒューズ７，スイッチ素子５および直流リアク
トル２を介して平滑コンデンサ３が並列に接続されてい
る。平滑コンデンサ３には負荷４が並列に接続される。
また、還流素子である還流ダイオード６に第２のスイッ
チ素子８を並列接続して並列回路９を形成し、この並列
回路９は保護ヒューズ７と第１のスイッチ素子５を介し
て直流コンデンサ１に並列接続されている。
ッパ回路を示すもので、直流コンデンサ１には保護ヒュ
ーズ７を介してスイッチ素子５が接続されているととも
に、保護ヒューズ７，スイッチ素子５および直流リアク
トル２を介して平滑コンデンサ３が並列に接続されてい
る。平滑コンデンサ３には負荷４が並列に接続される。
また、還流素子である還流ダイオード６に第２のスイッ
チ素子８を並列接続して並列回路９を形成し、この並列
回路９は保護ヒューズ７と第１のスイッチ素子５を介し
て直流コンデンサ１に並列接続されている。
【００１１】図１のチョッパ回路において、スイッチ素
子５をオン，オフ制御することにより負荷に供給する直
流電力を制御する。すなわち、スイッチ素子５をオンに
すると、該スイッチ素子５，直流リアクトル２を通して
負荷４に電流が流れ、スイッチ素子５をオフにすると負
荷側から還流ダイオードを通して電流が流れる。
子５をオン，オフ制御することにより負荷に供給する直
流電力を制御する。すなわち、スイッチ素子５をオンに
すると、該スイッチ素子５，直流リアクトル２を通して
負荷４に電流が流れ、スイッチ素子５をオフにすると負
荷側から還流ダイオードを通して電流が流れる。
【００１２】第１のスイッチ素子５と第２のスイッチ素
子８は図２に示すタイミングでオン，オフ動作させる。
図２において波形Ｌ1は第１のスイッチ素子５の動作タ
イムチャート、波形Ｌ2は第２のスイッチ素子８の動作
タイムチャートであり、ｔｄはデッドタイムである。
子８は図２に示すタイミングでオン，オフ動作させる。
図２において波形Ｌ1は第１のスイッチ素子５の動作タ
イムチャート、波形Ｌ2は第２のスイッチ素子８の動作
タイムチャートであり、ｔｄはデッドタイムである。
【００１３】通常は、第１のスイッチ素子５のオン，オ
フ動作と並列回路９の動作に応じて負荷４に直流電力が
供給される。ここで、第１のスイッチ素子５のみがショ
ートすると、チョッパ回路の入力電圧Ｖｉが負荷４に印
加されるが第２のスイッチ素子８のオン動作により保護
ヒューズ７，スイッチ素子５および第２のスイッチ素子
８により短絡ループが形成され、保護ヒューズ７の溶断
により短絡ループが開になる。これにより負荷４に流れ
る電流がしゃ断される。
フ動作と並列回路９の動作に応じて負荷４に直流電力が
供給される。ここで、第１のスイッチ素子５のみがショ
ートすると、チョッパ回路の入力電圧Ｖｉが負荷４に印
加されるが第２のスイッチ素子８のオン動作により保護
ヒューズ７，スイッチ素子５および第２のスイッチ素子
８により短絡ループが形成され、保護ヒューズ７の溶断
により短絡ループが開になる。これにより負荷４に流れ
る電流がしゃ断される。
【００１４】第２のスイッチ素子８のみがショート破損
されると、並列回路９は双方向普通状態となり、第１の
スイッチ素子５がオンになると保護ヒューズ７，第１の
スイッチ素子５および第２のスイッチ素子８からなる短
絡ループが形成され、保護ヒューズ７が溶断して負荷４
が保護される。また、第１の保護スイッチ５と第２のス
イッチ素子の双方がショート破損した場合も同様であ
る。
されると、並列回路９は双方向普通状態となり、第１の
スイッチ素子５がオンになると保護ヒューズ７，第１の
スイッチ素子５および第２のスイッチ素子８からなる短
絡ループが形成され、保護ヒューズ７が溶断して負荷４
が保護される。また、第１の保護スイッチ５と第２のス
イッチ素子の双方がショート破損した場合も同様であ
る。
【００１５】すなわち、通常は、還流ダイオード６が動
作してチョッパ回路の動作となるが、第１のスイッチ素
子５又は第１のスイッチ素子８のいずれかがショート破
損した場合、図２に示すように第１のスイッチ素子５と
第２のスイッチ素子８を相反してオン，オフ動作させる
ことにより、最悪の場合でも半サイクル後には直流短絡
モードとなり、健全素子も破損させ、保護ヒューズ７に
より負荷保護と火災防止協調をとっている。
作してチョッパ回路の動作となるが、第１のスイッチ素
子５又は第１のスイッチ素子８のいずれかがショート破
損した場合、図２に示すように第１のスイッチ素子５と
第２のスイッチ素子８を相反してオン，オフ動作させる
ことにより、最悪の場合でも半サイクル後には直流短絡
モードとなり、健全素子も破損させ、保護ヒューズ７に
より負荷保護と火災防止協調をとっている。
【００１６】
【発明の効果】本発明は、以上の如くであって、チョッ
パ回路の負荷となるインバータ等の負荷回路に過電圧が
印加される時間を最小限にでき、負荷回路の破損を防止
できるとともに、負荷回路において経済的な回路素子の
選定が可能になる。
パ回路の負荷となるインバータ等の負荷回路に過電圧が
印加される時間を最小限にでき、負荷回路の破損を防止
できるとともに、負荷回路において経済的な回路素子の
選定が可能になる。
【図１】本発明の実施例による降圧チョッパ回路の模式
図。
図。
【図２】図１の降圧チョッパ回路におけるスイッチ素子
のオン，オフ波形図。
のオン，オフ波形図。
【図３】従来の降圧チョッパ回路の模式図。
１…直流コンデンサ ２…直流リアクトル ３…平滑コンデンサ ４…負荷 ５…第１のスイッチ素子 ６…還流ダイオード ７…保護ヒューズ ８…第２のスイッチ素子 ９…並列回路
Claims (2)
- 【請求項１】 直流入力段に第１のスイッチ素子を接続
し、この第１のスイッチ素子を介して前記直流入力段に
還流素子を並列接続してなるチョッパ回路において、前
記還流素子に第２のスイッチ素子を並列接続して並列回
路を形成するとともに、この直列回路の第２のスイッチ
素子を前記第１のスイッチ素子と相反してオン，オフ動
作させることを特徴とする降圧チョッパ回路。 - 【請求項２】 前記第１のスイッチ素子と前記並列回路
からなる電流ループに保護ヒューズを設けて構成したこ
とを特徴とする、請求項１に記載の降圧チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05432996A JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05432996A JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247927A true JPH09247927A (ja) | 1997-09-19 |
| JP3475643B2 JP3475643B2 (ja) | 2003-12-08 |
Family
ID=12967562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05432996A Expired - Fee Related JP3475643B2 (ja) | 1996-03-12 | 1996-03-12 | 降圧チョッパ回路による過電圧防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475643B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0987806A2 (de) * | 1998-09-16 | 2000-03-22 | Siemens Aktiengesellschaft | Überspannungsabschaltung |
| KR100434148B1 (ko) * | 2002-03-05 | 2004-06-04 | 엘지산전 주식회사 | 입력 과전압 보호 기능이 있는 전력변환시스템의 정류회로 |
| JP2013150431A (ja) * | 2012-01-18 | 2013-08-01 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2013240152A (ja) * | 2012-05-11 | 2013-11-28 | Sony Corp | 電源装置、電源制御方法および電動車両 |
-
1996
- 1996-03-12 JP JP05432996A patent/JP3475643B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0987806A2 (de) * | 1998-09-16 | 2000-03-22 | Siemens Aktiengesellschaft | Überspannungsabschaltung |
| DE19842444A1 (de) * | 1998-09-16 | 2000-03-30 | Siemens Nixdorf Inf Syst | Überspannungsabschaltung |
| EP0987806A3 (de) * | 1998-09-16 | 2000-11-29 | Siemens Aktiengesellschaft | Überspannungsabschaltung |
| KR100434148B1 (ko) * | 2002-03-05 | 2004-06-04 | 엘지산전 주식회사 | 입력 과전압 보호 기능이 있는 전력변환시스템의 정류회로 |
| JP2013150431A (ja) * | 2012-01-18 | 2013-08-01 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2013240152A (ja) * | 2012-05-11 | 2013-11-28 | Sony Corp | 電源装置、電源制御方法および電動車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3475643B2 (ja) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09233838A (ja) | 保護回路 | |
| JP2000060191A (ja) | 発電機の励磁巻線の蓄積された磁気エネルギ低減のための回路装置 | |
| JPH04285465A (ja) | 保護回路付スイッチング電源 | |
| JP3475643B2 (ja) | 降圧チョッパ回路による過電圧防止方法 | |
| US20030160286A1 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JPH0622554A (ja) | 電源回路 | |
| JPS5837774B2 (ja) | インバ−タノカデンリユウホゴソウチ | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JPH0951670A (ja) | 電源回路 | |
| JPH07322600A (ja) | 半導体スイッチング回路 | |
| JPH01136562A (ja) | インバータ装置の保護回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
| JPH08116681A (ja) | 電圧形インバータ | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPH07264875A (ja) | 電力半導体変換器の制御装置 | |
| JPH06106019B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPH07107747A (ja) | コンバータ装置 | |
| JPH09284109A (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JPH04271283A (ja) | 高周波電源装置 | |
| JPH01286777A (ja) | 交流直流変換装置の保護装置 | |
| JPS6122762A (ja) | 過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100926 |
|
| LAPS | Cancellation because of no payment of annual fees |